CN112905520B - 用于互联裸芯的数据传输事件 - Google Patents

用于互联裸芯的数据传输事件 Download PDF

Info

Publication number
CN112905520B
CN112905520B CN202110160526.6A CN202110160526A CN112905520B CN 112905520 B CN112905520 B CN 112905520B CN 202110160526 A CN202110160526 A CN 202110160526A CN 112905520 B CN112905520 B CN 112905520B
Authority
CN
China
Prior art keywords
event
data
write
interrupt
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110160526.6A
Other languages
English (en)
Other versions
CN112905520A (zh
Inventor
魏敬和
黄乐天
肖志强
冯敏刚
刘德
田青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202110160526.6A priority Critical patent/CN112905520B/zh
Publication of CN112905520A publication Critical patent/CN112905520A/zh
Priority to PCT/CN2021/138705 priority patent/WO2022166427A1/zh
Priority to US17/626,826 priority patent/US20220276973A1/en
Application granted granted Critical
Publication of CN112905520B publication Critical patent/CN112905520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种数据传输方法，尤其是用于互联裸芯的数据传输事件，包括读事件、写事件和中断事件；所述读事件包括读请求事件和读响应事件；所述写事件包括写数据事件和写响应事件；所述写数据事件和所述读请求事件均由主设备发出从设备接收；所述写响应事件和所述读响应事件均由从设备发出主设备接收。本发明提供的用于互联裸芯的数据传输事件将基本事件类型与众多扩展接口中的通道进行匹配，每个传输通道仅支持指定的基本类型事件数据包的输入或输出，保证了通信的高效性和可靠性；相比于传统存储器映射总线或主从式总线的多个通道，这种将基本事件编码为数据包进行传输的方式仅需要输入和输出通道，降低了互联要求，简化了通道控制逻辑。

Description

用于互联裸芯的数据传输事件
技术领域
本发明涉及一种数据传输方法，尤其是用于互联裸芯的数据传输事件。
背景技术
在单片专用集成电路中，所有元件都是在一个硅片上用同一种工艺设计和制造的。随着工艺尺寸的缩小，开发这样的集成电路成本和开发周期变得极高。在此情况下，多裸芯集成是必然的选择，即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来，并封装为同一管壳中的芯片整体，从而形成封装级网络NoP(Network on Package)。这些裸芯可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。而多裸芯集成的难点在于如何高效互联各个裸芯，并保证在功耗约束下实现较高的微系统性能。目前已有的面向多裸芯集成的通信协议要么是专用协议，通用性较差；要么是技术体系过于庞杂难以使用。在多裸芯互联总线协议不成熟的情况下，如何基于我国的现实情况和现阶段技术水平，定义出符合我国目前集成电路发展需求的多裸芯互联总线协议是突破新一代集成微系统的关键问题。
为此需要定义支持多个裸芯进行高速互联、支持标准通信接口(如PCIE、 RapidIO等)之间的转换与互通以及支持多个互联芯片进行级联和扩展进一步构成更大的封装级互联网络的多裸芯互联总线协议。在总线协议的基础上设计并实现互联裸芯，为后续的微系统集成奠定基础。
由于互联裸芯具有类型众多的扩展接口，因此如何保证数据传输的高效性与可靠性是亟待解决的问题。
发明内容
为解决上述问题，本发明提供一种用于互联裸芯的数据传输事件，针对互联裸芯中类型众多的扩展接口，通过定义数据传输事件类型来支持各种设备之间的数据交互，由于对于各个接口的不同通道，其所支持的事件类型是不同的，因此在定义基本事件类型的同时，为每个接口的不同通道定义其能够支持的基本事件类型，保证数据传输的高效性与可靠性。
具体技术方案为：
用于互联裸芯的数据传输事件，包括读事件、写事件和中断事件；所述读事件包括读请求事件和读响应事件；所述写事件包括写数据事件和写响应事件；所述写数据事件和所述读请求事件均由主设备发出从设备接收；所述写响应事件和所述读响应事件均由从设备发出主设备接收。
进一步的，所述主设备的主设备接口转换器的输出通道用于写数据事件和读请求事件的事件数据包的输出，所述主设备接口转换器的输入通道用于写响应事件和读响应事件的事件数据包输入；所述从设备的从设备接口转换器的输入通道用于写数据事件和读请求事件的事件数据包输入，所述从设备接口转换器的输出通道用于写响应事件和读响应事件的事件数据包输出。
其中，所述主设备接口转换器和所述从设备接口转换器均包括数据接口和中断接口，所述数据接口用于读事件和写事件的传输，所述中断接口用于中断事件的传输。
优选的，所述中断事件以数据包的形式通过网络进行传输。
进一步的，所述主设备的中断接口用于将来自于网络的中断事件数据包解包为相应的中断脉冲发送给主设备；所述从设备的中断接口用于将来自从设备的脉冲中断信息收集后进行编码打包为中断事件数据包然后发送到网络中。
优选的，对等设备的输入通道和输出通道均在打包解包模块后设置多个虚通道，多个所述虚通道分别用于写数据事件和读请求事件，以及写响应事件和读响应事件的传输。
优选的，所述读事件、写事件和中断事件的数据包均包括一个头微片、一个或多个体微片和一个尾微片；所述体微片中包括事件类型编码和所有的事件信息编码，所述事件信息编码包括信息ID和信息主体。
进一步的，所述体微片包含一个长事件信息编码或者多个短事件信息编码；所述长事件信息编码为信息编码长度乘以2大于体微片数据长度的事件信息编码；所述短事件信息编码为信息编码长度乘以2小于体微片数据长度的事件信息编码。
优选的，所述体微片的数量由事件信息数量以及微片宽度即物理通道DATA 信号位宽共同决定，对一个基本事件进行数据包打包后的体微片个数为：
Figure BDA0002936402770000021
其中，N体微片为基本事件数据包中体微片的个数；N事件长信息编码为基本事件中长信息编码的个数；N事件短信息编码为基本事件中短信息编码的个数；WDATA为微片宽度即数据信号DATA的信号宽度；W事件短信息编码为基本事件中短信息编码的长度。
进一步的，所述写数据事件包括：数据首地址、地址变换模式、数据长度、写事件ID和数据；所述写响应事件包括：写事件ID和写事件状态；所述读请求事件包括：数据首地址、地址变化模式、数据长度和读事件ID；所述读响应事件包括：读事件ID和数据；所述中断事件包括：从编码、主编码和中断类型编码。
与现有技术相比本发明具有以下有益效果：
本发明提供的用于互联裸芯的数据传输事件将基本事件类型与众多扩展接口中的通道进行匹配，每个传输通道仅支持指定的基本类型事件数据包的输入或输出，保证了通信的高效性和可靠性；相比于传统存储器映射总线或主从式总线的多个通道，这种将基本事件编码为数据包进行传输的方式仅需要输入和输出通道，降低了互联要求，简化了通道控制逻辑。
附图说明
图1是事件划分与事件类别；
图2是互联裸芯的扩展接口；
图3是基本数据事件类型在主与从接口下的不同通道匹配；
图4是主从式设备接口；
图5是中断事件在主从接口下的匹配；
图6是对等设备接口转化方法；
图7是一个体微片中包含一个长事件信息编码；
图8是一个体微片中包含多个短事件信息编码；
图9是信息编码；
图10是一个完整基本事件编码在数据包中的层次化体现；
图11是互联裸芯的结构示意图。
具体实施方式
现结合附图对本发明作进一步说明。
为了完成完整的互联总线协议定义，首先需要完成协议的基本信号的定义，定义互联总线的基本信号格式，如信号方向，信号位宽，信号间时序关系，由于该协议要基于片上网络实现，因此还需定义数据包格式以及以数据包为基础的事件类型划分和传输方法。
针对互联裸芯中类型众多的扩展接口，需要定义数据传输事件类型来支持各种设备之间的数据交互。而对于各个接口的不同通道，其所支持的事件类型是不同的。因此在定义基本事件类型的同时，还需为每个接口的不同通道定义其能够支持的基本事件类型，这样才能保证数据传输的高效性与可靠性。由于互联裸芯的核心为NoD(Network on Die，一个包含高速片上网络与扩展总线的裸芯)，NoD 是以片上网络为基础的，而片上网络是以数据包的形式在路由器之间传输数据的，所以在定义基本事件类型的同时还需要规定每种基本事件类型所对应的数据包格式。
如图2和图11所示，互联裸芯，包括：协议转换电路，协议转换电路包括多个协议转换模块，用于提供多种与外部连接的标准主流协议接口；外部互联接口，外部互联接口包括一对同步控制器，用于与其他互联裸芯进行通信；及内部裸芯级网络，内部裸芯级网络包括传输总线和路由器，同步控制器和协议转换模块均分别与内部裸芯级网络的边界节点连接，用于传输来自接口或其他互联裸芯的数据包。
功能裸芯通过标准协议总线与协议转换模块连接。
互联裸芯之间通过扩展总线(CIBP)连接。
互联裸芯主要由内部裸芯级网络(Network on Die，NoD)、协议转换电路和外部互联接口三部分组成。NoD用于数据路由和高速传输。协议转换电路提供多种与外部连接的标准主流协议接口，协议转换电路包括多个将NoD协议转换到主流协议的协议转换模块，用于与其他功能裸芯连接。外部互联接口主要由一对同步控制器组成，外部互联接口由同步控制器控制实现裸芯内外不同时钟域的数据传输。外部互联接口、协议转换电路的每个转换模块都分别与NoD中的一个边界节点连接，从而形成数据传输路径。
用于互联裸芯的数据传输事件，包括读事件、写事件和中断事件；所述读事件包括读请求事件和读响应事件；所述写事件包括写数据事件和写响应事件；所述写数据事件和所述读请求事件均由主设备发出从设备接收；所述写响应事件和所述读响应事件均由从设备发出主设备接收。
所述主设备的主设备接口转换器的输出通道用于写数据事件和读请求事件的事件数据包的输出，所述主设备接口转换器的输入通道用于写响应事件和读响应事件的事件数据包输入；所述从设备的从设备接口转换器的输入通道用于写数据事件和读请求事件的事件数据包输入，所述从设备接口转换器的输出通道用于写响应事件和读响应事件的事件数据包输出。
其中，所述主设备接口转换器和所述从设备接口转换器均包括数据接口和中断接口，所述数据接口用于读事件和写事件的传输，所述中断接口用于中断事件的传输。
所述中断事件以数据包的形式通过网络进行传输。
所述主设备的中断接口用于将来自于网络的中断事件数据包解包为相应的中断脉冲发送给主设备；所述从设备的中断接口用于将来自从设备的脉冲中断信息收集后进行编码打包为中断事件数据包然后发送到网络中。
对等设备的输入通道和输出通道均在打包解包模块后设置多个虚通道，多个所述虚通道分别用于写数据事件和读请求事件，以及写响应事件和读响应事件的传输。
所述读事件、写事件和中断事件的数据包均包括一个头微片、一个或多个体微片和一个尾微片；所述体微片中包括事件类型编码和所有的事件信息编码，所述事件信息编码包括信息ID和信息主体。
所述体微片包含一个长事件信息编码或者多个短事件信息编码；所述长事件信息编码为信息编码长度乘以2大于体微片数据长度的事件信息编码；所述短事件信息编码为信息编码长度乘以2小于体微片数据长度的事件信息编码。
所述体微片的数量由事件信息数量以及微片宽度即物理通道DATA信号位宽共同决定，对一个基本事件进行数据包打包后的体微片个数为：
Figure BDA0002936402770000051
其中，N体微片为基本事件数据包中体微片的个数；N事件长信息编码为基本事件中长信息编码的个数；N事件短信息编码为基本事件中短信息编码的个数；WDATA为微片宽度即数据信号DATA的信号宽度；W事件短信息编码为基本事件中短信息编码的长度。
所述写数据事件包括：数据首地址、地址变换模式、数据长度、写事件ID 和数据；所述写响应事件包括：写事件ID和写事件状态；所述读请求事件包括：数据首地址、地址变化模式、数据长度和读事件ID；所述读响应事件包括：读事件ID和数据；所述中断事件包括：从编码、主编码和中断类型编码。
具体的，用于互联裸芯的数据传输事件定义了两种数据事件：读事件与写事件。其中读事件由两种基本事件构成：读请求事件与读响应事件；写事件也由两种事件构成：写数据事件与写响应事件。总共4种基本事件，按照事件类别又可以分为两类：请求事件与响应事件。写数据事件与读请求事件都属于请求事件，其特征是主设备发出从设备接收；而写响应事件与读响应事件都属于响应事件类别，其特征是从设备发出主设备接收，事件的划分与类别划分如图1所示。
在数据事件之外，还需要一个中断事件，这是因为NoD作为互联芯片，其片内的布线空间已经被互联网络占据绝大多数，继续使用传统的点对点中断会导致布线难度急剧增加，因此采用中断事件，将中断以数据包的形式通过网络进行传输，不再消耗额外的布线资源。
如图2所示，互联裸芯扩展接口中一共有两类接口类型：主从式与对等式。主从式接口是指通信的双方分为一个主机一个从机，通信一定要从主机发起从机响应，而中断一定是从机发起主机接收，典型的主从式接口包括但不限于DDR、 PCIe、USB等等；对等式接口是指通信双方没有主机和从机的区分限制，任何一方都可以发起通信，典型的对等式接口包括但不限于UART、RapidIO、以太网等等，通过这两种接口类型的定义与实现，使得互联裸芯能够支持现有绝大部分的标准协议。
对于主设备接口转换器而言，其输出通道只用于请求事件数据包的输出，而其输入通道只用于响应事件数据包输入；对于从设备接口转换器而言，其输入通道只用于请求事件数据包的输入，而其输出通道只用于响应事件数据包的输出，如图3所示。
其实主从式接口包括两种接口：数据接口和中断接口。数据接口负责读写事件的传输，中断接口负责中断事件的传输，如图4所示。
因此对于主设备中断接口转换器而言，其中断接口负责将来自于网络的中断事件数据包解包为相应的中断脉冲发送给主设备：对于从设备中断接口转换器而言，其中断接口将来自从设备的脉冲中断信息收集后进行编码打包为中断事件数据包，然后发送到网络中，如图5所示。
对等设备接口不具有主从式特征，因此输入输出两个通道均可通过请求事件数据包与响应事件数据包，但这会带来协议级死锁的问题(网格拓扑结构的片上网络可能形成跨越多个路由器的环形死锁，由于网络中的数据包前进的方向形成了一个环，所有的数据包都在等待前级路由器中空闲的缓存单元，而前级路由器中的缓存单元又需要其中的数据包被发送出去才能释放，以此形成的一个依赖环路会在片上网络中产生死锁)，因此需要在输入输出通道在打包解包模块后设置多个虚通道将请求与响应进行区分，如图6所示。若对等设备作为虚主设备或虚从设备需要进行中断传输时，中断事件数据包仍然通过图6所示的输入输出通道进行接收与发送，不过此时中断原始信息的发送与中断信息的解析都由软件来实现。
由于互联裸芯的核心为NoD，NoD是以片上网络为基础的，而片上网络是以数据包的形式在路由器之间传输数据的，所以在定义基本事件类型的同时还需要规定每种基本事件类型所对应的数据包格式。
基本事件由基本事件类型编码与事件信息编码组成，事件编码作为数据包的负载由一个或多个体微片承载。事件信息进行编码后，由于信息类别不同导致信息编码长度不同，可以分为两种信息编码：信息编码长度乘以2大于体微片数据长度的长事件信息编码，即一个体微片中只能容纳一个长事件信息编码；信息编码长度乘以2小于体微片数据长度的短事件信息编码，即一个体微片中可以容纳多个短事件信息编码。图7为一个长事件信息编码放置于一个微片内，图8为多个短事件信息编码放置于一个微片内，一个基本事件所需要的体微片数量由事件信息数量以及微片宽度即物理通道DATA信号位宽共同决定，对一个基本事件进行数据包打包后的体微片个数为：
Figure BDA0002936402770000071
其中N体微片为基本事件数据包中体微片的个数，N事件长信息编码为基本事件中长信息编码的个数，N事件短信息编码为基本事件中短信息编码的个数， WDATA为微片宽度即数据信号DATA的信号宽度，W事件短信息编码为基本事件中短信息编码的长度。
一个事件编码需要由多个事件信息共同组成，事件编码需要用到多种事件信息以包含当前事件的所有内容，事件信息的完整性需要由事件信息编号即信息 ID来保证，如图9所示，一个事件信息由信息ID与信息主体构成。
因此基本事件在数据包中的表达层次结构为：数据包由一个头微片、一个或多个体微片、一个尾微片构成，体微片中包含事件类型编码以及所有的事件信息编码，同时一个体微片中可以包含一个长事件信息编码或者多个短事件信息编码，所有体微片中的所有信息编码共同组成一个完整的基本事件，如图10所示。
基本事件类型编码时应当包含以下信息：
写数据事件为主向从写出数据，写数据事件中，应当包含的基本事件信息有：数据首地址、地址变换模式(地址递增、地址边界循环等)、数据长度、写事件 ID、数据。
写响应事件为从接收到写数据事件后，向主发起的响应数据包，其应当包含的基本事件信息有：写事件ID、写事件状态(成功、数据丢失、请求重传)。
读请求数据为主向从发起读请求，其应当包含的基本事件信息有：数据首地址、地址变化模式、数据长度、读事件ID。
读响应事件为从向主返回的读取数据，其应当包含的基本事件信息有：读事件ID、数据。
中断事件为从接口收到从的中断后，向目的主设备发送的中断数据包，其应当包含：从编码，主编码以及中断类型编码。
用于互联裸芯的数据传输事件的优点：
1.该方法将基本事件类型与众多扩展接口中的通道进行匹配，每个传输通道仅支持指定的基本事件类型数据包的输入或输出，保证了通信的高效性和可靠性。
2.传统的存储器映射总线或主从式总线通常具有多个通道，例如AXI4总线共有读地址通道、读数据通道、写地址通道、写数据通道和写响应通道，其传输的完整性靠通道间的相互依赖进行控制，这种多通道结构会带来巨大的模块及互联线密度以及复杂的通道间依赖控制。而以基本事件进行数据传输的方式仅需要输入与输出两个通道，通道内的数据以数据包的格式进行传输，这种方式相较于 AXI4总线能够极大降低互联需求，简化通道控制逻辑的复杂度。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明权利要求的保护范围之内。

Claims (7)

1.用于互联裸芯的数据传输事件，其特征在于，包括读事件、写事件和中断事件；所述读事件包括读请求事件和读响应事件；所述写事件包括写数据事件和写响应事件；所述写数据事件和所述读请求事件均由主设备发出从设备接收；所述写响应事件和所述读响应事件均由从设备发出主设备接收；
所述读事件、写事件和中断事件的数据包均包括一个头微片、一个或多个体微片和一个尾微片；所述体微片中包括事件类型编码和所有的事件信息编码，所述事件信息编码包括信息ID和信息主体；
所述体微片包含一个长事件信息编码或者多个短事件信息编码；所述长事件信息编码为信息编码长度乘以2大于体微片数据长度的事件信息编码；所述短事件信息编码为信息编码长度乘以2小于体微片数据长度的事件信息编码；
所述体微片的数量由事件信息数量以及微片宽度即物理通道DATA信号位宽共同决定，对一个基本事件进行数据包打包后的体微片个数为：
Figure FDA0003716907370000011
其中，N体微片为基本事件数据包中体微片的个数；N事件长信息编码为基本事件中长信息编码的个数；N事件短信息编码为基本事件中短信息编码的个数；WDATA为微片宽度即数据信号DATA的信号宽度；W事件短信息编码为基本事件中短信息编码的长度。
2.根据权利要求1所述的用于互联裸芯的数据传输事件，其特征在于，所述主设备的主设备接口转换器的输出通道用于写数据事件和读请求事件的事件数据包的输出，所述主设备接口转换器的输入通道用于写响应事件和读响应事件的事件数据包输入；所述从设备的从设备接口转换器的输入通道用于写数据事件和读请求事件的事件数据包输入，所述从设备接口转换器的输出通道用于写响应事件和读响应事件的事件数据包输出。
3.根据权利要求2所述的用于互联裸芯的数据传输事件，其特征在于，所述主设备接口转换器和所述从设备接口转换器均包括数据接口和中断接口，所述数据接口用于读事件和写事件的传输，所述中断接口用于中断事件的传输。
4.根据权利要求3所述的用于互联裸芯的数据传输事件，其特征在于，所述中断事件以数据包的形式通过网络进行传输。
5.根据权利要求4所述的用于互联裸芯的数据传输事件，其特征在于，所述主设备的中断接口用于将来自于网络的中断事件数据包解包为相应的中断脉冲发送给主设备；所述从设备的中断接口用于将来自从设备的脉冲中断信息收集后进行编码打包为中断事件数据包然后发送到网络中。
6.根据权利要求1所述的用于互联裸芯的数据传输事件，其特征在于，对等设备的输入通道和输出通道均在打包解包模块后设置多个虚通道，多个所述虚通道分别用于写数据事件和读请求事件，以及写响应事件和读响应事件的传输。
7.根据权利要求1所述的用于互联裸芯的数据传输事件，其特征在于，所述写数据事件包括：数据首地址、地址变换模式、数据长度、写事件ID和数据；所述写响应事件包括：写事件ID和写事件状态；所述读请求事件包括：数据首地址、地址变化模式、数据长度和读事件ID；所述读响应事件包括：读事件ID和数据；所述中断事件包括：从编码、主编码和中断类型编码。
CN202110160526.6A 2021-02-05 2021-02-05 用于互联裸芯的数据传输事件 Active CN112905520B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110160526.6A CN112905520B (zh) 2021-02-05 2021-02-05 用于互联裸芯的数据传输事件
PCT/CN2021/138705 WO2022166427A1 (zh) 2021-02-05 2021-12-16 用于互联裸芯的数据传输事件
US17/626,826 US20220276973A1 (en) 2021-02-05 2021-12-16 Data transmission event used for interconnected dies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110160526.6A CN112905520B (zh) 2021-02-05 2021-02-05 用于互联裸芯的数据传输事件

Publications (2)

Publication Number Publication Date
CN112905520A CN112905520A (zh) 2021-06-04
CN112905520B true CN112905520B (zh) 2022-08-12

Family

ID=76122767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110160526.6A Active CN112905520B (zh) 2021-02-05 2021-02-05 用于互联裸芯的数据传输事件

Country Status (3)

Country Link
US (1) US20220276973A1 (zh)
CN (1) CN112905520B (zh)
WO (1) WO2022166427A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112905520B (zh) * 2021-02-05 2022-08-12 中国电子科技集团公司第五十八研究所 用于互联裸芯的数据传输事件
CN114615215B (zh) * 2022-03-25 2024-04-09 中国电子科技集团公司第五十八研究所 一种支撑片上片间一体化路由的数据包编码方法
CN114756493B (zh) * 2022-03-31 2024-05-14 中国电子科技集团公司第五十八研究所 一种面向可扩展互连裸芯与对等设备的对等接口设计及通信方法
CN114721979A (zh) * 2022-03-31 2022-07-08 中科芯集成电路有限公司 一种面向互连裸芯与axi主设备的转换接口及通信方法
CN115964233B (zh) * 2022-11-18 2024-04-26 电子科技大学 一种基于自测节点的互连裸芯自测系统及方法
CN116016698B (zh) * 2022-12-01 2024-04-05 电子科技大学 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法
CN117176674B (zh) * 2023-11-02 2024-02-02 上海芯高峰微电子有限公司 片上网络及数据传输方法、芯片、设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106909528A (zh) * 2015-12-23 2017-06-30 华为技术有限公司 一种数据传输的调度方法及装置
CN111555901A (zh) * 2020-03-16 2020-08-18 中国人民解放军战略支援部队信息工程大学 灵活支持混合总线协议的芯片配置网络系统
CN112181879A (zh) * 2020-08-28 2021-01-05 珠海欧比特宇航科技股份有限公司 用于dma控制器的apb接口模块、dma控制器和芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7530077B2 (en) * 2004-10-07 2009-05-05 International Business Machines Corporation Dynamic update of changing data in user application via mapping to broker topic
CN103810074B (zh) * 2012-11-14 2017-12-29 华为技术有限公司 一种片上系统芯片及相应的监控方法
CN105871742B (zh) * 2016-03-24 2018-12-21 合肥工业大学 一种片上网络中基于虚拟输出队列机制的自适应路由器
CN107193644B (zh) * 2017-05-12 2021-02-09 长春工业大学 一种基于fpga的mvb事件仲裁优化与设计方法
US10474611B2 (en) * 2017-09-19 2019-11-12 International Business Machines Corporation Aligning received bad data indicators (BDIS) with received data on a cross-chip link
US11256520B2 (en) * 2019-09-18 2022-02-22 Xilinx, Inc. Tracing status of a programmable device
CN112905520B (zh) * 2021-02-05 2022-08-12 中国电子科技集团公司第五十八研究所 用于互联裸芯的数据传输事件
US11520717B1 (en) * 2021-03-09 2022-12-06 Xilinx, Inc. Memory tiles in data processing engine array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106909528A (zh) * 2015-12-23 2017-06-30 华为技术有限公司 一种数据传输的调度方法及装置
CN111555901A (zh) * 2020-03-16 2020-08-18 中国人民解放军战略支援部队信息工程大学 灵活支持混合总线协议的芯片配置网络系统
CN112181879A (zh) * 2020-08-28 2021-01-05 珠海欧比特宇航科技股份有限公司 用于dma控制器的apb接口模块、dma控制器和芯片

Also Published As

Publication number Publication date
WO2022166427A1 (zh) 2022-08-11
US20220276973A1 (en) 2022-09-01
CN112905520A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN112905520B (zh) 用于互联裸芯的数据传输事件
CN112860612B (zh) 互联裸芯与mpu的接口系统及其通信方法
CN101753388B (zh) 适用于多核处理器片上和片间扩展的路由及接口装置
Bainbridge et al. Chain: a delay-insensitive chip area interconnect
JP4756158B2 (ja) 通信リソース割り当て電子デバイスおよび方法
WO2022166422A1 (zh) 互联裸芯、互联微组件、互联微系统及其通信方法
JP2008522526A (ja) データ・トラフィックを同期化するデータ処理システム及び方法
EP1728364A1 (en) Integrated circuit and method of communication service mapping
CN112817906B (zh) 互联裸芯的时钟域系统及其管理方法
CN108683536B (zh) 异步片上网络的可配置双模式融合通信方法及其接口
CN114756493B (zh) 一种面向可扩展互连裸芯与对等设备的对等接口设计及通信方法
CN112817908A (zh) 裸芯间高速扩展系统及其扩展方法
CN114756494A (zh) 多裸芯互连的标准通信协议与片上包传输协议的转换接口
CN108563501A (zh) 动态可重构高速串行总线的中断请求方法及装置
US8645557B2 (en) System of interconnections for external functional blocks on a chip provided with a single configurable communication protocol
JP2008522306A (ja) データ・トラフィックを変換し、同期化するデータ処理システム及び方法
CN112835847B (zh) 一种用于互联裸芯的分布式中断传输方法及其系统
CN116016698B (zh) 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法
CN115269487B (zh) 一种芯片间数据高速传输方法和装置
CN117453609B (zh) 多芯粒的软件程序配置方法、装置、电子设备及存储介质
EP0063140A1 (en) Data communication bus structure
Taube et al. Comparison of CAN gateway modules for automotive and industrial control applications
CN115794434A (zh) 一种基于共享存储的多裸芯集成微系统及多裸芯交互方法
Arjun et al. A fast and simple routing algorithm for butterfly architecture
JPH07117927B2 (ja) スイッチ方式パーソナルコンピュータ相互接続装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant