CN114721979A - 一种面向互连裸芯与axi主设备的转换接口及通信方法 - Google Patents
一种面向互连裸芯与axi主设备的转换接口及通信方法 Download PDFInfo
- Publication number
- CN114721979A CN114721979A CN202210329468.XA CN202210329468A CN114721979A CN 114721979 A CN114721979 A CN 114721979A CN 202210329468 A CN202210329468 A CN 202210329468A CN 114721979 A CN114721979 A CN 114721979A
- Authority
- CN
- China
- Prior art keywords
- event
- data
- axi
- buffer
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 17
- 230000006854 communication Effects 0.000 title abstract description 18
- 238000004891 communication Methods 0.000 title abstract description 17
- 230000005540 biological transmission Effects 0.000 claims abstract description 31
- 230000004044 response Effects 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000007771 core particle Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Communication Control (AREA)
Abstract
本发明涉及一种面向互连裸芯与AXI主设备的转换接口设计,所述转换接口由互连裸芯面向AXI主设备提供，本质是一种接口转换电路，实现了AXI协议与片上包传输协议之间的转换和通信。通过将互连裸芯所提供的AXI主设备接口与AXI主设备互连即可实现AXI主设备的扩展以及AXI主设备和互连裸芯之间的高速通信。面向AXI主设备的转换接口设计具有独立性以及紧凑的结构，保证了其良好的可移植性和可复用性，满足系统级芯片的模块化设计需求。
Description
技术领域
本发明涉及裸芯与AXI主设备的接口通信技术，尤其是指一种面向互连裸芯与AXI主设备的转换接口设计方法。
背景技术
在单片专用集成电路中，所有组件都是在一个硅片上用同一种工艺设计和制造的。随着工艺尺寸的缩小，开发单片专用集成电路的成本和开发周期变得极高。在此情况下，多裸芯集成是未来开发高性能芯片的必然选择，即将多个功能各异且已通过验证、未被封装的芯片组件互连组装起来，并封装为同一管壳中的芯片整体，从而形成封装级网络NoP(Network on Package)，进而构建集成微系统。这些芯片组件被称为芯粒或裸芯(Chiplet)，其可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。而多裸芯集成的难点在于如何高效互连各个芯粒，并保证在功耗约束下实现较高的微系统性能。
随着信息时代的到来，芯片计算和处理能力的市场需求大幅上升，各大厂商通过增加芯片中的处理器和各种功能单元(下文统一称为芯粒)的数量来提升芯片的计算和处理能力，从而导致单一芯片中芯粒的数量飞速增长。芯粒数量的大量增长使得传统总线式互连架构无法满足各芯粒间的高速通信任务，在这种情况下，片上网络NoC(Network onChip)应运而生。其脱胎于计算机网络，由一个个路由器构成，芯粒通过挂载于路由器与其他芯粒进行通信，具有传输带宽高、拓扑灵活多变以及扩展性强等特点。目前，NoC理论已经得到充分研究和长足发展，随着系统级芯片的出现，片上和片间一体化网络的概念已经被提出并且在逐渐进行优化。
通过NoC构建高速通信互连架构的关键在于提供面向多裸芯互连的标准通信协议与片上包传输协议的转换接口，在NoC理论中，称其为网络接口NI(Network Interface)。芯粒因为功能以及制造厂商的不同，往往具有各种各样的通信接口协议，目前主流的标准通信协议有AXI(Advanced eXtensible Interface)、PCIe(Peripheral ComponentInterconnect express)、Rapid IO以及DDR(Double Data Rate)等。而NoC是基于包传输协议的通信机制，因此NI的主要任务是完成片上包传输协议和标准通信协议之间的转换。另外目前片上系统SoC(System onChip)一般采用全局异步局部同步的时钟布局，因而NI还需负责处理数据的跨时钟域传输。综上所述，在高性能信息处理微系统设计中需要研究具有不同类型接口的裸芯基于互连裸芯接口的扩展方法，以及外部裸芯与互连裸芯的通信过程。
发明内容
为了保证SoC中各裸芯间的高速通信，需要为不同的裸芯设计专有接口。本发明针对互连裸芯与AXI主设备(裸芯)之间的扩展与通信问题，提出了一种面向高速可扩展互连裸芯与AXI主设备的转换接口，解决了数据的包传输和传统的AXI总线传输之间的转换问题，实现了互连裸芯与AXI主设备之间的高速通信问题。通过互连裸芯提供的AXI主设备接口，可以高效地对兼容AXI总线的MPU(Microprocessor Unit)等主设备处理器件进行快速的扩展与集成。
本发明本质即是面向AXI主设备的NI设计，主要实现片上包传输协议(NoC)和AXI协议(AXI主设备)之间的转换。互连裸芯面向AXI主设备提供AXI主设备NI，具体结构如图1所示，该接口负责连接AXI主机和NoC路由器(NoC的基本组成单元)，由协议转换器和事件控制器组成，前者中打包器(Packetizer)负责数据包的生成、解包器(Unpacketizer)负责数据包的解析，其分别是输入和输出两条数据通道的抽象，具体结构在图2中展示。事件控制器通过构建事件队列来对通过接口的事件进行管理，由发送缓冲区(Transmit Buffer)、接收缓冲区(Receive Buffer)和事件队列(Transaction Queue)组成。协议控制器除负责协议转换、数据包生成和解析工作外，在全局异步局部同步的时钟布局的SoC中还负责解决数据的跨时钟域传输问题。在图1中协议控制器被抽象为打包器和解包器，但实际由Shell、Buffer和Kernel三部分构成，如图2所示。其中，Shell是一个本地总线协议控制器，按照对应功能单元所采用的总线协议进行数据的收发控制并进行必要的位宽转换，负责发送缓冲区的数据写入和接收缓冲区的数据读取。数据缓冲区Buffer连接Shell和Kernel，由异步FIFO构成，用来解决数据传输的跨时钟域问题，共有三个缓冲区，分别负责写请求、读请求和读响应通道的数据缓冲。Kernel是整个接口的核心，分为打包器和解包器，打包器从发送缓冲区读取数据，按照NoC传输协议的特定数据格式生成数据包；解包器将来自网络的数据包按照本地总线协议的格式进行解析，写入接收缓冲区。
由图3可知，事件控制器具体由请求和响应缓冲区、看门狗(Watch Dog)、ID队列(ID Queue)和ID生成器(ID Generator)组成。所谓ID是事件的标记符，在网络传输中具有唯一性。当设备发出请求事件时，需要先进行ID的生成然后挂起该ID，确保在对应的响应事件返回之前不会被再次使用。而接收响应事件时只需要进行ID释放即可。除此之外，还有负责进行超时报警的看门狗模块，当NI发出的请求事件在规定事件内未被响应时，则触发看门狗中断，将行为报告于处理器进行处理。
本发明的上述技术方案相比现有技术具有以下优点：本发明所述的面向高速可扩展互连裸芯与AXI主设备的通信方法与接口设计方法为AXI主设备提供了一种高效的转换接口，成功实现了AXI协议与片上包传输协议之间的跨时钟域快速转换，互连裸芯面向AXI主设备提供转换接口，可实现高性能微系统中AXI主设备的快速扩展，能够承担AXI主设备与互连裸芯间的高速通信任务，面向AXI主设备的NI结构紧凑，采用模块化设计，各模块间独立设计、依赖程度低，整体扩展性高，能够快速继承新单元，从而实现更复杂的功能，面向AXI主设备的片上网络接口的设计独立性以及紧凑的结构，保证了其良好的可移植性和可复用性，非常适合系统级芯片的模块化设计。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1是本发明所述AXI主设备NI基本结构的框图；
图2是本发明所述协议转换器基本结构的框图；
图3是本发明所述事件控制器基本结构的框图；
图4是本发明所述协议转换器具体结构的流程框图；
图5是本发明所述事件控制器具体结构的流程框图。
具体实施方式
本方案中AXI主设备NI面向AXI协议进行设计，AXI协议具有通道分离特性，共具有5个通道，分别是WAC(写地址通道)、WDC(写数据通道)、WRC(写响应通道)、RAC(读地址通道)和RDC(读数据通道)。WAC、WDC和WRC服务于写事务，RAC和RDC服务于读事务，其中写事务包括写请求和写响应，读事务包括读请求和读响应。
结合图4对AXI主设备NI协议转换器作进一步介绍。由于AXI将读写事件通道分离，为了保证读写分离这一特性，在AXI主备NI中建立3条通道进行事件传输。写请求包含写地址和写数据，所以将WAC和WDC中的信息合并存放在一个数据包中。在合并过程中，首先提取WAC中的首地址、数据长度信息和WDC中的所有数据，然后依次放入体微片中(一个完整的NoC传输数据包包括一个头微片、若干体微片和一个尾微片)，一般首地址和数据长度放在第一个体微片，剩余体微片存放WDC的数据。为了避免MPU等待响应事件的返回从而降低系统性能，协议转换模块在一次Burst传输(AXI协议的一种传输模式)结束后通过写响应通道给MPU返回一次响应，真正的响应事件包则交由事件控制模块监控，这就是接口中有3条传输通道而不是4条的原因。读请求事件则只涉及RAC一个通道，因此读请求数据包一般只有一个体微片，用来存放首地址和数据长度。读响应数据包则是负责传输读数据通道的信息，主要包含读取的数据，因此不能像写响应那样直接返回给MPU，而是一直等待响应数据包。
Shell不仅仅是AXI协议的数据收发控制器，还具备位宽转换的功能。紧跟着AXI读写数据通道进行位宽转换，简化了Kernel的设计复杂度。位宽转换分为两个部分：“窄到宽”和“宽到窄”，前者负责AXI协议到片上包传输协议的转换，后者则相反。Buffer由三个异步FIFO构成，依次对应3条通道，分别负责写请求、读请求和读响应数据包的数据缓冲。异步FIFO可以将一个时钟域的数据传输到另一个时钟域，在AXI主设备NI中异步FIFO两侧分别是MPU时钟域和NoC时钟域，负责二者之间数据的跨时钟域传输。Kernel由打包器和解包器构成，按照头、体尾的微片顺序进行数据包的打包和解包。所谓打包即是给已经具有数据包雏形的数据负载添加头尾微片以及微片格式(用于标记微片类型)，解包则是将完整的数据包去掉微片格式和头尾微片，从中提取必要的控制信息和数据负载。上述过程由微片控制器全程控制，所谓微片控制器是一个状态机，其有三个状态分别对应处理头、体、尾微片。
需要注意的是，由于进入事件控制器后只有一个请求通道，而在协议控制器中请求通道是读写分离的，因此为了避免传输混乱，设计中加入了仲裁单元(Arbiter)保证读写请求数据包先后有序地进入事件控制器。
图5所示是事件控制器的详细结构，一般情况下请求事件通过事件控制器时需要进行ID的生成或挂起，当请求缓冲区非空时，首先查询是否有空闲ID，如果所有ID均被占用，则需要等待ID释放，有空闲ID则将该ID挂起并打入数据包中，确保在对应的响应事件返回之前不会被再次使用。与此同时看门狗开始计时，若对应的响应未在规定时间内返回则触发中断，通知MPU进行处理。当响应缓冲区非空时，查询数据包包头指定位置的事件ID信息，然后将ID队列中相对应的ID释放，接着数据包进入协议转换器，最终转换为响应通道总线信号由AXI主设备接收并处理。
对于请求事件来说，其首先由AXI主机发起，经过AXI请求通道的传输由Shell单元接收并进行位宽转换，然后打入缓冲区(如果是写请求事件，此时由状态机控制写响应通道直接给主机返回写响应信号，避免等待而浪费时间)。此时Kernel中的打包器检测到Buffer非空，对应的打包器开始工作，为Buffer中的数据添加头尾微片和微片格式，然后数据包进入事件控制器，ID生成器为其生成ID并挂起，最终数据包进入NoC。响应事件的数据流向与请求事件相反，响应数据包首先出NoC进入事件控制器，然后将数据包对应的事件ID释放，接着数据包被送到协议转换器。协议转换器收到响应数据包之后，首先判断事件类型，若为读响应事件，则进行解包、位宽转换并返回给AXI主机；若为写响应事件，则直接丢弃即可。以上所述数据流动过程是Buffer非满、ID有空闲的假设条件下的数据传输情况，若Buffer已满或ID均被占用，则整条数据链路停止传输，须等待下游数据链路再次通畅才可继续传输。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (4)
1.一种面向高速可扩展互连裸芯与AXI主设备的转换接口，其特征在于，所述转换接口由协议转换器和事件控制器组成，协议转换器实现数据包的打包和解包；事件控制器通过构建事件队列来对通过接口的事件进行管理。
2.根据权利要求1所述面向高速可扩展互连裸芯与AXI主设备的转换接口，其特征在于，所述的协议控制器由Shell、Buffer和Kernel三部分构成，主要负责协议转换、数据包生成和解析、数据的跨时钟域传输；其中，Shell是一个本地总线协议控制器，按照对应功能单元所采用的总线协议进行数据的收发控制并进行必要的位宽转换，负责发送缓冲区的数据写入和接收缓冲区的数据读取；数据缓冲区Buffer连接Shell和Kernel，由异步FIFO构成，用来解决数据传输的跨时钟域问题，共有三个缓冲区，分别负责写请求、读请求和读响应通道的数据缓冲；Kernel是整个接口的核心，分为打包器和解包器，打包器从发送缓冲区读取数据，按照NoC传输协议的特定数据格式生成数据包；解包器将来自网络的数据包按照本地总线协议的格式进行解析，写入接收缓冲区；上述过程由微片控制器全程控制，另外仲裁单元负责读写请求数据包的输出仲裁。
3.根据权利要求1所述面向高速可扩展互连裸芯与AXI主设备的转换接口，其特征在于，所述的事件控制器具体由请求和响应缓冲区、看门狗、ID队列和ID生成器组成；当设备发出请求事件时，需要先进行ID的生成然后挂起该ID，确保在对应的响应事件返回之前不会被再次使用；而接收响应事件时只需要进行ID释放即可；除此之外，还有负责进行超时报警的看门狗模块，当NI发出的请求事件在规定事件内未被响应时，则触发看门狗中断，将行为报告于处理器进行处理。
4.根据专利要求1所述的一种面向高速可扩展互连裸芯与AXI主设备的转换接口，其特征在于：对于请求事件来说，由AXI主机发起，经AXI请求通道的传输由Shell单元接收并进行位宽转换，打入缓冲区；Kernel中的打包器检测到Buffer非空，对应的打包器开始工作，为Buffer中的数据添加数据包格式，然后数据包进入事件控制器，ID生成器为其生成ID并挂起，最终数据包进入NoC；
另外的响应事件的数据流向与请求事件相反，响应数据包先出NoC进入事件控制器，然后将数据包对应的事件ID释放，接着数据包被送到协议转换器；协议转换器收到响应数据包之后，判断事件类型，若为读响应事件，则进行解包、位宽转换并返回AXI主机；若为写响应事件，则直接丢弃；
以上所述数据流动过程是Buffer非满、ID有空闲的假设条件下的数据传输情况，若Buffer已满或ID均被占用，则整条数据链路停止传输，须等待下游数据链路再次通畅才可继续传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210329468.XA CN114721979A (zh) | 2022-03-31 | 2022-03-31 | 一种面向互连裸芯与axi主设备的转换接口及通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210329468.XA CN114721979A (zh) | 2022-03-31 | 2022-03-31 | 一种面向互连裸芯与axi主设备的转换接口及通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114721979A true CN114721979A (zh) | 2022-07-08 |
Family
ID=82239420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210329468.XA Pending CN114721979A (zh) | 2022-03-31 | 2022-03-31 | 一种面向互连裸芯与axi主设备的转换接口及通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114721979A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114756493A (zh) * | 2022-03-31 | 2022-07-15 | 中国电子科技集团公司第五十八研究所 | 一种可扩展互连裸芯与对等设备的接口设计及通信方法 |
| CN114756494A (zh) * | 2022-03-31 | 2022-07-15 | 中国电子科技集团公司第五十八研究所 | 多裸芯互连的标准通信协议与片上包传输协议的转换接口 |
| CN116016698A (zh) * | 2022-12-01 | 2023-04-25 | 电子科技大学 | 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法 |
| CN117812174A (zh) * | 2024-02-29 | 2024-04-02 | 中国人民解放军国防科技大学 | 支持流协议报文传输的芯粒互连接口物理链路及接口电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111801916A (zh) * | 2018-02-23 | 2020-10-20 | 赛灵思公司 | 与多种接口通信协议兼容的可编程noc |
| CN112148651A (zh) * | 2020-10-10 | 2020-12-29 | 中国人民解放军国防科技大学 | 一种增强型rapidio互联装置及设备 |
| CN112817906A (zh) * | 2021-02-05 | 2021-05-18 | 中国电子科技集团公司第五十八研究所 | 互联裸芯的时钟域系统及其管理方法 |
| CN112817905A (zh) * | 2021-02-05 | 2021-05-18 | 中国电子科技集团公司第五十八研究所 | 互联裸芯、互联微组件、互联微系统及其通信方法 |
| CN112860612A (zh) * | 2021-02-05 | 2021-05-28 | 中国电子科技集团公司第五十八研究所 | 互联裸芯与mpu的接口系统及其通信方法 |
| CN112905520A (zh) * | 2021-02-05 | 2021-06-04 | 中国电子科技集团公司第五十八研究所 | 用于互联裸芯的数据传输事件 |
-
2022
- 2022-03-31 CN CN202210329468.XA patent/CN114721979A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111801916A (zh) * | 2018-02-23 | 2020-10-20 | 赛灵思公司 | 与多种接口通信协议兼容的可编程noc |
| CN112148651A (zh) * | 2020-10-10 | 2020-12-29 | 中国人民解放军国防科技大学 | 一种增强型rapidio互联装置及设备 |
| CN112817906A (zh) * | 2021-02-05 | 2021-05-18 | 中国电子科技集团公司第五十八研究所 | 互联裸芯的时钟域系统及其管理方法 |
| CN112817905A (zh) * | 2021-02-05 | 2021-05-18 | 中国电子科技集团公司第五十八研究所 | 互联裸芯、互联微组件、互联微系统及其通信方法 |
| CN112860612A (zh) * | 2021-02-05 | 2021-05-28 | 中国电子科技集团公司第五十八研究所 | 互联裸芯与mpu的接口系统及其通信方法 |
| CN112905520A (zh) * | 2021-02-05 | 2021-06-04 | 中国电子科技集团公司第五十八研究所 | 用于互联裸芯的数据传输事件 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114756493A (zh) * | 2022-03-31 | 2022-07-15 | 中国电子科技集团公司第五十八研究所 | 一种可扩展互连裸芯与对等设备的接口设计及通信方法 |
| CN114756494A (zh) * | 2022-03-31 | 2022-07-15 | 中国电子科技集团公司第五十八研究所 | 多裸芯互连的标准通信协议与片上包传输协议的转换接口 |
| CN114756493B (zh) * | 2022-03-31 | 2024-05-14 | 中国电子科技集团公司第五十八研究所 | 一种面向可扩展互连裸芯与对等设备的对等接口设计及通信方法 |
| CN116016698A (zh) * | 2022-12-01 | 2023-04-25 | 电子科技大学 | 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法 |
| CN116016698B (zh) * | 2022-12-01 | 2024-04-05 | 电子科技大学 | 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法 |
| CN117812174A (zh) * | 2024-02-29 | 2024-04-02 | 中国人民解放军国防科技大学 | 支持流协议报文传输的芯粒互连接口物理链路及接口电路 |
| CN117812174B (zh) * | 2024-02-29 | 2024-05-10 | 中国人民解放军国防科技大学 | 支持流协议报文传输的芯粒互连接口物理链路及接口电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114721979A (zh) | 一种面向互连裸芯与axi主设备的转换接口及通信方法 | |
| CN112860612B (zh) | 互联裸芯与mpu的接口系统及其通信方法 | |
| US9736276B2 (en) | Packetized interface for coupling agents | |
| JP4785112B2 (ja) | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム | |
| CN114756494A (zh) | 多裸芯互连的标准通信协议与片上包传输协议的转换接口 | |
| WO2022166427A1 (zh) | 用于互联裸芯的数据传输事件 | |
| CN114756493B (zh) | 一种面向可扩展互连裸芯与对等设备的对等接口设计及通信方法 | |
| CN112817907B (zh) | 互联裸芯扩展微系统及其扩展方法 | |
| CN115248796A (zh) | 用于芯粒到芯粒互连的总线流水线结构和芯片 | |
| CN112511537B (zh) | 一种sce-mi协议桥及仿真系统 | |
| CN218068843U (zh) | 一种axi主端口转apb从端口的桥接电路结构及一种soc系统 | |
| CN219916336U (zh) | Lpc接口至axi总线协议桥接器 | |
| EP3550439B1 (en) | Information processing system, semiconductor integrated circuit, and information processing method | |
| CN116016698B (zh) | 一种面向RapidIO控制器与互连裸芯的对等式接口及数据交互方法 | |
| CN112835847B (zh) | 一种用于互联裸芯的分布式中断传输方法及其系统 | |
| CN118445250A (zh) | 无线互联接口系统以及通信方法 | |
| US20230342325A1 (en) | Alternative protocol over physical layer | |
| CN101710310A (zh) | 一种amba接口电路 | |
| CN116964569A (zh) | 相邻处理器的光桥互连单元 | |
| CN118569151A (zh) | 基于haps验证平台的多fpga验证系统 | |
| JP2005505856A5 (zh) | ||
| CN116089353A (zh) | 一种面向片上网络与RapidIO设备的数据包传输方法 | |
| Shetter et al. | MEMORY CONTROLLER WITH AN AHB PROTOCOL | |
| CN117453596A (zh) | 协议控制器、协议控制方法、芯粒、片上系统及电子设备 | |
| CN117435538A (zh) | 一种PCIe转SRIO的桥接系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |