CN110491850A - 一种基于间隔分组的tsv故障容错方法 - Google Patents
一种基于间隔分组的tsv故障容错方法 Download PDFInfo
- Publication number
- CN110491850A CN110491850A CN201910809561.9A CN201910809561A CN110491850A CN 110491850 A CN110491850 A CN 110491850A CN 201910809561 A CN201910809561 A CN 201910809561A CN 110491850 A CN110491850 A CN 110491850A
- Authority
- CN
- China
- Prior art keywords
- tsv
- signal
- transmitted
- data selector
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于间隔分组的TSV故障容错方法,其步骤包括:1使用正方形将网格阵列中TSV按位置分为若干TSV组;2为每个TSV组确定冗余、信号TSV,并配备数据选择器;3构建TSV组中双向环链式结构;4确定TSV组中一阶信号TSV并将对应逻辑信号连接至冗余TSV;5将TSV分区并构建单向环链式结构。本发明能够以较小的硬件开销、较低的延时为代价,在TSV发生均匀及聚簇故障下,均达到高修复率。
Description
技术领域
本发明属于集成电路芯片设计的容错技术领域,具体的说是一种三维集成电路中针对TSV均匀故障和聚簇故障的间隔分组容错方法。
背景技术
三维集成电路(Three-dimensional Integrated Circuit,3D IC)在垂直方向堆叠多个同构或异构的晶片或电路模块,利用硅通孔(Through Silicon Via,TSV)实现垂直方向电气连接,具有互连密度高、外形尺寸小、低功耗和大带宽等众多优势。
然而,由于工艺不成熟,TSV制造堆叠过程可能会引入针孔、空洞及未对准等各种缺陷。抛开制造堆叠工艺的影响,TSV堆叠质量还受减薄晶片弯曲程度以及表面粗糙度和清洁度的影响。如果一个TSV在键合过程中有缺陷,其相邻TSV很可能也有缺陷,这些缺陷TSV呈聚簇式分布。TSV缺陷会影响TSV的电气参数,甚至产生泄漏故障和开路故障,导致不同层芯片间通信错误,造成整个3D芯片失效,产生极大的成本损耗。因此对TSV均匀及聚簇故障容错以提升TSV良率,对于降低3D芯片成本损耗有重大意义。
早期提出用来修复TSV均匀故障的方案,是在TSV阵列中添加若干空闲的冗余TSV(Redundant TSV,冗余TSV),当信号TSV(Signal TSV,信号TSV)由于针孔或空洞等原因发生故障时,无法进行层间通信,最初连接到故障信号TSV的信号分配给其他无故障的信号TSV及空闲冗余TSV进行传输,从而实现3D芯片对TSV故障的冗余。
由于均匀故障冗余方案无法解决TSV聚簇故障问题,香港中文大学的蒋力首次针对TSV故障聚簇,提出了基于路由模块的TSV聚簇故障容错方法,如图1所示为基于路由模块的TSV容错方法。黑色实心圆点表示信号,白色圆圈为信号TSV,灰色圆圈为冗余TSV,六边形为每个信号TSV的路由模块,带箭头黑色实线表示信号路由方向。该方法为TSV阵列配备一行一列的冗余TSV,并为每个信号TSV配备一个由三个1:3DE数据选择器组成的路由模块。进入路由模块的信号,除连接至对应信号TSV外,还可以向东、南两个方向的相邻路由模块移位。基于此,故障聚簇时,信号可以经由路由模块,跨过附近的故障信号TSV,传输到无故障信号TSV或位于TSV阵列边缘的冗余TSV实现冗余(如图中灰色曲线所示)。该方法冗余路径灵活,具有高修复率。但由于使用了路由模块和较多的冗余TSV,具有较高的硬件开销。
台湾国立清华大学的Tingting Hwang等人提出基于环的TSV聚簇故障容错方法,如图2所示为基于环的容错方法,该方法将TSV阵列从内而外划分成几个同心环,在最外层环的四个角和边上配置若干冗余TSV。当信号TSV发生故障时,信号利用2:1、3:1或4:1数据选择器,可以在环上以顺时针或逆时针方向向相邻TSV移位,也可以向相邻环的相邻TSV移位,直至移位至冗余TSV,实现对故障信号TSV的冗余。该方法相比路由模块容错方法,每个信号TSV配备一个数据选择器,硬件开销有所降低,但在较大阵列中,对于多聚簇故障,修复率不佳。
延世大学Lee等人提出基于切换转移方式的TSV容错方法,如图3所示为切换转移容错方法,依据物理位置将TSV阵列划分为若干组,每组配置一个冗余TSV。信号可以向同组或其他组的冗余TSV切换,也可以向同组内相邻信号TSV移位。图示仅以带箭头黑色实线画出了A组的冗余方式,冗余TSV连接同组及其他组共六个信号,组内信号与相邻信号TSV利用2:1数据选择器构成移位链,其余三组冗余路径类似。该方法冗余路径较多,对于聚簇故障具有高修复率,但是由于为每个冗余TSV配备一个大输入数据选择器(在4×4TSV阵列中为6:1数据选择器,8×8TSV阵列中为14:1数据选择器,并随着阵列扩大而快速增大),对数据选择器在TSV间的布局提出一定挑战。并且当故障信号TSV与冗余TSV相距较远时,会由于修复路径较长而产生较长路径延时(如图中灰色加粗虚线所示)。
发明内容
本发明是为了避免上述现有技术存在的不足之处,分别针对均匀故障和聚簇故障故障,设计相应的冗余路径进行故障的修复,从而提供一种基于间隔分组的TSV故障容错方法,以期能以较小的硬件开销及较短的延时为代价,在TSV故障发生时,得到高修复率,并提升TSV良率,从而提高三维集成电路的良率。
本发明为解决技术问题所采用的技术方案是:
本发明一种基于间隔分组的TSV故障容错方法的特点是应用于三维集成电路中,所述三维集成电路在垂直方向堆叠D层芯片,芯片从最底层到最高层依次编号为1,2,3,…,d,…,D,1≤d<D;第d层与第d+1层芯片间通过多根TSV实现垂直方向电气连接,所述多根TSV包括信号TSV和冗余TSV,并呈M行N列网格型阵列排布,且相邻TSV间距为p;当前层芯片中的逻辑信号经过数据选择器后从所述网格型阵列中的信号TSV的输入端口传输至输出端口并到达另一层芯片;所述TSV故障容错方法是按如下步骤进行:
步骤一:在M行N列网格型阵列中,将多根TSV的位置编号记为PL,且PL={PL1,…,PLm,…,PLM},1≤m≤M,其中,PLm表示第m行TSV的位置,且PLm={PLm,1,…,PLm,n,…PLm,N},1≤n≤N,其中,PLm,n表示第m行第n列的TSV位置;
以边长为的正方形,将M行N列网格型阵列中的TSV位置分为K=x2+y2组:选定第m行第n列的TSV位置PLm,n,令与第m行第n列的TSV位置PLm,n属于同一组的TSV位置为PLO,Z,且O=m+ox+zy,Z=n+oy-zx,x、y分别表示边长Ls在TSV阵列中所跨的行数、列数,o、z均表示边长Ls的倍数,0≤x≤M,0≤y≤N,1≤O≤M,1≤Z≤N;
将处于同一组的TSV位置上的所有TSV划分为一个TSV组,从而得到TSV组的集合为RG,且RG={RG1,…,RGk,…,RGK},其中,RGk表示第k个TSV组,1≤k≤K;令第k个TSV组RGk中所包含的TSV所构成的集合记为Tk,且其中,Tk,t表示第k个TSV组RGk中第t个TSV;令第k个TSV组RGk中所包含的TSV数量记为Fk;
步骤二:在第k个TSV组RGk的TSV集合Tk中,选取处于TSV集合Tk中心位置的一根TSV作为冗余TSV,并记为Tk R;令第k个TSV组RGk中其余TSV均为信号TSV,并记为第k个信号TSV集合Tk S,且其中,表示第k个信号TSV集合Tk S中第s个信号TSV,令与之间的曼哈顿距离为Length=(x+y)p;
为第k个TSV组RGk中每个TSV配备一个数据选择器,将第k个TSV组RGk中冗余TSVTk R所配备的数据选择器记为将第k个信号TSV集合Tk S所配备的数据选择器集合记为其中,为第k个信号TSV集合Tk S中第s个信号TSV所配备的数据选择器,1≤s≤Fk-1;
令第k个信号TSV集合Tk S所传输的逻辑信号集合为其中,表示第k个信号TSV集合Tk S中第s个信号TSV所传输的逻辑信号;
步骤三:将第k个TSV组RGk中所有信号TSV与所传输的逻辑信号利用数据选择器构成双向环链式结构:
将第k个信号TSV集合Tk S中第s个信号TSV所传输的逻辑信号分别连接至第k个信号TSV集合Tk S中第s-1个信号TSV所配备的数据选择器的输入端以及第s+1个信号TSV所配备的数据选择器的输入端;
当第k个信号TSV集合Tk S中第s个信号TSV故障时,第k个信号TSV集合Tk S中第s个信号TSV所传输的逻辑信号经过第s-1个信号TSV所配备的数据选择器传输至第k个信号TSV集合Tk S中第s-1个信号TSV后到达另一层芯片;或者,第k个信号TSV集合Tk S中第s个信号TSV所传输的逻辑信号经过第s+1个信号TSV所配备的数据选择器传输至第s+1个信号TSV后到达另一层芯片;
将第k个信号TSV集合Tk S中第Fk-1个信号TSV所传输的逻辑信号连接至第k个信号TSV集合Tk S中第1个信号TSV所配备的数据选择器的输入端或第Fk-2个信号TSV所配备的数据选择器的输入端;
当第k个信号TSV集合Tk S中第Fk-1个信号故障时,第k个信号TSV集合Tk S中第Fk-1个信号TSV所传输的逻辑信号经过第1个信号TSV所配备的数据选择器传输至第k个信号TSV集合Tk S中第1个信号后到达另一层芯片;或者,第k个信号TSV集合Tk S中第Fk-1个信号所传输的逻辑信号经过第Fk-2个信号TSV所配备的数据选择器传输至第k个信号TSV集合Tk S中第Fk-2个信号TSV后到达另一层芯片;
步骤四:将第k个信号TSV集合Tk S中与第k个冗余TSV Tk R的曼哈顿距离为Length=(x+y)p的所有信号TSV记为第k个一阶信号TSV集合Tk S1,且其中,表示第k个一阶信号TSV集合Tk S1中第j个一阶信号TSV;将第j个一阶信号所配备的数据选择器记为将第k个一阶信号TSV集合Tk S1中第j个一阶信号所传输的逻辑信号记为1≤j≤Hk≤Fk-1,Hk为第k个一阶信号TSV集合Tk S1中一阶信号TSV的数量;
步骤五:将第k个一阶信号TSV集合Tk S1中第j个一阶信号TSV所传输的逻辑信号连接至第k个冗余TSV Tk R的所配备的数据选择器的输入端;
当第k个一阶信号TSV集合Tk S1中第j个一阶信号TSV故障时,第j个一阶信号所传输的逻辑信号经过第k个冗余TSVTk R所配备的数据选择器传输至第k个冗余TSV Tk R后到达另一层芯片;
步骤六:将M行N列网格型阵列中所有的信号TSV分为Q个单向环区并构成单向环区集合为AQ,且AQ={AQ1,…,AQq,…,AQQ},其中,AQq表示第q个单向环区,1≤q≤Q,Q=max{Fk}-1;
将第q个单向环区AQq内的信号TSV集合令为QTq S,且其中,表示第q个单向环区AQq内的信号TSV集合QTq S中第c个信号TSV;将第c个信号所配备的数据选择器记为将第c个信号所传输的逻辑信号记为1≤c≤Cq,1≤Cq≤K,Cq为第q个单向环区AQq内的信号TSV集合QTq S所包含的信号TSV个数;
令第q个信号TSV集合QTq S中第c个信号TSV与第c+1个信号TSV之间的曼哈顿距离为p;
第q个信号TSV集合QTq S中第1个信号TSV与第Cq个信号TSV之间的曼哈顿距离Lq≤(x+y)p;
对于任意k值,令第q个信号TSV集合QTq S中只包含一个或零个第k组信号TSV集合Tk S中的信号TSV;
将第q个单向环区AQ中的信号TSV与相应所传输的逻辑信号利用数据选择器构成单向环链式结构:
将第q个信号TSV集合QTq S中第c个信号TSV所传输的逻辑信号连接至第q个信号TSV集合QTq S中第c+1个信号TSV的数据选择器的输入端;
当第q个信号TSV集合QTq S中第c个信号TSV故障时,第q个信号TSV集合QTq S中第c个信号TSV所传输的逻辑信号经过第q个信号TSV集合QTq S中第c+1个信号TSV的数据选择器传输至第q个信号TSV集合QTq S中第c+1个信号TSV后到达另一层芯片;
将第q个信号TSV集合QTq S中第Cq个信号所传输的逻辑信号连接至第q个信号TSV集合QTq S中第1个信号TSV的数据选择器的输入端;
当第q个信号TSV集合QTq S中第Cq个信号TSV故障时,第q个信号TSV集合QTq S中第Cq个信号TSV所传输的逻辑信号经过第q个信号TSV集合QTq S中第1个信号TSV的数据选择器传输至第q个信号TSV集合QTq S中第1个信号TSV后到达另一层芯片,从而实现对信号TSV故障的容错功能。
与已有技术相比,本发明效果体现在:
1、本发明针对TSV故障,将TSV网格阵列间隔分为多个TSV组,然后确定组内冗余TSV并构建组内冗余路径,最后将信号TSV划分为多个单向环区,构建区内单向环链式结构,克服了现有容错方法对冗余TSV利用不充分的缺点,综合考虑了修复率和硬件开销及延时开销之间的平衡,利用相对较少的硬件开销及较低的延时,实现了对TSV均匀及聚簇故障极高的容错能力。
2、本发明利用正方形间隔分组方法,在容错逻辑上将物理位置邻近的TSV划分到不同的TSV组,并在各个TSV组中针对单个故障TSV构建完整的容错体系,当发生聚簇故障时,多个故障TSV利用各自所属TSV组中的容错体系径进行容错,本发明各个TSV组之间互不干扰,从而能容错严重的多个TSV聚簇故障。
附图说明
图1是现有技术中路由模块容错方法示意图;
图2是现有技术中基于环容错方法示意图;
图3是现有技术中切换转移容错方法示意图;
图4是本发明中8×8TSV网格阵列分组方法示意图;
图5是本发明中8×8TSV网格阵列分组结果示意图;
图6是本发明中8×8TSV网格阵列下中双向环链式结构示意图;
图7是本发明中8×8TSV网格阵列下一阶逻辑信号连接方法示意图;
图8是本发明中8×8TSV网格阵列下单向环区示意图;
图9为TSV故障均匀分布下的四种容错方法修复率折线图;
图10为TSV故障聚簇分布下的四种容错方法修复率折线图。
具体实施方式
本实施例中,一种基于间隔分组的TSV故障容错方法是应用于三维集成电路中,该三维集成电路在垂直方向堆叠D层芯片,芯片从最底层到最高层依次编号为1,2,3,…,d,…,D,1≤d<D;第d层与第d+1层芯片间通过多根TSV实现垂直方向电气连接,多根TSV包括信号TSV和冗余TSV,并呈8行8列网格型阵列排布,且相邻TSV间距为p;当前层芯片中的逻辑信号经过数据选择器后从网格型阵列中的信号TSV的输入端口传输至输出端口并到达另一层芯片;该TSV故障容错方法是按如下步骤进行:
步骤一:在M=8行N=8列网格型阵列中,将多根TSV的位置编号记为PL,且PL={PL1,…,PLm,…,PLM},1≤m≤8,其中,PLm表示第m行TSV的位置,且PLm={PLm,1,…,PLm,n,…PLm,N},1≤n≤8,其中,PLm,n表示第m行第n列的TSV位置;图4所示是8×8TSV网格阵列实施例的俯视图,一个圆圈表示一个TSV位置,TSV位置编号为PL1,1至PL8,8,相邻TSV之间的间距为p。
取x=2,y=2,以边长为的正方形,将8行8列网格型阵列中的TSV位置分为K=x2+y2=22+22=8组:选定第3行第3列的TSV位置PL3,3作为正方形的一个顶点,令边长为的正方形的另外三个顶点也落在TSV位置上,如图4中的PL5,1、PL5,5、PL7,3(正方形的顶点与TSV位置圆心重合),将正方形以为步长,沿正方形四条边分别平移,直至覆盖整个8×8TSV阵列。将正方形顶点所落的TSV位置分为一组;令与第3行第3列的TSV位置PL3,3属于同一组的TSV位置为PLO,Z,则O=3+2o+2z,Z=3+2o-2z,x、y分别表示边长Ls在TSV阵列中所跨的行数、列数,o、z均表示边长Ls的整数倍;1≤O≤8,1≤Z≤8,如图4中与第3行第3列的TSV位置PL3,3属于同一组的TSV位置为PL1,1、PL1,5、PL3,3、PL3,7、PL5,1、PL5,5、PL7,3、PL7,7。
将边长为的正方形网格依次将向右或向下平移p,并扩大网格至覆盖所有TSV位置,得到新的正方形顶点所落的TSV位置组,直至将64个TSV位置全部分组,得到8组TSV位置。
将处于同一组的TSV位置上的所有TSV划分为一个TSV组,从而得到TSV组的集合为RG,且RG={RG1,…,RGk,…,RG8},其中,RGk表示第k个TSV组,1≤k≤8;令第k个TSV组RGk中所包含的TSV所构成的集合记为Tk,且Tk={Tk,1,…,Tk,t,…,Tk,8},1≤t≤8,其中,Tk,t表示第k个TSV组RGk中第t个TSV;
步骤二:在第k个TSV组RGk的TSV集合Tk中,选取处于TSV集合Tk中心位置的一根TSV作为冗余TSV,并记为Tk R;令第k个TSV组RGk中其余TSV均为信号TSV,并记为第k个信号TSV集合Tk S,且其中,表示第k个信号TSV集合Tk S中第s个信号TSV,令与之间的曼哈顿距离为Length=(2+2)p=4p;
为第k个TSV组RGk中每个TSV配备一个数据选择器,将第k个TSV组RGk中冗余TSVTk R所配备的数据选择器记为将第k个信号TSV集合Tk S所配备的数据选择器集合记为其中,为第k个信号TSV集合Tk S中第s个信号TSV所配备的数据选择器,1≤s≤7;
令第k个信号TSV集合Tk S所传输的逻辑信号集合为其中,表示第k个信号TSV集合Tk S中第s个信号TSV所传输的逻辑信号;
图5所示在8×8TSV网格阵列实施例得到的TSV分组结果中,64个TSV被间隔分为8个TSV组,第k个TSV集合Tk中心的TSV位置放置冗余TSV,图中灰色圆圈表示冗余TSV,白色圆圈表示信号TSV。第k个冗余Tk R和第k个信号TSV集合Tk S中第s个信号TSV均配备一个数据选择器,第k个信号TSV集合Tk S中第s个信号TSV有所传输的逻辑信号图中以梯形表示数据选择器,以黑色实心圆点表示逻辑信号。
步骤三:将第k个TSV组RGk中所有信号TSV与所传输的逻辑信号利用数据选择器构成双向环链式结构:
将第k个信号TSV集合Tk S中第s个信号TSV所传输的逻辑信号分别连接至第k个信号TSV集合Tk S中第s-1个信号TSV所配备的数据选择器的输入端以及第s+1个信号TSV所配备的数据选择器的输入端;
当第k个信号TSV集合Tk S中第s个信号TSV故障时,第k个信号TSV集合Tk S中第s个信号TSV所传输的逻辑信号经过第s-1个信号TSV所配备的数据选择器传输至第k个信号TSV集合Tk S中第s-1个信号TSV后到达另一层芯片;或者,第k个信号TSV集合Tk S中第s个信号TSV所传输的逻辑信号经过第s+1个信号TSV所配备的数据选择器传输至第s+1个信号TSV后到达另一层芯片;
将第k个信号TSV集合Tk S中第Fk-1个信号TSV所传输的逻辑信号连接至第k个信号TSV集合Tk S中第1个信号TSV所配备的数据选择器的输入端或第Fk-2个信号TSV所配备的数据选择器的输入端;
当第k个信号TSV集合Tk S中第Fk-1个信号故障时,第k个信号TSV集合Tk S中第Fk-1个信号TSV所传输的逻辑信号经过第1个信号TSV所配备的数据选择器传输至第k个信号TSV集合Tk S中第1个信号后到达另一层芯片;或者,第k个信号TSV集合Tk S中第Fk-1个信号所传输的逻辑信号经过第Fk-2个信号TSV所配备的数据选择器传输至第k个信号TSV集合Tk S中第Fk-2个信号TSV后到达另一层芯片;
如此,TSV组中的逻辑信号及信号TSV构成双向环链式结构,若信号TSV故障,其逻辑信号可以向同TSV组中环左或环右的信号TSV转移传输,将故障分散至TSV阵列中其他区域,避免聚簇故障发生时,同区域多个故障TSV竞争附近的同一个冗余TSV。
图6所示在8×8TSV网格阵列实施例中,以第2个TSV组RG2为例,RG2中的信号TSV集合T2 S及对应逻辑信号集合利用数据选择器链组成双向环链式结构:
如图6中带箭头黑色实线所示,将第2个信号TSV集合T2 S中第s个信号TSV所传输的逻辑信号分别连接至第2个信号TSV集合T2 S中第s-1个信号TSV所配备的数据选择器的输入端以及第s+1个信号TSV所配备的数据选择器的输入端;
当第2个信号TSV集合T2 S中第s个信号TSV故障时,第2个信号TSV集合T2 S中第s个信号TSV所传输的逻辑信号经过第s-1个信号TSV所配备的数据选择器传输至第2个信号TSV集合T2 S中第s-1个信号TSV后到达另一层芯片;或者,第2个信号TSV集合T2 S中第s个信号TSV所传输的逻辑信号经过第s+1个信号TSV所配备的数据选择器传输至第s+1个信号TSV后到达另一层芯片;
将第2个信号TSV集合T2 S中第7个信号TSV所传输的逻辑信号连接至第2个信号TSV集合T2 S中第1个信号TSV所配备的数据选择器的输入端或第6个信号TSV所配备的数据选择器的输入端;
当第2个信号TSV集合T2 S中第7个信号故障时,第2个信号TSV集合T2 S中第7个信号TSV所传输的逻辑信号经过第1个信号TSV所配备的数据选择器传输至第2个信号TSV集合T2 S中第1个信号后到达另一层芯片;或者,第2个信号TSV集合T2 S中第7个信号所传输的逻辑信号经过第6个信号TSV所配备的数据选择器传输至第2个信号TSV集合T2 S中第6个信号TSV后到达另一层芯片;
步骤四:将第k个信号TSV集合Tk S中与第k个冗余TSV Tk R的曼哈顿距离为Length=(2+2)p=4p的所有信号TSV记为第k个一阶信号TSV集合Tk S1,其中,表示第k个一阶信号TSV集合Tk S1中第j个一阶信号TSV;将第j个一阶信号所配备的数据选择器记为将第k个一阶信号TSV集合Tk S1中第j个一阶信号所传输的逻辑信号记为在8×8TSV网格阵列实施例下,第k个信号TSV集合Tk S中一阶信号TSV的个数为6,1≤j≤6;
步骤五:将第k个一阶信号TSV集合Tk S1中第j个一阶信号TSV所传输的逻辑信号连接至第k个冗余TSV Tk R的所配备的数据选择器的输入端;
当第k个一阶信号TSV集合Tk S1中第j个一阶信号TSV故障时,第j个一阶信号所传输的逻辑信号经过第k个冗余TSVTk R所配备的数据选择器传输至第k个冗余TSV Tk R后到达另一层芯片;
图7为在8×8TSV网格阵列实施例下,步骤四中第2个TSV组RG2的示意图,第2个信号TSV集合T2 S中与第2个冗余TSV T2 R的曼哈顿距离为Length=(2+2)p=4p的一阶信号TSV集合为T2 S1,且
如图7中带箭头黑色实线所示,将第2个一阶信号TSV集合T2 S1中第j个一阶信号TSV所传输的逻辑信号连接至第2个冗余TSV T2 R的所配备的数据选择器的输入端;
当第2个一阶信号TSV集合T2 S1中第j个一阶信号TSV故障时,第j个一阶信号所传输的逻辑信号经过第2个冗余TSVT2 R所配备的数据选择器传输至第2个冗余TSV T2 R后到达另一层芯片;
步骤六:以上的冗余方式中,故障信号TSV的逻辑信号既可以直接向同组冗余TSV转移,也可以向同组相邻信号TSV转移,再向同组冗余TSV转移,在聚簇严重的故障情况下具有很高的灵活性。然而,由于一个TSV组只有一个冗余TSV,只能冗余一个TSV故障,当聚簇较轻甚至均匀分布时,若位于同组的多个信号TSV同时发生故障,则无法实现冗余。为了共享冗余TSV,引入新的冗余修复路径:以物理位置邻近的原则,将信号TSV分单向环区,任意单向环区包含任意TSV组RGk一个信号TSV,并将逻辑信号与信号TSV利用数据选择器链构成单向环链式结构。
将8行8列网格型阵列中64个信号TSV分为7个单向环区并构成单向环区集合为AQ,且AQ={AQ1,…,AQq,…,AQ7},其中,AQq表示第q个单向环区,1≤q≤7;Q=max{Fk}-1;
将第q个单向环区AQq内的信号TSV集合令为QTq S,且其中,表示第q个单向环区AQq内的信号TSV集合QTq S中第c个信号TSV;将第c个信号所配备的数据选择器记为将第c个信号所传输的逻辑信号记为1≤c≤Cq,1≤Cq≤8,Cq为第q个单向环区AQq内的信号TSV集合QTq S所包含的信号TSV个数;图8为在8×8TSV网格阵列实施例下,将64个TSV分为7个单向环区的示意图,图中以灰色虚线圈出7个单向环区,第q个单向环区AQq内的信号TSV集合QTq S所包含的信号TSV个数为8,Cq=8;
第q个信号TSV集合QTq S中第c个信号TSV与第c+1个信号TSV之间的曼哈顿距离为p;
第q个信号TSV集合QTq S中第1个信号TSV与第Cq个信号TSV之间的曼哈顿距离为p;
对于任意k值,第q个信号TSV集合QTq S中只包含一个第k组信号TSV集合Tk S中的信号TSV;
将第q个单向环区AQ中的信号TSV与相应所传输的逻辑信号利用数据选择器构成单向环链式结构:
将第q个信号TSV集合QTq S中第c个信号TSV所传输的逻辑信号连接至第q个信号TSV集合QTq S中第c+1个信号TSV的数据选择器的输入端;
当第q个信号TSV集合QTq S中第c个信号TSV故障时,第q个信号TSV集合QTq S中第c个信号TSV所传输的逻辑信号经过第q个信号TSV集合QTq S中第c+1个信号TSV的数据选择器传输至第q个信号TSV集合QTq S中第c+1个信号TSV后到达另一层芯片;
将第q个信号TSV集合QTq S中第Cq个信号所传输的逻辑信号连接至第q个信号TSV集合QTq S中第1个信号TSV的数据选择器的输入端;
当第q个信号TSV集合QTq S中第Cq个信号TSV故障时,第q个信号TSV集合QTq S中第Cq个信号TSV所传输的逻辑信号经过第q个信号TSV集合QTq S中第1个信号TSV的数据选择器传输至第q个信号TSV集合QTq S中第1个信号TSV后到达另一层芯片,从而实现对信号TSV故障的容错功能。
通过单向环链式结构,故障信号TSV的逻辑信号被转移到物理位置相邻的信号TSV,即将故障转移到相邻的TSV组,利用相邻TSV组的冗余TSV实现对故障信号TSV的容错,从而实现TSV组间共享冗余TSV。
在图8所示实施例中,以右下角单向环区AQ7为例,将第7个单向环区AQ7中的信号TSV与相应所传输的逻辑信号利用数据选择器构成单向环链式结构:
如图8右侧放大部分所示,在第7个单向环区AQ7内,将第7个信号TSV集合QT7 S中第c个信号TSV所传输的逻辑信号连接至第7个信号TSV集合QT7 S中第c+1个信号TSV的数据选择器的输入端;
当第7个信号TSV集合QT7 S中第c个信号TSV故障时,第7个信号TSV集合QT7 S中第c个信号TSV所传输的逻辑信号经过第7个信号TSV集合QT7 S中第c+1个信号TSV的数据选择器传输至第7个信号TSV集合QT7 S中第c+1个信号TSV后到达另一层芯片;
将第7个信号TSV集合QT7 S中第8个信号所传输的逻辑信号连接至第7个信号TSV集合QT7 S中第1个信号TSV的数据选择器的输入端;
当第7个信号TSV集合QT7 S中第8个信号TSV故障时,第7个信号TSV集合QT7 S中第8个信号TSV所传输的逻辑信号经过第7个信号TSV集合QT7 S中第1个信号TSV的数据选择器传输至第7个信号TSV集合QT7 S中第1个信号TSV后到达另一层芯片。
如此,对于每个信号,其可能的传输路径为(1)本身对应的信号TSV,(2)同组的冗余TSV,(3)同TSV组环左以及环右的信号TSV,(4)单向环区中物理位置邻近的一个其他组信号TSV。而每个信号TSV需配备一个四输入一输出数据选择器,其输入信号为:(1)本身对应的信号,(2)同TSV组环左以及环右的信号,(3)单向环区中物理位置邻近的一个其他组信号。对于每个冗余TSV,其输入信号个数依据TSV阵列所分组数而有所不同。对于同等大小的TSV阵列,所分组数越多,用以分组的正方形边长越长,组内距冗余TSV曼哈顿距离最短的信号TSV个数不等。
实验比较了在8×8TSV网格阵列下,本发明容错方法、路由模块容错方法、基于环容错方法、切换转移容错方法在均匀和聚簇故障下对相同数量故障TSV的修复率情况。故障数量由1到8,每种数量的故障TSV随机产生并进行100000次实验。修复率为可修复情形与总故障情形的比值。
图9为TSV故障均匀分布下的修复率折线图,从图中可看出,随着故障数量增多,环形方法(带菱形标记折线)修复率从1个故障时的100%下降至8个故障时的83.79%,而本发明方法(带三角形标记折线)修复率始终保持在99.5%以上,高于路由方法(带圆形标记折线)与切换转移方法(带正方形标记折线)。图10为TSV故障聚簇分布下的修复率折线图,环形方法的最低修复率下降至5%,路由方法由于在3×3聚簇窗中只有三行三列修复路径,无法冗余六个以上TSV故障,对于7、8个TSV故障修复率为0,本发明方法的修复率接近100%,高于切换转移方法。这是因为本发明方法中,所有聚簇故障被分散到8个不同的TSV组,充分利用阵列中8个冗余TSV修复。
由此可认为,无论是针对TSV均匀故障还是聚簇故障,本发明方法的修复能力都是最佳的。并且与以往方法修复率随着聚簇程度加重而有所下降不同,即使在严重聚簇程度下,本发明方法始终能够保持99.5%以上的高修复率。
另外,路由方法每个信号TSV配备由三个1:3数据选择器组成的路由模块,环形方法为每个TSV配备一个2:1、3:1或4:1数据选择器,切换转移方法为每个信号TSV配备一个2:1数据选择器,为冗余TSV配备14:1数据选择器,本发明方法为信号TSV配备4:1数据选择器,为冗余TSV配备6:1数据选择器。在综合工具Synopsys Design Complier基于TSMC 45-nm标准单元库下,本发明方法数据选择器总面积比路由方法少67.5%,比环形方法增加15%,比切换转移方法仅增加4.7%,这在大幅提高修复率的前提下是可容忍的。
在TSV测试之后执行修复过程,由于故障信号TSV与相应的冗余TSV之间存在一定的布线距离,且信号路由会经过数据选择器,因此会引起额外的延时。考虑可修复的所有故障情形中延时最长的TSV故障情况,本发明方法延时相比路由方法减少51%,比切换转移结构减少26.8%,稍高于环形方法,但修复率的优势是环形方法无法比拟的。
由此,本发明能够以较小的硬件开销、较低的延时为代价,在TSV发生均匀及聚簇故障下,均达到高修复率,具有优越的容错能力。
Claims (1)
1.一种基于间隔分组的TSV故障容错方法,其特征是应用于三维集成电路中,所述三维集成电路在垂直方向堆叠D层芯片,芯片从最底层到最高层依次编号为1,2,3,…,d,…,D,1≤d<D;第d层与第d+1层芯片间通过多根TSV实现垂直方向电气连接,所述多根TSV包括信号TSV和冗余TSV,并呈M行N列网格型阵列排布,且相邻TSV间距为p;当前层芯片中的逻辑信号经过数据选择器后从所述网格型阵列中的信号TSV的输入端口传输至输出端口并到达另一层芯片;所述TSV故障容错方法是按如下步骤进行:
步骤一:在M行N列网格型阵列中,将多根TSV的位置编号记为PL,且PL={PL1,…,PLm,…,PLM},1≤m≤M,其中,PLm表示第m行TSV的位置,且PLm={PLm,1,…,PLm,n,…PLm,N},1≤n≤N,其中,PLm,n表示第m行第n列的TSV位置;
以边长为的正方形,将M行N列网格型阵列中的TSV位置分为K=x2+y2组:选定第m行第n列的TSV位置PLm,n,令与第m行第n列的TSV位置PLm,n属于同一组的TSV位置为PLO,Z,且O=m+ox+zy,Z=n+oy-zx,x、y分别表示边长Ls在TSV阵列中所跨的行数、列数,o、z均表示边长Ls的倍数,0≤x≤M,0≤y≤N,1≤O≤M,1≤Z≤N;
将处于同一组的TSV位置上的所有TSV划分为一个TSV组,从而得到TSV组的集合为RG,且RG={RG1,…,RGk,…,RGK},其中,RGk表示第k个TSV组,1≤k≤K;令第k个TSV组RGk中所包含的TSV所构成的集合记为Tk,且其中,Tk,t表示第k个TSV组RGk中第t个TSV;令第k个TSV组RGk中所包含的TSV数量记为Fk;
步骤二:在第k个TSV组RGk的TSV集合Tk中,选取处于TSV集合Tk中心位置的一根TSV作为冗余TSV,并记为令第k个TSV组RGk中其余TSV均为信号TSV,并记为第k个信号TSV集合且其中,表示第k个信号TSV集合中第s个信号TSV,令与之间的曼哈顿距离为Length=(x+y)p;
为第k个TSV组RGk中每个TSV配备一个数据选择器,将第k个TSV组RGk中冗余TSV所配备的数据选择器记为将第k个信号TSV集合所配备的数据选择器集合记为其中,为第k个信号TSV集合中第s个信号所配备的数据选择器,1≤s≤Fk-1;
令第k个信号TSV集合所传输的逻辑信号集合为其中,表示第k个信号TSV集合中第s个信号所传输的逻辑信号;
步骤三:将第k个TSV组RGk中所有信号TSV与所传输的逻辑信号利用数据选择器构成双向环链式结构:
将第k个信号TSV集合中第s个信号所传输的逻辑信号分别连接至第k个信号TSV集合中第s-1个信号所配备的数据选择器的输入端以及第s+1个信号所配备的数据选择器的输入端;
当第k个信号TSV集合中第s个信号故障时,第k个信号TSV集合中第s个信号所传输的逻辑信号经过第s-1个信号所配备的数据选择器传输至第k个信号TSV集合中第s-1个信号后到达另一层芯片;或者,第k个信号TSV集合中第s个信号所传输的逻辑信号经过第s+1个信号所配备的数据选择器传输至第s+1个信号后到达另一层芯片;
将第k个信号TSV集合中第Fk-1个信号所传输的逻辑信号连接至第k个信号TSV集合中第1个信号所配备的数据选择器的输入端或第Fk-2个信号所配备的数据选择器的输入端;
当第k个信号TSV集合中第Fk-1个信号故障时,第k个信号TSV集合中第Fk-1个信号所传输的逻辑信号经过第1个信号所配备的数据选择器传输至第k个信号TSV集合中第1个信号后到达另一层芯片;或者,第k个信号TSV集合中第Fk-1个信号所传输的逻辑信号经过第Fk-2个信号所配备的数据选择器传输至第k个信号TSV集合中第Fk-2个信号后到达另一层芯片;
步骤四:将第k个信号TSV集合中与第k个冗余的曼哈顿距离为Length=(x+y)p的所有信号TSV记为第k个一阶信号TSV集合且其中,表示第k个一阶信号TSV集合中第j个一阶信号TSV;将第j个一阶信号所配备的数据选择器记为将第k个一阶信号TSV集合中第j个一阶信号所传输的逻辑信号记为1≤j≤Hk≤Fk-1,Hk为第k个一阶信号TSV集合中一阶信号TSV的数量;
步骤五:将第k个一阶信号TSV集合中第j个一阶信号TSV所传输的逻辑信号连接至第k个冗余的所配备的数据选择器的输入端;
当第k个一阶信号TSV集合中第j个一阶信号故障时,第j个一阶信号所传输的逻辑信号经过第k个冗余所配备的数据选择器传输至第k个冗余后到达另一层芯片;
步骤六:将M行N列网格型阵列中所有的信号TSV分为Q个单向环区并构成单向环区集合为AQ,且AQ={AQ1,…,AQq,…,AQQ},其中,AQq表示第q个单向环区,1≤q≤Q,Q=max{Fk}-1;
将第q个单向环区AQq内的信号TSV集合令为且其中,表示第q个单向环区AQq内的信号TSV集合中第c个信号TSV;将第c个信号所配备的数据选择器记为将第c个信号所传输的逻辑信号记为1≤c≤Cq,1≤Cq≤K,Cq为第q个单向环区AQq内的信号TSV集合所包含的信号TSV个数;
令第q个信号TSV集合中第c个信号与第c+1个信号之间的曼哈顿距离为p;
第q个信号TSV集合中第1个信号与第Cq个信号之间的曼哈顿距离Lq≤(x+y)p;
对于任意k值,令第q个信号TSV集合中只包含一个或零个第k组信号TSV集合中的信号TSV;
将第q个单向环区AQ中的信号TSV与相应所传输的逻辑信号利用数据选择器构成单向环链式结构:
将第q个信号TSV集合中第c个信号所传输的逻辑信号连接至第q个信号TSV集合中第c+1个信号的数据选择器的输入端;
当第q个信号TSV集合中第c个信号故障时,第q个信号TSV集合中第c个信号所传输的逻辑信号经过第q个信号TSV集合中第c+1个信号的数据选择器传输至第q个信号TSV集合中第c+1个信号后到达另一层芯片;
将第q个信号TSV集合中第Cq个信号所传输的逻辑信号连接至第q个信号TSV集合中第1个信号的数据选择器的输入端;
当第q个信号TSV集合中第Cq个信号故障时,第q个信号TSV集合中第Cq个信号所传输的逻辑信号经过第q个信号TSV集合中第1个信号的数据选择器传输至第q个信号TSV集合中第1个信号 后到达另一层芯片,从而实现对信号TSV故障的容错功能。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910809561.9A CN110491850B (zh) | 2019-08-29 | 2019-08-29 | 一种基于间隔分组的tsv故障容错方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910809561.9A CN110491850B (zh) | 2019-08-29 | 2019-08-29 | 一种基于间隔分组的tsv故障容错方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110491850A true CN110491850A (zh) | 2019-11-22 |
CN110491850B CN110491850B (zh) | 2020-11-27 |
Family
ID=68555142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910809561.9A Active CN110491850B (zh) | 2019-08-29 | 2019-08-29 | 一种基于间隔分组的tsv故障容错方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110491850B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112329363A (zh) * | 2020-11-04 | 2021-02-05 | 安徽工程大学 | 三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法 |
CN115373926A (zh) * | 2022-08-31 | 2022-11-22 | 西安微电子技术研究所 | 基于物理层ip的自测试及自修复方法、系统、设备及介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7969193B1 (en) * | 2010-07-06 | 2011-06-28 | National Tsing Hua University | Differential sensing and TSV timing control scheme for 3D-IC |
CN102709272A (zh) * | 2011-03-28 | 2012-10-03 | 财团法人工业技术研究院 | 硅通孔的容错单元与方法 |
CN109117318A (zh) * | 2018-08-10 | 2019-01-01 | 安徽工程大学 | 基于分区的tsv聚簇故障容错系统及方法 |
-
2019
- 2019-08-29 CN CN201910809561.9A patent/CN110491850B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7969193B1 (en) * | 2010-07-06 | 2011-06-28 | National Tsing Hua University | Differential sensing and TSV timing control scheme for 3D-IC |
CN102709272A (zh) * | 2011-03-28 | 2012-10-03 | 财团法人工业技术研究院 | 硅通孔的容错单元与方法 |
CN109117318A (zh) * | 2018-08-10 | 2019-01-01 | 安徽工程大学 | 基于分区的tsv聚簇故障容错系统及方法 |
Non-Patent Citations (2)
Title |
---|
杜高明 等: "基于功能细分的硅通孔容错方法", 《微电子学与计算机》 * |
王伟 等: "基于链式的信号转移冗余TSV方案", 《计算机工程与应用》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112329363A (zh) * | 2020-11-04 | 2021-02-05 | 安徽工程大学 | 三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法 |
CN112329363B (zh) * | 2020-11-04 | 2022-03-11 | 安徽工程大学 | 三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法 |
CN115373926A (zh) * | 2022-08-31 | 2022-11-22 | 西安微电子技术研究所 | 基于物理层ip的自测试及自修复方法、系统、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN110491850B (zh) | 2020-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866303B2 (en) | Semiconductor device with configurable through-silicon vias | |
CN101558491B (zh) | 具有用于多种部件触点类型的对齐不敏感支持的可重新编程电路板 | |
KR102469828B1 (ko) | 반도체 장치, 제조 방법, 전자 기기 | |
CN103413796B (zh) | 一种基板多芯片集成的大端口互连类芯片及实现方法 | |
US10574594B1 (en) | Optimization of multi-stage hierarchical networks for practical routing applications | |
CN110491850A (zh) | 一种基于间隔分组的tsv故障容错方法 | |
JP7395215B2 (ja) | 二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法 | |
CN102592647B (zh) | 半导体装置、分配芯片id的方法和设置芯片id的方法 | |
WO2022062045A1 (zh) | 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构 | |
CN105379122B (zh) | 具有接合在一起的模块晶粒区域的单石集成电路晶粒 | |
CN109564914A (zh) | 用于堆叠硅互连(ssi)技术集成的独立接口 | |
CN107314821B (zh) | 一种线列型红外焦平面读出电路及其设计方法 | |
TW201707098A (zh) | 使用解碼器/編碼器之矽通孔冗餘方案及結構 | |
CN105554420B (zh) | 拥有具有交错光电二极管的像素单元的图像传感器 | |
CN1694252A (zh) | 耐缺陷冗余 | |
CN105191140A (zh) | 无边界分级互连的网络架构 | |
US9196676B1 (en) | Method and apparatus for implementing a metal capacitor with L-shaped fingers | |
CN110192188A (zh) | 自愈计算阵列 | |
CN110323218B (zh) | 一种面向三维集成电路中tsv的容错架构 | |
WO2022001063A1 (zh) | 实现片上网络传输带宽扩充功能的fpga装置 | |
CN101494455B (zh) | 多层次fpga | |
US8716876B1 (en) | Systems and methods for stacking a memory chip above an integrated circuit chip | |
JP2016109439A (ja) | 半導体装置および半導体装置の試験方法 | |
CN111146222A (zh) | 一种基于多晶圆堆叠技术的多区块像元阵列 | |
CN110223965B (zh) | 一种基于蜂窝的tsv聚簇故障容错结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |