CN107068195B - 带有故障修复装置的三维芯片及故障修复和数据读取方法 - Google Patents

带有故障修复装置的三维芯片及故障修复和数据读取方法 Download PDF

Info

Publication number
CN107068195B
CN107068195B CN201710304692.2A CN201710304692A CN107068195B CN 107068195 B CN107068195 B CN 107068195B CN 201710304692 A CN201710304692 A CN 201710304692A CN 107068195 B CN107068195 B CN 107068195B
Authority
CN
China
Prior art keywords
layer
error
column
row
mapped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710304692.2A
Other languages
English (en)
Other versions
CN107068195A (zh
Inventor
韩焱
李天健
蒋力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201710304692.2A priority Critical patent/CN107068195B/zh
Publication of CN107068195A publication Critical patent/CN107068195A/zh
Application granted granted Critical
Publication of CN107068195B publication Critical patent/CN107068195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种带有故障修复装置的三维芯片及故障修复和数据读取方法，其中，所述故障修复方法包括：1)通过测试得到每层晶片中错误单元的地址信息；2)将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；3)通过全局冗余资源对被映射层中的错误单元进行冗余修复。通过本发明所述带有故障修复装置的三维芯片及故障修复和数据读取方法，解决了现有修复方法中需安排较多的冗余资源，造成冗余资源浪费，增加了芯片的生产成本的问题。

Description

带有故障修复装置的三维芯片及故障修复和数据读取方法
技术领域
本发明属于半导体芯片技术领域，特别是涉及一种带有故障修复装置的三维芯片及故障修复和数据读取方法。
背景技术
人们对更多功能和更强性能电子产品总有无尽的需求，为满足这些需求，半导体行业遵循摩尔定律，不断缩小晶体管尺寸增加芯片集成度，虽然在达到晶体管物理极限之前，这种发展模式还可以持续10年，但它所关联的巨大成本促使我们积极探索和部署可替代的集成方式，我们称之为“超摩尔定律(More-than-Moore)”的集成；其中，最有前途的一种替代方案就是三维集成电路芯片(3D-IC)。
3D-IC将未封装的裸晶片在垂直方向上进行堆叠，并封装成一颗完整的芯片，这些堆叠在一起的晶片通过一种叫做“过硅穿孔(TSV)”的技术来互向传递信号。这种与传统芯片截然不同的封装方式使3D-IC有许多的优点。具体的来说，芯片的面积(footprint)变小了，集成密度极大的增加了；其次，TSV的垂直距离远小于普通的连线，从而使信号延迟减小；相应的芯片功耗也会变小；更重要的是，不同工艺的芯片可以通过堆叠的方式集成在一起，减小了多工艺芯片制造的成本和风险。
然而，3D-IC距离工艺化量产还有一些距离，主要因为现有的制造工艺无法高效地制造有着较高良品率的芯片。其中有一个突出问题：3D-IC是由多层晶片构成的，要得到能够正常工作的3D-IC，必须保证每层晶片都是能够被恢复的。但由于3D-IC的制造过程中含有破坏性的工艺，可能导致每层晶片产生错误单元(Fault Cells)，而且每一层晶片产生的错误单元的分布各不相同，对芯片的可靠性产生极大地影响。
由于任何一层晶片的损坏都会导致整个3D-IC的损坏，所以要提高良品率，就必须要保证3D-IC的每一层都要有足够高的修复率。目前采用的修复方法是为每层晶片添加冗余资源，用来替代该层晶片中错误单元的行或者列；但每层冗余资源的一冗余行或一冗余列只能修复3D-IC中只包含有一个或很少错误单元的行或者列，由此就需要较多的冗余资源，增加了芯片的制造成本；而且由于在生产过程中3D-IC每层中所包含的错误单元的数目是不确定的，所以每层所需要的冗余资源也就无法确定，如果每层预先安排的冗余资源太少，则无法完成3D-IC的修复；若每层预先安排的冗余资源太多，则会造成冗余资源的浪费。
鉴于此，有必要设计一种新的带有故障修复装置的三维芯片及故障修复和数据读取方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种带有故障修复装置的三维芯片及故障修复和数据读取方法，用于解决现有修复方法中需安排较多的冗余资源，造成冗余资源浪费，增加了芯片的生产成本的问题。
为实现上述目的及其他相关目的，本发明提供一种三维芯片的故障修复方法，所述故障修复方法包括：
1)通过测试得到每层晶片中错误单元的地址信息；
2)将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；
3)通过全局冗余资源对被映射层中的错误单元进行冗余修复。
优选地，2)中根据所述三维芯片中每层晶片的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换，完成错误单元聚集。
优选地，所述交换算法包括行交换算法和列交换算法。
优选地，所述行交换算法包括：
2.1)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址,Cj表示该错误单元的列地址；
2.2)在被映射层中找到位置为(Rk，Cj)的错误单元，其中，Rk表示该错误单元的行地址,Cj表示该错误单元的列地址，且Ri≠Rk；
2.3)若被映射层中第Ri行是无错的，则映射层的第Ri行与被映射层的第Ri行进行逻辑地址交换。
优选地，所述列交换算法包括：
2a)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址,Cj表示该错误单元的列地址；
2b)在被映射层中找到位置为(Ri，Ck)的错误单元，其中，Ri表示该错误单元的行地址,Ck表示该错误单元的列地址，且Cj≠Ck；
2c)若被映射层中第Cj列是无错的，则映射层的第Cj列与被映射层的第Cj列进行逻辑地址交换。
优选地，所述被映射层的数量和位置由所述三维芯片的总层数和错误聚集算法的执行时间共同决定。
优选地，所述故障修复方法包括串行测试串行修复或并行测试并行修复。
优选地，1)中通过测试得到每层晶片中错误单元的地址信息的方法包括：
1.1)读取任一层晶片中任一存储单元的数据，若读取成功，则跳至1.2)；若读取失败，则该存储单元为错误单元；
1.2)将读取的该存储单元中的数据与其对应的参考数据进行比较；若相同，则该存储单元中的数据正确；若不同，则该存储单元为错误单元。
本发明还提供一种三维芯片的故障修复装置，所述故障修复装置包括：
测试模块，用于对各层晶片的存储单元进行测试，得到每层晶片中错误单元的地址信息；
错误聚集模块，与所述测试模块连接，用于将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；及
全局冗余模块，与所述错误聚集模块连接，用于存储全局冗余资源，并通过全局冗余资源对被映射层中的错误单元进行冗余修复。
优选地，所述错误聚集模块包括：
冗余分析模块，与所述测试模块连接，用于根据所述三维芯片中每层的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换；
地址内容可寻址内存，与所述冗余分析模块连接，用于存储映射层和被映射层中交换的行或列的逻辑地址信息；及
冗余内容可寻址内存，与所述冗余分析模块和全局冗余模块连接，用于存储错误单元的逻辑地址信息，及修复所述被映射层中错误单元所在行或列的冗余行或冗余列的逻辑地址信息。
优选地，所述地址内容可寻址内存的结构包括LA、AI、RA、CA、R/CEF和ML六个部分，其中，LA部分存储的是芯片层数，AI部分存储的是内存阵列数，RA部分存储的是行地址，CA部分存储的是列地址，R/CEF部分存储的是行列标记位，ML部分存储的是被映射层。
优选地，所述冗余内容可寻址内存的结构包括LA、AI、RA、CA、ML、RMF和CMF七个部分，其中，LA部分存储的是芯片层数，AI部分存储的是内存阵列数，RA部分存储的是行地址，CA部分存储的是列地址，ML部分存储的是被映射层，RMF部分存储的是行修复位，CMF部分存储的是列修复位。
优选地，所述测试模块包括：
数据读取模块，用于读取任一层晶片中任一存储单元的数据；
参考模块，用于提供与该存储单元对应的参考数据；及
判断模块，分别与所述数据读取模块和参考模块连接，用于在数据读取模块成功读取数据后，通过将读取的数据与参考数据进行比较，判断该存储单元是否为错误单元。
本发明还提供一种三维芯片，所述三维芯片包括：
通过过硅穿孔连接的至少两层晶片，其中，每层晶片还包括与所述晶片连接的行译码器和列译码器；
位于所述三维芯片底层，且分别与每层的行译码器和列译码器连接的层译码器；
与所述层译码器连接的如上述任一项所述的故障修复装置；及
分别与所述故障修复装置和各层晶片连接的合并模块。
本发明还提供一种对上述所述的三维芯片进行数据读取的方法，所述数据读取方法包括：
1)地址内容可寻址内存接收地址总线输入的待读地址，并与其存储的逻辑地址信息进行比对；
2)若其存储的逻辑地址信息中不包含待读地址，则根据所述待读地址直接从对应的各层晶片的存储单元中读取数据；
3)若其存储的逻辑地址信息中包含待读地址，则根据冗余内容可寻址内存中存储的逻辑地址信息从全局冗余模块中读取修复数据，并通过合并模块将与直接从各晶片的存储单元中读取的数据进行合并，得到全部待读数据。
如上所述，本发明的带有故障修复装置的三维芯片及故障修复和数据读取方法，具有以下有益效果：
1.本发明通过在三维芯片的底层设置全局冗余模块将冗余资源进行共享，不仅避免了冗余资源的浪费，而且还通过减少冗余资源的开销，降低了芯片的生产成本，同时提高了芯片可靠性。
2.本发明通过将三维芯片中多层分散杂乱的错误单元聚集在一起进行冗余修复，使得每一冗余行或冗余列能一次性地修复更多的错误单元，在提高冗余资源使用率的同时，还大大减少了冗余资源的开销，进一步降低了三维芯片的生产成本。
3.通过本发明所述故障修复装置对三维芯片进行故障修复，大大提高了三维芯片的良品率，为三维芯片的工艺化生产提供了可能。
附图说明
图1显示为本发明实施例一所述故障修复方法的流程图。
图2显示为本发明实施例二所述故障修复装置的结构示意图。
图3显示为本发明所述地址内容可寻址内存的结构示意图。
图4显示为本发明所述冗余内容可寻址内存的结构示意图。
图5a显示为本发明实施例二中进行错误聚集前所述错误单元的位图分布。
图5b显示为本发明实施例二中进行错误聚集后所述错误单元的位图分布。
图6显示为本发明实施例三所述三维芯片的结构示意图。
图7显示为本发明实施例四所述数据读取方法的流程图。
元件标号说明
1 三维芯片
11 晶片
12 行译码器
13 列译码器
14 层译码器
15 故障修复装置
151 测试模块
1511 数据读取模块
1512 参考模块
1513 判断模块
152 错误聚集模块
1521 冗余分析模块
1522 地址内容可寻址内存
1523 冗余内容可寻址内存
153 全局冗余模块
16 合并模块
1)～3) 步骤
2.1)～2.3) 步骤
2a)～2c) 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种三维芯片的故障修复方法，所述故障修复方法包括：
1)通过测试得到每层晶片中错误单元的地址信息；
2)将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；
3)通过全局冗余资源对被映射层中的错误单元进行冗余修复。
具体的，1)中通过测试得到每层晶片中错误单元的地址信息的方法包括：
1.1)读取任一层晶片中任一存储单元的数据，若读取成功，则跳至1.2)；若读取失败，则该存储单元为错误单元；
1.2)将读取的该存储单元中的数据与其对应的参考数据进行比较；若相同，则该存储单元中的数据正确；若不同，则该存储单元为错误单元。
具体的，2)中根据所述三维芯片中每层晶片的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换，完成错误单元聚集。
具体的，所述交换算法包括行交换算法和列交换算法。
优选地，所述行交换算法包括：
2.1)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址,Cj表示该错误单元的列地址；
2.2)在被映射层中找到位置为(Rk，Cj)的错误单元，其中，Rk表示该错误单元的行地址,Cj表示该错误单元的列地址，且Ri≠Rk；
2.3)若被映射层中第Ri行是无错的，则映射层的第Ri行与被映射层的第Ri行进行逻辑地址交换。
优选地，所述列交换算法包括：
2a)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址,Cj表示该错误单元的列地址；
2b)在被映射层中找到位置为(Ri，Ck)的错误单元，其中，Ri表示该错误单元的行地址,Ck表示该错误单元的列地址，且Cj≠Ck；
2c)若被映射层中第Cj列是无错的，则映射层的第Cj列与被映射层的第Cj列进行逻辑地址交换。
具体的，所述被映射层的数量和位置由所述三维芯片的总层数和错误聚集算法的执行时间共同决定。
具体的，所述故障修复方法包括串行测试串行修复或并行测试并行修复。
需要说明的是，所述串行测试串行修复是指对三维芯片进行逐层的测试和修复；并行测试并行修复是指对三维芯片的多层晶片同时进行测试和修复。
实施例二
如图2所示，本实施例提供一种三维芯片的故障修复装置15，所述故障修复装置15包括：
测试模块151，用于对各层晶片的存储单元进行测试，得到每层晶片中错误单元的地址信息；
错误聚集模块152，与所述测试模块151连接，用于将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；及
全局冗余模块153，与所述错误聚集模块152连接，用于存储全局冗余资源，并通过全局冗余资源对被映射层中的错误单元进行冗余修复。
具体的，所述测试模块151包括：
数据读取模块1511，用于读取任一层晶片中任一存储单元的数据；
参考模块1512，用于提供与该存储单元对应的参考数据；及
判断模块1513，分别与所述数据读取模块1511和参考模块1512连接，用于在数据读取模块1511成功读取数据后，通过将读取的数据与参考数据进行比较，判断该存储单元是否为错误单元。
具体的，所述错误聚集模块152包括：
冗余分析模块1521，与所述测试模块151连接，用于根据所述三维芯片中每层的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换；
地址内容可寻址内存1522，与所述冗余分析模块1521连接，用于存储映射层和被映射层中交换的行或列的逻辑地址信息；及
冗余内容可寻址内存1523，与所述冗余分析模块1521和全局冗余模块153连接，用于存储错误单元的逻辑地址信息，及修复所述被映射层中错误单元所在行或列的冗余行或冗余列的逻辑地址信息。
优选地，如图3所示，所述地址内容可寻址内存1522的结构包括LA、AI、RA、CA、R/CEF和ML六个部分，其中，LA部分存储的是芯片层数，AI部分存储的是内存阵列数，RA部分存储的是行地址，CA部分存储的是列地址，R/CEF部分存储的是行列标记位，ML部分存储的是被映射层。
需要说明的是，所述芯片层数LA、内存阵列数AI、行地址RA和列地址CA属于映射层；所述行列标记位R/CEF表示地址交换的类型是行交换还是列交换，当R/CEF为0时，则表示LA、AI、RA所代表的行和ML、AI、RA所代表的行进行了行交换；当R/CEF为1时，则表示LA、AI、CA所代表的列和ML、AI、CA所代表的列进行了列交换。
优选地，如图4所示，所述冗余内容可寻址内存1523的结构包括LA、AI、RA、CA、ML、RMF和CMF七个部分，其中，LA部分存储的是芯片层数，AI部分存储的是内存阵列数，RA部分存储的是行地址，CA部分存储的是列地址，ML部分存储的是被映射层，RMF部分存储的是行修复位，CMF部分存储的是列修复位。
需要说明的是，行修复位RMF表示LA、AI、RA、CA所代表的错误单元必须由一个冗余行进行修复，当RMF为1时，表示进行了修复，当RMF为0时，表示未进行修复；列修复位CMF表示LA、AI、RA、CA所代表的错误单元必须由一个冗余列进行修复，当CMF为1时，表示进行了修复，当CMF为0时，表示未进行修复。
下面请参阅图5a和图5b对本实施例所述故障修复装置的故障修复方法进行详细说明。
对所述三维芯片进行故障修复时，测试模块151对各晶片中的存储单元进行测试，得到每层晶片中错误单元的地址信息，并将所述错误单元的地址信息存储在冗余内容可寻址内存1523中；然后冗余分析模块1521将所述三维芯片分为映射层和被映射层，根据错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换，实现错误单元聚集，同时将映射层和被映射层中交换的行或列的逻辑地址信息存储在地址内容可寻址内存1522中；最后通过全局冗余模块153中存储的全局冗余资源对所述错误单元进行修复。其中，错误单元聚集的过程具体请参阅图5a和图5b，图5a和图5b以一两层(layer1和layer2)、且每层仅有一个阵列的三维芯片为例进行详细说明。
经过测试模块测试后，所述三维芯片错误单元的位图分布如图5a所示，从图5a中可以看出，layer1中存在2个错误单元，其位置分别为(1，0)和(2，3)；layer2中存在3个错误单元，其位置分别为(3，0)，(4，1)和(0，3)；此时地址内容可寻址内存1522的存储状态如下表1所示，冗余内容可寻址内存1523的存储状态如下表2所示；从表1中可以看出，地址内容可寻址内存1522中没有存储信息，即地址内容可寻址内存1522为空；从表2中可以看出，冗余内容可寻址内存1523中存储所有错误单元的地址信息。
表1
LA RA CA R/CEF ML
- - - - -
- - - - -
表2
LA RA CA ML RMF CMF
2 0 3 2 0 0
1 1 0 1 0 0
1 2 3 1 0 0
2 3 0 2 0 0
2 4 1 2 0 0
将layer1设为被映射层，layer2设为映射层，首先在冗余内容可寻址内存1523中搜索layer2中的错误单元，并找到位置为(0，3)的错误单元；然后搜索layer1中列号等于3的错误单元，找到位置为(2，3)的错误单元；最后，在layer1中第3行是无错的情况下，将layer1中的第3行与layer2中的第3行进行逻辑地址交换，同时对地址内容可寻址内存1522的存储状态和冗余内容可寻址内存1523的存储状态进行更新；同理，将layer2中的第0行与layer1中的第0行进行交换，完成错误单元聚集；经过错误单元聚集后的地址内容可寻址内存1522的存储状态如下表3所示，冗余内容可寻址内存1523的存储状态如下表4所示；从表3中可以看出，layer2中的第0行与layer1中的第0行进行了行交换，layer2中的第3行与layer1中的第3行进行了行交换；从表4中可以看出，layer2中位置为(0，3)和layer1中位置为(2，3)的错误单元被一个冗余列修复，layer1中位置为(1，0)和layer2中位置为(3，0)的错误单元被一个冗余列修复。
表3
LA RA CA R/CEF ML
2 0 - 1 1
2 3 - 1 1
表4
LA RA CA ML RMF CMF
2 0 3 1 0 1
1 1 0 1 0 1
1 2 3 1 0 1
2 3 0 1 0 1
2 4 1 2 0 0
可见，经过错误聚集后，修复该三维芯片仅需要3个冗余单元即可，如果不经过错误聚集的话，修复该三维芯片则需要5个冗余单元。
实施例三
如图6所示，本实施例提供一种三维芯片，所述三维芯片包括：
通过过硅穿孔连接的至少两层晶片11，其中，每层晶片还包括与所述晶片11连接的行译码器12和列译码器13；
位于所述三维芯片底层，且分别与每层的行译码器12和列译码器13连接的层译码器14；
与所述层译码器14连接的如实施例三所述的故障修复装置15；及
分别与所述故障修复装置15和各层晶片11连接的合并模块16。
实施例四
如图7所示，本实施例提供一种对实施例三所述三维芯片进行数据读取的方法，所述数据读取方法包括：
1)地址内容可寻址内存接收地址总线输入的待读地址，并与其存储的逻辑地址信息进行比对；
2)若其存储的逻辑地址信息中不包含待读地址，则根据所述待读地址直接从对应的各层晶片的存储单元中读取数据；
3)若其存储的逻辑地址信息中包含待读地址，则根据冗余内容可寻址内存中存储的逻辑地址信息从全局冗余模块中读取修复数据，并通过合并模块将与直接从各晶片的存储单元中读取的数据进行合并，得到全部待读数据。
综上所述，本发明的带有故障修复装置的三维芯片及故障修复和数据读取方法，具有以下有益效果：
1.本发明通过在三维芯片的底层设置全局冗余模块将冗余资源进行共享，不仅避免了冗余资源的浪费，而且还通过减少冗余资源的开销，降低了芯片的生产成本，同时提高了芯片可靠性。
2.本发明通过将三维芯片中多层分散杂乱的错误单元聚集在一起进行冗余修复，使得每一冗余行或冗余列能一次性地修复更多的错误单元，在提高冗余资源使用率的同时，还大大减少了冗余资源的开销，进一步降低了三维芯片的生产成本。
3.通过本发明所述故障修复装置对三维芯片进行故障修复，大大提高了三维芯片的良品率，为三维芯片的工艺化生产提供了可能。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种三维芯片的故障修复方法，其特征在于，所述故障修复方法包括：
1)通过测试得到每层晶片中错误单元的地址信息；
2)将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；
3)通过全局冗余资源对被映射层中的错误单元进行冗余修复；
2)中根据所述三维芯片中每层晶片的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换，完成错误单元聚集；其中所述交换算法包括行交换算法和列交换算法；
所述行交换算法包括：
2.1)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址，Cj表示该错误单元的列地址；
2.2)在被映射层中找到位置为(Rk，Cj)的错误单元，其中，Rk表示该错误单元的行地址，Cj表示该错误单元的列地址，且Ri≠Rk；
2.3)若被映射层中第Ri行是无错的，则映射层的第Ri行与被映射层的第Ri行进行逻辑地址交换；
所述列交换算法包括：
2a)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址，Cj表示该错误单元的列地址；
2b)在被映射层中找到位置为(Ri，Ck)的错误单元，其中，Ri表示该错误单元的行地址，Ck表示该错误单元的列地址，且Cj≠Ck；
2c)若被映射层中第Cj列是无错的，则映射层的第Cj列与被映射层的第Cj列进行逻辑地址交换；
对所述三维芯片进行故障修复时，测试模块对各晶片中的存储单元进行测试，得到每层晶片中错误单元的地址信息，并将所述错误单元的地址信息存储在冗余内容可寻址内存中；然后冗余分析模块将所述三维芯片分为映射层和被映射层，根据错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换，实现错误单元聚集，同时将映射层和被映射层中交换的行或列的逻辑地址信息存储在地址内容可寻址内存中；最后通过全局冗余模块中存储的全局冗余资源对所述错误单元进行修复。
2.根据权利要求1所述的三维芯片的故障修复方法，其特征在于，所述被映射层的数量和位置由所述三维芯片的总层数和错误聚集算法的执行时间共同决定。
3.根据权利要求1所述的三维芯片的故障修复方法，其特征在于，所述故障修复方法包括串行测试串行修复或并行测试并行修复。
4.根据权利要求1所述的三维芯片的故障修复方法，其特征在于，1)中通过测试得到每层晶片中错误单元的地址信息的方法包括：
1.1)读取任一层晶片中任一存储单元的数据，若读取成功，则跳至1.2)；若读取失败，则该存储单元为错误单元；
1.2)将读取的该存储单元中的数据与其对应的参考数据进行比较；若相同，则该存储单元中的数据正确；若不同，则该存储单元为错误单元。
5.一种三维芯片的故障修复装置，其特征在于，所述故障修复装置包括：
测试模块，用于对各层晶片的存储单元进行测试，得到每层晶片中错误单元的地址信息；
错误聚集模块，与所述测试模块连接，用于将所述三维芯片划分为映射层和被映射层，利用错误聚集算法将映射层中的错误单元聚集到被映射层；及
全局冗余模块，与所述错误聚集模块连接，用于存储全局冗余资源，并通过全局冗余资源对被映射层中的错误单元进行冗余修复；
其中，所述错误聚集模块包括：
冗余分析模块，与所述测试模块连接，用于根据所述三维芯片中每层的错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换；
地址内容可寻址内存，与所述冗余分析模块连接，用于存储映射层和被映射层中交换的行或列的逻辑地址信息；及
冗余内容可寻址内存，与所述冗余分析模块和全局冗余模块连接，用于存储错误单元的逻辑地址信息，及修复所述被映射层中错误单元所在行或列的冗余行或冗余列的逻辑地址信息；
对所述三维芯片进行故障修复时，测试模块对各晶片中的存储单元进行测试，得到每层晶片中错误单元的地址信息，并将所述错误单元的地址信息存储在冗余内容可寻址内存中；然后冗余分析模块将所述三维芯片分为映射层和被映射层，根据错误单元的位图分布，按照交换算法将映射层中错误单元所在的行或列与被映射层中的行或列进行逻辑地址交换，实现错误单元聚集，同时将映射层和被映射层中交换的行或列的逻辑地址信息存储在地址内容可寻址内存中；最后通过全局冗余模块中存储的全局冗余资源对所述错误单元进行修复；其中，所述交换算法包括行交换算法和列交换算法；
所述行交换算法包括：
2.1)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址，Cj表示该错误单元的列地址；
2.2)在被映射层中找到位置为(Rk，Cj)的错误单元，其中，Rk表示该错误单元的行地址，Cj表示该错误单元的列地址，且Ri≠Rk；
2.3)若被映射层中第Ri行是无错的，则映射层的第Ri行与被映射层的第Ri行进行逻辑地址交换；
所述列交换算法包括：
2a)在映射层中找到位置为(Ri，Cj)的错误单元，其中，Ri表示该错误单元的行地址，Cj表示该错误单元的列地址；
2b)在被映射层中找到位置为(Ri，Ck)的错误单元，其中，Ri表示该错误单元的行地址，Ck表示该错误单元的列地址，且Cj≠Ck；
2c)若被映射层中第Cj列是无错的，则映射层的第Cj列与被映射层的第Cj列进行逻辑地址交换。
6.根据权利要求5所述的三维芯片的故障修复装置，其特征在于，所述地址内容可寻址内存的结构包括LA、AI、RA、CA、R/CEF和ML六个部分，其中，LA部分存储的是芯片层数，AI部分存储的是内存阵列数，RA部分存储的是行地址，CA部分存储的是列地址，R/CEF部分存储的是行列标记位，ML部分存储的是被映射层。
7.根据权利要求5所述的三维芯片的故障修复装置，其特征在于，所述冗余内容可寻址内存的结构包括LA、AI、RA、CA、ML、RMF和CMF七个部分，其中，LA部分存储的是芯片层数，AI部分存储的是内存阵列数，RA部分存储的是行地址，CA部分存储的是列地址，ML部分存储的是被映射层，RMF部分存储的是行修复位，CMF部分存储的是列修复位。
8.根据权利要求5所述的三维芯片的故障修复装置，其特征在于，所述测试模块包括：
数据读取模块，用于读取任一层晶片中任一存储单元的数据；
参考模块，用于提供与该存储单元对应的参考数据；及
判断模块，分别与所述数据读取模块和参考模块连接，用于在数据读取模块成功读取数据后，通过将读取的数据与参考数据进行比较，判断该存储单元是否为错误单元。
9.一种三维芯片，其特征在于，所述三维芯片包括：
通过过硅穿孔连接的至少两层晶片，其中，每层晶片还包括与所述晶片连接的行译码器和列译码器；
位于所述三维芯片底层，且分别与每层的行译码器和列译码器连接的层译码器；
与所述层译码器连接的如权利要求5～8任一项所述的故障修复装置；及
分别与所述故障修复装置和各层晶片连接的合并模块。
10.一种对如权利要求9所述的三维芯片进行数据读取的方法，其特征在于，所述数据读取方法包括：
1)地址内容可寻址内存接收地址总线输入的待读地址，并与其存储的逻辑地址信息进行比对；
2)若其存储的逻辑地址信息中不包含待读地址，则根据所述待读地址直接从对应的各层晶片的存储单元中读取数据；
3)若其存储的逻辑地址信息中包含待读地址，则根据冗余内容可寻址内存中存储的逻辑地址信息从全局冗余模块中读取修复数据，并通过合并模块将与直接从各晶片的存储单元中读取的数据进行合并，得到全部待读数据。
CN201710304692.2A 2017-05-03 2017-05-03 带有故障修复装置的三维芯片及故障修复和数据读取方法 Active CN107068195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710304692.2A CN107068195B (zh) 2017-05-03 2017-05-03 带有故障修复装置的三维芯片及故障修复和数据读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710304692.2A CN107068195B (zh) 2017-05-03 2017-05-03 带有故障修复装置的三维芯片及故障修复和数据读取方法

Publications (2)

Publication Number Publication Date
CN107068195A CN107068195A (zh) 2017-08-18
CN107068195B true CN107068195B (zh) 2020-06-02

Family

ID=59596834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710304692.2A Active CN107068195B (zh) 2017-05-03 2017-05-03 带有故障修复装置的三维芯片及故障修复和数据读取方法

Country Status (1)

Country Link
CN (1) CN107068195B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112927744B (zh) * 2021-03-22 2023-10-13 西安紫光国芯半导体有限公司 3d芯片的存储器修复方法及相关设备
WO2022252205A1 (en) * 2021-06-04 2022-12-08 Yangtze Memory Technologies Co., Ltd. Firmware repair for three-dimensional nand memory
CN116168750B (zh) * 2023-04-26 2023-09-15 长鑫存储技术有限公司 存储器阵列修补方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141267A (en) * 1999-02-03 2000-10-31 International Business Machines Corporation Defect management engine for semiconductor memories and memory systems
CN101331554A (zh) * 2005-11-08 2008-12-24 桑迪士克股份有限公司 具有可重定目标的存储器单元冗余的存储器
CN101414489A (zh) * 2007-10-19 2009-04-22 中国科学院计算技术研究所 一种容错存储器及其纠错容错方法
CN103814410A (zh) * 2011-09-16 2014-05-21 莫塞德技术公司 具有包括专用冗余区域的层的存储系统
CN104798051A (zh) * 2012-11-16 2015-07-22 微软公司 用于解决碎片化的内存段重映射

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141267A (en) * 1999-02-03 2000-10-31 International Business Machines Corporation Defect management engine for semiconductor memories and memory systems
CN101331554A (zh) * 2005-11-08 2008-12-24 桑迪士克股份有限公司 具有可重定目标的存储器单元冗余的存储器
CN101414489A (zh) * 2007-10-19 2009-04-22 中国科学院计算技术研究所 一种容错存储器及其纠错容错方法
CN103814410A (zh) * 2011-09-16 2014-05-21 莫塞德技术公司 具有包括专用冗余区域的层的存储系统
CN104798051A (zh) * 2012-11-16 2015-07-22 微软公司 用于解决碎片化的内存段重映射

Also Published As

Publication number Publication date
CN107068195A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
US9406403B2 (en) Spare memory external to protected memory
CN106548807B (zh) 修复电路、使用它的半导体装置和半导体系统
US8891322B2 (en) Memory system with a layer comprising a dedicated redundancy area
US11315657B2 (en) Stacked memory apparatus using error correction code and repairing method thereof
CN107068195B (zh) 带有故障修复装置的三维芯片及故障修复和数据读取方法
JP5481444B2 (ja) 半導体装置
US9269440B2 (en) High density search engine
US10395755B2 (en) Stacked memory device using base die spare cell and method of repairing the same
CN212675921U (zh) 存储器装置和存储器系统
CN106782666B (zh) 一种三维堆叠存储器
Kang et al. A 3 dimensional built-in self-repair scheme for yield improvement of 3 dimensional memories
US11495318B2 (en) Memory device and method for using shared latch elements thereof
US11854642B2 (en) Memory test methods and related devices
Chou et al. A built-in self-repair scheme for 3-D RAMs with interdie redundancy
KR101810771B1 (ko) 리페어 가능한 3차원 반도체 소자, 및 그 리페어 방법
Lin et al. Redundancy architectures for channel-based 3D DRAM yield improvement
Rao et al. Efficient Built in Self Repair for Multiple RAMs
CN114187954B (zh) 存储器装置及其测试方法和使用方法、存储器系统
Han et al. Effective Spare Line Allocation Built-in Redundancy Analysis With Base Common Spare for Yield Improvement of 3D Memory
Li et al. Fault clustering technique for 3D memory BISR
US20210202477A1 (en) Three-dimensional device and manufacturing method thereof
US12046319B2 (en) Redundancy managing method and apparatus for semiconductor memories
US11537462B2 (en) Apparatuses and methods for cyclic redundancy calculation for semiconductor device
CN117809702B (zh) 一种三维堆叠结构及控制方法
Lee et al. High-efficiency BIRA for embedded memories with a high repair rate and low area overhead

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant