CN115019871A - 三维堆叠存储芯片及其控制方法、电子设备 - Google Patents
三维堆叠存储芯片及其控制方法、电子设备 Download PDFInfo
- Publication number
- CN115019871A CN115019871A CN202210613680.9A CN202210613680A CN115019871A CN 115019871 A CN115019871 A CN 115019871A CN 202210613680 A CN202210613680 A CN 202210613680A CN 115019871 A CN115019871 A CN 115019871A
- Authority
- CN
- China
- Prior art keywords
- memory
- die
- redundant
- storage
- memory die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
Abstract
本申请提供一种三维堆叠存储芯片及其控制方法、电子设备。该三维堆叠存储芯片包括堆叠互连的多个存储晶粒,每个存储晶粒分别包括:存储阵列及冗余存储阵列;其中,存储阵列包括多个存储单元以用于存储数据;冗余存储阵列包括多个冗余存储单元以替换存储阵列中的失效存储单元;其中,堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元用于替换另一存储晶粒或自身存储晶粒中的失效存储单元。该方案大大提高了三维堆叠存储芯片的良品率,降低了产品的报废率及成本。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种三维堆叠存储芯片及其控制方法、电子设备。
背景技术
多个存储晶粒通过硅通孔(Through Silicon Via,TSV)工艺,或异质集成(hybridbonding integration)和硅通孔工艺进行三维堆叠形成三维堆叠存储芯片后,存储晶粒内可能会存在少量失效的存储单元,失效的存储单元无法进行正常的读、写操作,若不对这些失效的存储单元进行修复处理,则整个三维堆叠存储芯片将会被当作失效产品进行报废处理。
目前,通常利用存储晶粒自身的冗余存储单元去修复/替换当前存储晶粒中失效的存储单元,以保证出货的存储芯片的所有存储单元的品质良好。然而,由于每一存储晶粒自身冗余存储单元的容量有限,可能存在存储晶粒的冗余存储单元不足以修复/替换当前存储晶粒中失效的存储单元,导致存储芯片的报废率较高,良率较低。
发明内容
本申请提供一种三维堆叠存储芯片及其控制方法、电子设备,能够解决现有三维堆叠存储芯片的报废率较高,良率较低的问题。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种三维堆叠存储芯片。该三维堆叠存储芯片包括堆叠互连的多个存储晶粒,每个所述存储晶粒分别包括:存储阵列、冗余存储阵列、替换信息锁存模块;其中,存储阵列包括多个存储单元以用于存储数据;冗余存储阵列包括多个冗余存储单元以替换所述存储阵列中的失效存储单元;替换信息锁存模块用于锁存所述冗余存储单元替换所述失效存储单元的替换信息;其中,所述替换信息锁存模块锁存的所述替换信息包括替换存储晶粒信息,以使堆叠互连的所述多个存储晶粒中的一存储晶粒中的所述冗余存储单元替换另一存储晶粒中的所述失效存储单元。
其中,所述存储芯片包括:替换信息锁存模块,用于锁存所述冗余存储单元替换所述失效存储单元的替换信息,所述替换信息包括存储晶粒信息,基于所述替换信息控制所述冗余存储单元替换另一存储晶粒或自身存储晶粒中的所述失效存储单元。
其中,所述替换信息锁存模块包括:行替换信息锁存单元,用于锁存行替换信息;其中,所述行替换信息包括替换存储晶粒信息以及失效存储单元对应的行地址信息,以使堆叠互连的所述多个存储晶粒中的其中一存储晶粒中的冗余存储单元行替换另一存储晶粒或自身存储晶粒中的失效存储单元行。
其中,所述替换信息锁存模块包括:列替换信息锁存单元,用于锁存列替换信息;其中,所述列替换信息包括替换存储晶粒信息以及失效存储单元对应的列地址信息,以使堆叠互连的所述多个存储晶粒中的其中一存储晶粒中的冗余存储单元列替换另一存储晶粒或自身存储晶粒中的失效存储单元列。
其中,还包括:逻辑晶粒,与所述多个存储晶粒堆叠互连;所述逻辑晶粒包括输入接口模块、第一控制模块和输入输出端口,所述第一控制模块连接所述输入接口模块以接收输入指令,并基于所述输入指令而产生相应的控制指令;基于所述控制指令,通过所述输入输出端口对任一所述存储晶粒进行数据的读写;其中,所述输入指令包括读写指令和读写的存储地址信息。
其中,每个所述存储晶粒还分别包括:第二控制模块,其中,相邻的两所述存储晶粒中的所述第二控制模块连接,且与所述逻辑晶粒相邻的所述存储晶粒中的第二控制模块连接至所述第一控制模块,以从所述逻辑晶粒接收所述控制指令;读写数据线,其中,相邻的两所述存储晶粒中的所述读写数据线连接,且与所述逻辑晶粒相邻的所述存储晶粒中的所述读写数据线连接至所述输入输出端口,以基于所述控制指令进行数据的读写;选择模块,其中,相邻的两所述存储晶粒中的所述选择模块连接,且与所述逻辑晶粒相邻的所述存储晶粒中的所述选择模块连接至所述第一控制模块,以接收所述控制指令,并基于所述控制指令而决定当前存储晶粒是否被选中使能,以使被选中使能的当前存储晶粒的所述第二控制模块进行读写操作。
其中,相邻的两所述存储晶粒中的所述替换信息锁存模块连接,且与所述逻辑晶粒相邻的所述存储晶粒中的所述替换信息锁存模块连接至所述第一控制模块,以使所述第一控制模块读取每个所述存储晶粒锁存的所述替换信息。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种三维堆叠存储芯片的控制方法。所述三维堆叠存储芯片包括多个存储晶粒;该控制方法包括:确定所述多个存储晶粒中是否存在失效存储单元;利用当前存储晶粒或其余存储晶粒中的冗余存储单元替换所述失效存储单元。
其中,所述多个存储晶粒包括第M存储晶粒和第N存储晶粒;当访问所述第M存储晶粒中第A行存储单元时,响应于替换信息确定所述第M存储晶粒中第A行存储单元未被替换,所述第M存储晶粒基于控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对其第A行存储单元进行读取;响应于所述替换信息确定所述第M存储晶粒中第A行存储单元被所述第M存储晶粒中的冗余存储阵列中的冗余存储单元行替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对所述第M存储晶粒的替换的冗余存储单元行进行读取;响应于所述替换信息确定所述第M存储晶粒中第A行存储单元被第N存储晶粒中的冗余存储阵列中的冗余存储单元行替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对所述第N存储晶粒的替换的冗余存储单元行进行读取。
其中,所述多个存储晶粒包括第M存储晶粒和第N存储晶粒;当访问所述第N存储晶粒中第A行存储单元时,响应于所述替换信息确定所述第N存储晶粒中第A行存储单元未被替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对其第A行存储单元进行读取;响应于所述替换信息确定所述第N存储晶粒中第A行存储单元被所述第N存储晶粒中的冗余存储阵列中的冗余存储单元行替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对所述第N存储晶粒的替换的冗余存储单元行进行读取;响应于所述替换信息确定所述第N存储晶粒中第A行存储单元被第M存储晶粒中的冗余存储阵列中的冗余存储单元行替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对所述第M存储晶粒的替换的冗余存储单元行进行读取。
其中,所述多个存储晶粒包括第M存储晶粒和第N存储晶粒;当访问所述第M存储晶粒中第A列存储单元时,响应于所述替换信息确定所述第M存储晶粒中第A列存储单元未被替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对其第A列存储单元进行读取;响应于所述替换信息确定所述第M存储晶粒中第A列存储单元被所述第M存储晶粒中的冗余存储阵列中的冗余存储单元列替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对所述第M存储晶粒的替换的冗余存储单元列进行读取;响应于所述替换信息确定所述第M存储晶粒中第A列存储单元被第N存储晶粒中的冗余存储阵列中的冗余存储单元列替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对所述第N存储晶粒的替换的冗余存储单元列进行读取。
其中,所述多个存储晶粒包括第M存储晶粒和第N存储晶粒;当访问所述第N存储晶粒中第A列存储单元时,响应于所述替换信息确定所述第N存储晶粒中第A列存储单元未被替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对其第A列存储单元进行读取;响应于所述替换信息确定所述第N存储晶粒中第A列存储单元被所述第N存储晶粒中的冗余存储阵列中的冗余存储单元列替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对所述第N存储晶粒的替换的冗余存储单元列进行读取;响应于所述替换信息确定所述第N存储晶粒中第A列存储单元被第M存储晶粒中的冗余存储阵列中的冗余存储单元列替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对所述第M存储晶粒的替换的冗余存储单元列进行读取。
为解决上述技术问题,本申请采用的又一个技术方案是:提供一种电子设备。该电子设备包括如上述所涉及的三维堆叠存储芯片。
本申请实施例提供的三维堆叠存储芯片及其控制方法、电子设备,通过使三维堆叠存储芯片的每一存储晶粒分别包括存储阵列及冗余存储阵列,使存储阵列包括多个存储单元以用于存储数据;使冗余存储阵列包括多个冗余存储单元以替换存储阵列中的失效存储单元;并使堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元替换另一存储晶粒或自身存储晶粒中的失效存储单元,从而能够在当前层存储晶粒自身的冗余存储单元的容量达到极限,即不够用时,也能够利用除当前层存储晶粒之外的其它层存储晶粒中的冗余存储单元去修复/替换当前层存储晶粒中的失效存储单元,这样可将现有将要报废的不良存储芯片修复/替换为良品存储芯片,进而大大提高了三维堆叠存储芯片的良品率,降低了产品的报废率及成本。
附图说明
图1为本申请一实施例提供的三维堆叠存储芯片的结构示意图;
图2为本申请另一实施例提供的三维堆叠存储芯片的结构示意图;
图3为本申请一实施例提供的三维堆叠存储芯片的控制方法的流程图;
图4为本申请又一实施例提供的三维堆叠存储芯片的结构示意图;
图5为本申请一实施例提供的电子设备的结构示意图。
附图标记说明
三维堆叠存储芯片10;存储阵列1a(或1b);冗余存储阵列2a(或2b);替换信息锁存模块3a(或3b);第二控制模块4a(或4b);读写数据线5a(或5b);选择模块6a(或6b);输入接口模块21;第一控制模块22;输入输出端口23。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1,图1为本申请一实施例提供的三维堆叠存储芯片的结构示意图;在本实施例中,提供一种三维堆叠存储芯片10。该三维堆叠存储芯片10包括堆叠互连的多个存储晶粒(wafer N),每个存储晶粒分别包括:存储阵列1a(或1b)、冗余存储阵列2a(或2b)以及替换信息锁存模块3a(或3b)。
其中,存储阵列1a(或1b)包括多个存储单元,多个存储单元用于存储数据;在具体实施例中,部分存储单元可能失效,无法进行正常的读和/或写操作,以下定义该部分存储单元为失效存储单元。
冗余存储阵列2a(或2b)包括多个冗余存储单元,多个冗余存储单元用于替换当前存储晶粒的存储阵列1a(或1b)中的失效存储单元或其它存储晶粒的存储阵列1a(或1b)中的失效存储单元。具体的,Wafer M中的冗余存储阵列可以替换存储阵列1a中的失效存储单元,还可以替换存储阵列1b中的失效存储单元;同理,Wafer N中的冗余存储阵列可以替换存储阵列1b中的失效存储单元,还可以替换存储阵列1a中的失效存储单元。
替换信息锁存模块3a(或3b)用于锁存冗余存储单元替换失效存储单元的替换信息。其中,替换信息锁存模块3a(或3b)锁存的替换信息包括替换存储晶粒信息,以基于替换存储晶粒信息控制堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元替换另一存储晶粒或自身存储晶粒中的失效存储单元。其中,存储晶粒中的冗余存储单元可以根据替换信息锁存模块3a(或3b)锁存的替换存储晶粒信息确定具体替换多个存储晶粒中哪个存储晶粒中的失效存储单元。可以理解的是,在具体实施例中,某一层存储晶粒中的冗余存储单元可以修复/替换自身的失效存储单元,也可修复或替换其它层存储晶粒中的失效存储单元,以降低该三维堆叠存储芯片10的报废率,提高产品良率。
在具体实施例中,替换信息锁存模块3a(或3b)具体包括行替换信息锁存单元和列替换信息锁存单元。其中,行替换信息锁存单元用于锁存行替换信息。行替换信息锁存单元锁存的行替换信息包括替换存储晶粒信息,以使堆叠互连的多个存储晶粒中其中一存储晶粒中的冗余存储单元根据替换存储晶粒信息行替换另一存储晶粒或自身存储晶粒中的失效存储单元行。其中,冗余存储单元可以根据替换存储晶粒信息具体确定行替换多个存储晶粒中哪一个存储晶粒中的失效存储单元行。
比如,若替换存储晶粒信息为第二个存储晶粒;则堆叠互连的多个存储晶粒中其中一存储晶粒(即第二个存储晶粒或区别于第二个存储晶粒的其它任一存储晶粒)中的冗余存储单元根据替换存储晶粒信息行替换第二个存储晶粒中的失效存储单元行。同理,若替换存储晶粒信息为第四个存储晶粒;则堆叠互连的多个存储晶粒中其中一存储晶粒(即第四个存储晶粒或区别于第四个存储晶粒的其它任一存储晶粒)中的冗余存储单元根据替换存储晶粒信息行替换第四个存储晶粒中的失效存储单元行。
在具体实施例中,行替换信息锁存单元锁存的行替换信息还包括对应的失效存储单元的行地址信息,以使堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元根据对应失效存储单元的行地址信息具体行替换另一存储晶粒或自身存储晶粒中的失效存储单元的某一具体行。比如,失效存储单元包括A行,对应的失效存储单元的行地址信息为第A-1行,则,堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元根据对应失效存储单元的行地址信息具体行替换另一存储晶粒或自身存储晶粒中的失效存储单元的第A-1行;其它行则不进行替换;如此,相比于替换另一存储晶粒或自身存储晶粒中的失效存储单元的所有行的方案;在保证产品良率的同时,可利用其它存储晶粒上的冗余存储阵列2a(或2b)去替换更多存储晶粒中的失效存储单元行,从而能够降低报废率,提高产品良率。
列替换信息锁存单元用于锁存冗余存储单元列替换失效存储单元列的列替换信息。列替换信息锁存单元锁存的列替换信息还包括替换存储晶粒信息,以使堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元根据替换存储晶粒信息列替换另一存储晶粒或自身存储晶粒中的失效存储单元列。其中,冗余存储单元可以根据替换存储晶粒信息具体确定行替换多个存储晶粒中哪一个存储晶粒中的失效存储单元列。
比如,若替换存储晶粒信息为第二个存储晶粒;则堆叠互连的多个存储晶粒中其中一存储晶粒(即第二个存储晶粒或区别于第二个存储晶粒的其它任一存储晶粒)中的冗余存储单元根据替换存储晶粒信息列替换第二个存储晶粒中的失效存储单元列。同理,若替换存储晶粒信息为第四个存储晶粒;则堆叠互连的多个存储晶粒中其中一存储晶粒(即第四个存储晶粒或区别于第四个存储晶粒的其它任一存储晶粒)中的冗余存储单元根据替换存储晶粒信息列替换第四个存储晶粒中的失效存储单元列。
在具体实施例中,列替换信息锁存单元锁存的列替换信息还包括对应的失效存储单元的列地址信息,以使堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元根据对应失效存储单元的列地址信息具体列替换另一存储晶粒或自身存储晶粒中的失效存储单元的某一具体列。比如,失效存储单元包括A列,对应的失效存储单元的列地址信息为第A-1列;则,堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元根据对应失效存储单元的列地址信息具体列替换另一存储晶粒或自身存储晶粒中的失效存储单元的第A-1列;其它列则不进行替换。如此,相比于替换另一存储晶粒或自身存储晶粒中的失效存储单元的所有列的方案;在保证产品良率的同时,可利用其它存储晶粒上的冗余存储阵列2a(或2b)去替换更多存储晶粒中的失效存储单元列,从而能够降低报废率,提高产品良率。
本实施例提供的三维堆叠存储芯片10,设置三维堆叠存储芯片10的每一存储晶粒分别包括存储阵列1a(或1b)、冗余存储阵列2a(或2b)及替换信息锁存模块3a(或3b),且存储阵列1a(或1b)包括多个存储单元以用于存储数据;冗余存储阵列2a(或2b)包括多个冗余存储单元以替换存储阵列1a(或1b)中的失效存储单元;并通过替换信息锁存模块3a(或3b)锁存冗余存储单元替换失效存储单元的替换信息;且使替换信息锁存模块3a(或3b)锁存的替换信息包括替换存储晶粒信息,以使堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元替换另一存储晶粒或自身存储晶粒中的失效存储单元,从而能够在当前层存储晶粒自身的冗余存储单元的容量达到极限,即不够用时,也能够利用除当前层存储晶粒之外的其它层存储晶粒中的冗余存储单元去修复/替换当前层存储晶粒中的失效存储单元,这样可将现有将要报废的不良存储芯片修复/替换为良品存储芯片,进而大大提高了三维堆叠存储芯片10的良品率,降低了产品的报废率及成本。
请参阅图2,图2为本申请另一实施例提供的三维堆叠存储芯片10的结构示意图。在本实施例中,该三维堆叠存储芯片10进一步还包括逻辑晶粒(logic wafer)。逻辑晶粒与多个存储晶粒堆叠连接,且逻辑晶粒和多个存储晶粒中的任意两相邻的晶粒之间通过堆叠互连孔而互连。
如图2所示,逻辑晶粒包括输入接口模块21、第一控制模块22和输入输出端口23(I/O);第一控制模块22连接输入接口模块21以接收输入指令,并基于输入指令而产生相应的控制指令;逻辑晶粒基于控制指令,通过输入输出端口23对任一存储晶粒进行数据的读写。其中,输入指令包括读写指令和读写的存储地址信息。在具体实施例中,输入接口模块21具体包括读写指令接口和存储地址输入接口;第一控制模块22从读写指令接口接收读写指令,从存储地址输入接口接收读写的存储地址信息。
在具体实施例中,每个存储晶粒还分别包括:第二控制模块4a(或4b)、读写数据线5a(或5b)以及选择模块6a(或6b)。
其中,相邻的两存储晶粒中的第二控制模块,比如第二控制模块4a和第二控制模块4b通过堆叠互连孔而堆叠连接,且任一存储晶粒中的第二控制模块4a(或4b)通过堆叠互连孔或其它存储晶粒中的第二控制模块4b(4a)和堆叠互连孔而连接至逻辑晶粒中的第一控制模块22,以从逻辑晶粒的第一控制模块22接收控制指令。
相邻的两存储晶粒中的读写数据线,比如读写数据线5a和读写数据线5b分别通过堆叠互连孔而堆叠连接,且任一存储晶粒中的读写数据线5a(或5b)通过堆叠互连孔或其它存储晶粒中的读写数据线5b(或5a)和堆叠互连孔而连接至逻辑晶粒中的输入输出端口23,以基于控制指令进行数据的读写。
相邻的两存储晶粒中的选择模块,比如选择模块6a和选择模块6b分别通过堆叠互连孔而堆叠连接,且任一存储晶粒中的选择模块6a(或6b)通过堆叠互连孔或其它存储晶粒中的选择模块6a(或6b)和堆叠互连孔而连接至逻辑晶粒中的第一控制模块22,以接收控制指令;并基于控制指令而决定当前存储晶粒是否被选中使能,以使被选中使能的当前存储晶粒的第二控制模块4a(或4b)进行读写操作。比如,选择模块6a基于控制指令而决定当前存储晶粒被选中使能,则使当前存储晶粒的第二控制模块4a进行读/写操作。
在具体实施例中,相邻的两存储晶粒中的替换信息锁存模块,比如替换信息锁存模块3a和替换信息锁存模块3b分别通过堆叠互连孔而堆叠连接,且任一存储晶粒中的替换信息锁存模块3a(或3b)通过堆叠互连孔或其它存储晶粒中的替换信息锁存模块3b(或3a)和堆叠互连孔而连接至逻辑晶粒中的第一控制模块22,以使第一控制模块22读取每个存储晶粒锁存的替换信息。在具体实施例中,第一控制模块22进一步对输入的存储地址信息和读取的替换信息锁存模块3a(或3b)中的替换信息进行比对,以确定当前输入的存储地址信息实际应该访问的存储晶粒,进而生成对应的控制指令,以使对应的存储晶粒中的选择模块6a(或6b)基于该控制指令而决定当前存储晶粒被选中使能,进而使当前存储晶粒可以响应其第二控制模块4a(或4b)进行读、写操作。
请参阅图3,图3为本申请一实施例提供的三维堆叠存储芯片的控制方法的流程图;在一实施例中,还提供一种三维堆叠存储芯片的控制方法,其中,三维堆叠存储芯片具体为上述任一实施例所涉及的三维堆叠存储芯片10。三维堆叠存储芯片10中的多个存储晶粒可包括第M存储晶粒(wafer M)和第N存储晶粒(wafer N);其中,M、N分别为大于等于1的自然数,且M≠N。该方法具体包括:
步骤S1:确定多个存储晶粒中是否存在失效存储单元。
其中,可利用现有芯片测试的方法确定三维堆叠存储芯片10中的多个存储晶粒是否存储失效存储单元;具体测试方法可参见现有技术,在此不再赘述。具体的,若多个存储晶粒中存在失效存储单元,则执行步骤S2。若多个存储晶粒中不存在失效存储单元,则确定该三维堆叠存储芯片10为良品。
步骤S2:利用当前存储晶粒或其余存储晶粒中的冗余存储单元替换失效存储单元。
在具体实施过程中,步骤S2之前还包括:接收存储地址信息。具体的,可通过逻辑晶粒接收存储地址信息。
在该具体实施方式中,当逻辑晶粒接收到的存储地址信息为访问第M存储晶粒中第A行存储单元时,步骤S2具体包括:响应于替换信息确定第M存储晶粒中第A行存储单元未被替换,即响应于第M存储晶粒中第A行存储单元未失效,第一控制模块22则基于该替换信息生成对应的控制指令,第M存储晶粒的选择模块6a基于控制指令而决定第M存储晶粒被选中使能,第M存储晶粒的第二控制模块4a基于控制指令对第M存储晶粒中第A行存储单元进行读取。
响应于替换信息确定第M存储晶粒中第A行存储单元被第M存储晶粒中的冗余存储阵列2a中的冗余存储单元行替换;即,响应于第M存储晶粒中第A行存储单元为行失效存储单元,且该行失效存储单元被第M存储晶粒中的冗余存储阵列2a中的冗余存储单元行替换;则第一控制模块22基于该行替换信息生成对应控制指令,第M存储晶粒的选择模块6a基于控制指令而决定第M存储晶粒被选中使能,第M存储晶粒的第二控制模块4a基于控制指令对第M存储晶粒的替换的冗余存储单元行进行数据读取。
响应于替换信息确定第M存储晶粒中第A行存储单元被第N存储晶粒中的冗余存储阵列2b中的冗余存储单元行替换;即,响应于第M存储晶粒中第A行存储单元为行失效存储单元,且该行失效存储单元被第N存储晶粒中的冗余存储阵列2b中的冗余存储单元行替换;则第一控制模块22基于该行替换信息生成对应控制指令,第N存储晶粒的选择模块6b基于控制指令而决定第N存储晶粒被选中使能,第N存储晶粒的第二控制模块4b基于控制指令对第N存储晶粒的替换的冗余存储单元行进行读取。
请继续参阅图2,当逻辑晶粒接收到的存储地址信息为访问第N存储晶粒中第A行存储单元时,步骤S2具体包括:响应于替换信息确定第N存储晶粒中第A行存储单元未被替换,即响应于第N存储晶粒中第A行存储单元未失效,第一控制模块22则基于该替换信息生成对应的控制指令,第N存储晶粒的选择模块6b基于控制指令而决定第N存储晶粒被选中使能,第N存储晶粒的第二控制模块4b对第N存储晶粒中第A行存储单元进行读取。
响应于替换信息确定第N存储晶粒中第A行存储单元被第N存储晶粒中的冗余存储阵列2b中的冗余存储单元行替换;即,响应于第N存储晶粒中第A行存储单元为行失效存储单元,且该行失效存储单元被第N存储晶粒中的冗余存储阵列2b中的冗余存储单元行替换;则第一控制模块22基于该行替换信息生成对应控制指令,第N存储晶粒的选择模块6b基于控制指令而决定第N存储晶粒被选中使能,第N存储晶粒的第二控制模块4b对第N存储晶粒的替换的冗余存储单元行进行数据读取。
响应于替换信息确定第N存储晶粒中第A行存储单元被第M存储晶粒中的冗余存储阵列2a中的冗余存储单元行替换;即,响应于第N存储晶粒中第A行存储单元为行失效存储单元,且该行失效存储单元被第M存储晶粒中的冗余存储阵列2a中的冗余存储单元行替换;则第一控制模块22基于该行替换信息生成对应控制指令,第M存储晶粒的选择模块6a基于控制指令而决定第M存储晶粒被选中使能,第M存储晶粒的第二控制模块4a基于控制指令对第M存储晶粒的替换的冗余存储单元行进行读取。
请参阅图4,图4为本申请又一实施例提供的三维堆叠存储芯片10的结构示意图;当逻辑晶粒接收到的存储地址信息为访问第M存储晶粒中第A列存储单元时,步骤S2具体包括:响应于替换信息确定第M存储晶粒中第A列存储单元未被替换,即响应于第M存储晶粒中第A列存储单元未失效,第一控制模块22则基于该替换信息生成对应的控制指令,第M存储晶粒的选择模块6a基于控制指令而决定第M存储晶粒被选中使能,第M存储晶粒的第二控制模块4a基于控制指令对第M存储晶粒中第A列存储单元进行数据读取。
响应于替换信息确定第M存储晶粒中第A列存储单元被第M存储晶粒中的冗余存储阵列2a中的冗余存储单元列替换;即,响应于第M存储晶粒中第A列存储单元为列失效存储单元,且该列失效存储单元被第M存储晶粒中的冗余存储阵列2a中的冗余存储单元列替换;则第一控制模块22基于该列替换信息生成对应控制指令,第M存储晶粒的选择模块6a基于控制指令而决定第M存储晶粒被选中使能,第M存储晶粒的第二控制模块4a基于控制指令对第M存储晶粒的替换的冗余存储单元列进行数据读取。
响应于替换信息确定第M存储晶粒中第A列存储单元被第N存储晶粒中的冗余存储阵列2b中的冗余存储单元列替换;即,响应于第M存储晶粒中第A列存储单元为列失效存储单元,且该列失效存储单元被第N存储晶粒中的冗余存储阵列2b中的冗余存储单元列替换;则第一控制模块22基于该列替换信息生成对应控制指令,第N存储晶粒的选择模块6b基于控制指令而决定第N存储晶粒被选中使能,第N存储晶粒的第二控制模块4b基于控制指令对第N存储晶粒的替换的冗余存储单元列进行数据读取。
请继续参阅图4,当逻辑晶粒接收到的输入指令为访问第N存储晶粒中第A列存储单元时,步骤S2具体包括:响应于替换信息确定第N存储晶粒中第A列存储单元未被替换,即响应于第N存储晶粒中第A列存储单元未失效,第一控制模块22则基于该替换信息生成对应的控制指令,第N存储晶粒的选择模块6b基于控制指令而决定第N存储晶粒被选中使能,第N存储晶粒的第二控制模块4b基于控制指令对第N存储晶粒中第A列存储单元进行数据读取。
响应于替换信息确定第N存储晶粒中第A列存储单元被第N存储晶粒中的冗余存储阵列2b中的冗余存储单元列替换;即,响应于第N存储晶粒中第A列存储单元为列失效存储单元,且该列失效存储单元被第N存储晶粒中的冗余存储阵列2b中的冗余存储单元列替换;则第一控制模块22基于该列替换信息生成对应控制指令,第N存储晶粒的选择模块6b基于控制指令而决定第N存储晶粒被选中使能,第N存储晶粒的第二控制模块4b基于控制指令对第N存储晶粒的替换的冗余存储单元列进行数据读取。
响应于替换信息确定第N存储晶粒中第A列存储单元被第M存储晶粒中的冗余存储阵列2a中的冗余存储单元列替换;即,响应于第N存储晶粒中第A列存储单元为列失效存储单元,且该列失效存储单元被第M存储晶粒中的冗余存储阵列2a中的冗余存储单元列替换;则第一控制模块22基于该列替换信息生成对应控制指令,第M存储晶粒的选择模块6a基于控制指令而决定第M存储晶粒被选中使能,第M存储晶粒的第二控制模块4a基于控制指令对第M存储晶粒的替换的冗余存储单元列进行读取。
在一实施例中,参阅图5,图5为本申请一实施例提供的电子设备的结构示意图;还提供一种电子设备,该电子设备包括上述任意一实施例所提供的三维堆叠存储芯片10。该三维堆叠存储芯片10的具体结构与功能可参见上述相关文字描述,且可实现或相同的技术效果,在此不再赘述。
以上仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (13)
1.一种三维堆叠存储芯片,其特征在于,包括堆叠互连的多个存储晶粒,每个所述存储晶粒分别包括:
存储阵列,包括多个存储单元以用于存储数据;
冗余存储阵列,包括多个冗余存储单元以替换所述存储阵列中的失效存储单元;
其中,堆叠互连的所述多个存储晶粒中的其中一存储晶粒中的所述冗余存储单元用于替换另一存储晶粒或自身存储晶粒中的所述失效存储单元。
2.根据权利要求1所述的存储芯片,其特征在于,所述存储芯片包括:
替换信息锁存模块,用于锁存所述冗余存储单元替换所述失效存储单元的替换信息,所述替换信息包括存储晶粒信息,基于所述替换信息控制所述冗余存储单元替换另一存储晶粒或自身存储晶粒中的所述失效存储单元。
3.根据权利要求2所述的存储芯片,其特征在于,所述替换信息锁存模块包括:
行替换信息锁存单元,用于锁存行替换信息;
其中,所述行替换信息包括替换存储晶粒信息以及失效存储单元对应的行地址信息,以使堆叠互连的所述多个存储晶粒中的其中一存储晶粒中的冗余存储单元行替换另一存储晶粒或自身存储晶粒中的失效存储单元行。
4.根据权利要求2所述的存储芯片,其特征在于,所述替换信息锁存模块包括:
列替换信息锁存单元,用于锁存列替换信息;
其中,所述列替换信息包括替换存储晶粒信息以及失效存储单元对应的列地址信息,以使堆叠互连的所述多个存储晶粒中的其中一存储晶粒中的冗余存储单元列替换另一存储晶粒或自身存储晶粒中的失效存储单元列。
5.根据权利要求1所述的存储芯片,其特征在于,还包括:
逻辑晶粒,与所述多个存储晶粒堆叠互连;所述逻辑晶粒包括输入接口模块、第一控制模块和输入输出端口,所述第一控制模块连接所述输入接口模块以接收输入指令,并基于所述输入指令而产生相应的控制指令;基于所述控制指令,通过所述输入输出端口对任一所述存储晶粒进行数据的读写;其中,所述输入指令包括读写指令和读写的存储地址信息。
6.根据权利要求5所述的存储芯片,其特征在于,每个所述存储晶粒还分别包括:
第二控制模块,其中,相邻的两所述存储晶粒中的所述第二控制模块连接,且与所述逻辑晶粒相邻的所述存储晶粒中的第二控制模块连接至所述第一控制模块,以从所述逻辑晶粒接收所述控制指令;
读写数据线,其中,相邻的两所述存储晶粒中的所述读写数据线连接,且与所述逻辑晶粒相邻的所述存储晶粒中的所述读写数据线连接至所述输入输出端口,以基于所述控制指令进行数据的读写;
选择模块,其中,相邻的两所述存储晶粒中的所述选择模块连接,且与所述逻辑晶粒相邻的所述存储晶粒中的所述选择模块连接至所述第一控制模块,以接收所述控制指令,并基于所述控制指令而决定当前存储晶粒是否被选中使能,以使被选中使能的当前存储晶粒的所述第二控制模块进行读写操作。
7.根据权利要求6所述的存储芯片,其特征在于,
相邻的两所述存储晶粒中的替换信息锁存模块连接,且与所述逻辑晶粒相邻的所述存储晶粒中的所述替换信息锁存模块连接至所述第一控制模块,以使所述第一控制模块读取每个所述存储晶粒锁存的所述替换信息。
8.一种三维堆叠存储芯片的控制方法,其特征在于,所述三维堆叠存储芯片包括多个存储晶粒;所述控制方法包括:
确定所述多个存储晶粒中是否存在失效存储单元;
利用当前存储晶粒或其余存储晶粒中的冗余存储单元替换所述失效存储单元。
9.根据权利要求8所述的控制方法,其特征在于,所述多个存储晶粒包括第M存储晶粒和第N存储晶粒;
当访问所述第M存储晶粒中第A行存储单元时,
响应于替换信息确定所述第M存储晶粒中第A行存储单元未被替换,所述第M存储晶粒基于控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对其第A行存储单元进行读取;
响应于所述替换信息确定所述第M存储晶粒中第A行存储单元被所述第M存储晶粒中的冗余存储阵列中的冗余存储单元行替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对所述第M存储晶粒的替换的冗余存储单元行进行读取;
响应于所述替换信息确定所述第M存储晶粒中第A行存储单元被第N存储晶粒中的冗余存储阵列中的冗余存储单元行替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对所述第N存储晶粒的替换的冗余存储单元行进行读取。
10.根据权利要求8所述的控制方法,其特征在于,
所述多个存储晶粒包括第M存储晶粒和第N存储晶粒;
当访问所述第N存储晶粒中第A行存储单元时,
响应于替换信息确定所述第N存储晶粒中第A行存储单元未被替换,所述第N存储晶粒基于控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对其第A行存储单元进行读取;
响应于所述替换信息确定所述第N存储晶粒中第A行存储单元被所述第N存储晶粒中的冗余存储阵列中的冗余存储单元行替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对所述第N存储晶粒的替换的冗余存储单元行进行读取;
响应于所述替换信息确定所述第N存储晶粒中第A行存储单元被第M存储晶粒中的冗余存储阵列中的冗余存储单元行替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对所述第M存储晶粒的替换的冗余存储单元行进行读取。
11.根据权利要求8所述的控制方法,其特征在于,
所述多个存储晶粒包括第M存储晶粒和第N存储晶粒;
当访问所述第M存储晶粒中第A列存储单元时,
响应于替换信息确定所述第M存储晶粒中第A列存储单元未被替换,所述第M存储晶粒基于控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对其第A列存储单元进行读取;
响应于所述替换信息确定所述第M存储晶粒中第A列存储单元被所述第M存储晶粒中的冗余存储阵列中的冗余存储单元列替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对所述第M存储晶粒的替换的冗余存储单元列进行读取;
响应于所述替换信息确定所述第M存储晶粒中第A列存储单元被第N存储晶粒中的冗余存储阵列中的冗余存储单元列替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对所述第N存储晶粒的替换的冗余存储单元列进行读取。
12.根据权利要求8所述的控制方法,其特征在于,
所述多个存储晶粒包括第M存储晶粒和第N存储晶粒;
当访问所述第N存储晶粒中第A列存储单元时,
响应于替换信息确定所述第N存储晶粒中第A列存储单元未被替换,所述第N存储晶粒基于控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对其第A列存储单元进行读取;
响应于所述替换信息确定所述第N存储晶粒中第A列存储单元被所述第N存储晶粒中的冗余存储阵列中的冗余存储单元列替换,所述第N存储晶粒基于所述控制指令而决定所述第N存储晶粒被选中使能,基于所述控制指令对所述第N存储晶粒的替换的冗余存储单元列进行读取;
响应于所述替换信息确定所述第N存储晶粒中第A列存储单元被第M存储晶粒中的冗余存储阵列中的冗余存储单元列替换,所述第M存储晶粒基于所述控制指令而决定所述第M存储晶粒被选中使能,基于所述控制指令对所述第M存储晶粒的替换的冗余存储单元列进行读取。
13.一种电子设备,其特征在于,包括如权利要求1-7任一项所述的三维堆叠存储芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210613680.9A CN115019871A (zh) | 2022-05-31 | 2022-05-31 | 三维堆叠存储芯片及其控制方法、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210613680.9A CN115019871A (zh) | 2022-05-31 | 2022-05-31 | 三维堆叠存储芯片及其控制方法、电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115019871A true CN115019871A (zh) | 2022-09-06 |
Family
ID=83071160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210613680.9A Pending CN115019871A (zh) | 2022-05-31 | 2022-05-31 | 三维堆叠存储芯片及其控制方法、电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115019871A (zh) |
-
2022
- 2022-05-31 CN CN202210613680.9A patent/CN115019871A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5605978B2 (ja) | 積層メモリ | |
CN102292778B (zh) | 用于管理错误区域的存储器装置及方法 | |
US7965556B2 (en) | Nonvolatile semiconductor memory | |
JP5106151B2 (ja) | 積層型スタックnandメモリ及び半導体装置 | |
US8675431B2 (en) | Semiconductor memory device and defective cell relieving method | |
CN212675921U (zh) | 存储器装置和存储器系统 | |
US11972828B2 (en) | Repair circuit, memory, and repair method | |
EP1647031B1 (en) | Memory device and method of storing fail addresses of a memory cell | |
US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
US6226209B1 (en) | Semiconductor memory device | |
US11621050B2 (en) | Semiconductor memory devices and repair methods of the semiconductor memory devices | |
CN106782666A (zh) | 一种三维堆叠存储器 | |
CN115019871A (zh) | 三维堆叠存储芯片及其控制方法、电子设备 | |
CN117198371A (zh) | 一种三维芯片、修复方法及电子设备 | |
CN216902263U (zh) | 三维堆叠的存储芯片以及电子设备 | |
CN114333941B (zh) | 三维堆叠的存储芯片、数据读写方法以及电子设备 | |
JP3253462B2 (ja) | 半導体記憶装置 | |
EP4036917B1 (en) | Memory device, testing method therefor and usage method therefor, and memory system | |
US9711242B2 (en) | Repair device | |
WO2022057333A1 (zh) | 存储器装置及其测试方法和使用方法、存储器系统 | |
US7058851B2 (en) | Integrated memory and method of repairing an integrated memory | |
US20240088084A1 (en) | Tightly-coupled random access memory interface shim die | |
CN116601705A (zh) | 一种存储器、其使用方法、制作方法和电子设备 | |
CN114882932A (zh) | 三维堆叠存储芯片的测试方法及三维堆叠存储芯片 | |
CN118038947A (zh) | 存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |