CN114882932A - 三维堆叠存储芯片的测试方法及三维堆叠存储芯片 - Google Patents

三维堆叠存储芯片的测试方法及三维堆叠存储芯片 Download PDF

Info

Publication number
CN114882932A
CN114882932A CN202210520679.1A CN202210520679A CN114882932A CN 114882932 A CN114882932 A CN 114882932A CN 202210520679 A CN202210520679 A CN 202210520679A CN 114882932 A CN114882932 A CN 114882932A
Authority
CN
China
Prior art keywords
data
dies
read
crystal grain
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210520679.1A
Other languages
English (en)
Inventor
白亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN202210520679.1A priority Critical patent/CN114882932A/zh
Publication of CN114882932A publication Critical patent/CN114882932A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1206—Location of test circuitry on chip or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请提供一种三维堆叠存储芯片的测试方法及三维堆叠存储芯片。该存储芯片包括堆叠互连的至少两个晶粒，该测试方法包括：控制至少两个晶粒中之一获取期望数据；通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性；其中，堆叠互连的至少两个晶粒的读写数据线通过至少两个晶粒间的堆叠互连结构彼此连接。该测试方法能够定位三维堆叠产品因互连工艺引起失效，以及提供精准的有互连问题的互连线路信息，继而间接或直接解决三维堆叠存储芯片因互连工艺问题引起的产品良率较低的问题。

Description

三维堆叠存储芯片的测试方法及三维堆叠存储芯片
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种三维堆叠存储芯片的测试方法及三维堆叠存储芯片。
背景技术
一般进行三维堆叠的存储芯片，不同晶圆之间通过硅穿孔(TSV)或异质集成(hybrid bonding integration)工艺互连的堆叠互连线路有多达上万个，在晶圆测试时，当晶圆上的芯片有功能失效时，现有技术无法分析定位失效是否是因三维堆叠互连工艺引起的产品功能失效以及精准定位失效的互连线路。
发明内容
本申请提供一种三维堆叠存储芯片的测试方法及三维堆叠存储芯片，能够定位三维堆叠产品因互连工艺引起失效，以及提供精准的有互连问题的互连线路信息，继而间接或直接解决三维堆叠存储芯片因互连工艺问题引起的产品良率较低的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种三维堆叠存储芯片的测试方法。该存储芯片包括堆叠互连的至少两个晶粒，测试方法包括：控制至少两个晶粒中之一获取期望数据；通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性；其中，堆叠互连的至少两个晶粒的读写数据线通过至少两个晶粒间的堆叠互连结构彼此连接。
其中，堆叠互连的至少两个晶粒包括第一存储晶粒和第二存储晶粒，其中，第一存储晶粒和第二存储晶粒分别包括控制模块、读写数据线和存储阵列；第一存储晶粒包括与外界沟通的第一接口，第一存储晶粒和第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构彼此连接，第一存储晶粒的控制模块连接第一接口，第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构连接至第一存储晶粒的控制模块并通过第一存储晶粒的控制模块连接至第一接口，或者第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构连接至第一存储晶粒的第一接口；且两个存储晶粒之间的堆叠互连结构包括堆叠互连孔或者位于两个存储晶粒之间的其它晶粒和堆叠互连孔的组合。
其中，控制至少两个晶粒中之一获取期望数据，包括：
第一存储晶粒的控制模块通过第一接口接收测试输入指令；
第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的读写数据线；
通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第二存储晶粒的读写数据线上的数据，以得到测试数据；
第一存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第一存储晶粒的控制模块通过第一接口输出比对结果，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
其中，控制至少两个晶粒中之一获取期望数据，包括：
第一存储晶粒的控制模块通过第一接口接收测试输入指令；
第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的读写数据线；
通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据，以得到测试数据；
第二存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口将比对结果输出，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
其中，控制至少两个晶粒中之一获取期望数据，包括：
第一存储晶粒的控制模块通过第一接口接收测试输入指令；
第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的存储阵列；
通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
控制第二存储晶粒的读写数据线从第二存储晶粒的存储阵列中读取期望数据；
第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第二存储晶粒的读写数据线上的数据，以得到测试数据；
第一存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第一存储晶粒的控制模块通过第一接口输出比对结果，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
其中，控制至少两个晶粒中之一获取期望数据，包括：
第一存储晶粒的控制模块通过第一接口接收测试输入指令；
第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的存储阵列；
通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
控制第一存储晶粒的读写数据线从第一存储晶粒的存储阵列中读取期望数据；
第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据，以得到测试数据；
第二存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口将比对结果输出，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
其中，控制至少两个晶粒中之一获取期望数据，包括：
第一存储晶粒的控制模块通过第一接口接收测试输入指令；
第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的读写数据线；
通过至少两个晶粒中之另一的读写数据线得到测试数据以比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据；
将第二存储晶粒的读写数据线上的数据写入第二存储晶粒的存储阵列，以得到测试数据；
第二存储晶粒读取其存储阵列存储的测试数据，比较测试数据和期望数据以产生相应的比对结果，且第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口将比对结果输出。
其中，控制至少两个晶粒中之一获取期望数据，包括：第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的读写数据线；
通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第二存储晶粒的读写数据线上的数据；
将第一存储晶粒的读写数据线上的数据写入第一存储晶粒的存储阵列，以得到测试数据；
第一存储晶粒读取其存储阵列存储的测试数据，比较测试数据和期望数据以产生相应的比对结果，且第一存储晶粒的控制模块通过第一接口输出比对结果，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
其中，堆叠互连的至少两个晶粒包括逻辑晶粒和至少一个存储晶粒，逻辑晶粒包括控制模块、读写数据线和数据比较模块或读写数据输出模块，每个存储晶粒包括控制模块、读写数据线和存储阵列，其中，每个存储晶粒中的读写数据线通过两个晶粒之间的堆叠互连结构彼此连接，并分别连接至逻辑晶粒中的读写数据线，每个存储晶粒中的控制模块分别通过两个晶粒之间的堆叠互连结构彼此连接并连接至逻辑晶粒中的控制模块，或者每个存储晶粒中的控制模块分别通过两个晶粒之间的堆叠互连结构连接至逻辑晶粒中的控制模块，且两个晶粒之间的堆叠互连结构包括堆叠互连孔或者位于两个晶粒之间的其它晶粒和堆叠互连孔的组合；逻辑晶粒包括与外界沟通的第一接口和第二接口，其中，第一接口连接逻辑晶粒的控制模块，第二接口连接逻辑晶粒的数据比较模块或读写数据线输出模块；
控制至少两个晶粒中之一获取期望数据，包括：
逻辑晶粒的控制模块通过第一接口接收测试输入指令；
基于测试输入指令，控制至少一个存储晶粒中的至少之一获取期望数据；
通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性，包括：
通过逻辑晶粒与获取期望数据的存储晶粒之间的堆叠互连结构，将获取的期望数据传输至逻辑晶粒的读写数据线上，以得到测试数据；
通过逻辑晶粒的数据比较模块比较测试数据和期望数据以产生相应的比对结果，并通过第二接口输出比对结果；或通过逻辑晶粒的读写数据线输出模块经过第二接口输出测试数据，以使测试系统比较测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性。
其中，在确定所述至少两个晶粒之间的连通异常时，所述测试方法进一步还包括：
检测连通异常的所述至少两个晶粒的读写数据线是否失效；
响应于所述至少两个晶粒的读写数据线正常，则确定所述至少两个晶粒之间的连通异常由所述至少两个晶粒之间的堆叠互连结构引起；
响应于所述至少两个晶粒的读写数据线异常，则修复异常的所述读写数据线，并返回重新执行所述控制至少两个晶粒中之一获取期望数据的步骤。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种三维堆叠存储芯片，该三维堆叠存储芯片包括堆叠互连的至少两个晶粒，其中，三维堆叠存储芯片执行上述所涉及的测试方法。
本申请提供的三维堆叠存储芯片的测试方法及三维堆叠存储芯片，该测试方法通过控制至少两个晶粒中之一获取期望数据；然后通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性。该测试方法不仅可以测试出任意晶粒之间的连通性失效问题，以保证流入市场的三维堆叠存储芯片的产品良率；且通过测试数据与期望数据的分析比对可以快速、精确地定位出三维堆叠存储芯片上互连线路的失效位置，以提供精准的有互连问题的互连线路信息，继而为下一步的修复方案提供位置信息，以间接或直接地解决三维堆叠存储芯片因互连问题引起的产品良率较低的问题，降低了成本。
附图说明
图1为本申请一实施例提供的三维堆叠存储芯片的测试方法的流程图；
图2a为本申请第一实施方式提供的三维堆叠存储芯片的测试方法的流程图；
图2b为本申请一实施例提供的图2a所对应的三维堆叠存储芯片中的数据走向图；
图2c为本申请另一实施例提供的图2a所对应的三维堆叠存储芯片中的数据走向图；
图3a为本申请第二实施方式提供的三维堆叠存储芯片的测试方法的流程图；
图3b为本申请一实施例提供的图3a所对应的三维堆叠存储芯片中的数据走向图；
图3c为本申请另一实施例提供的图3a所对应的三维堆叠存储芯片中的数据走向图；
图4a为本申请第三实施方式提供的三维堆叠存储芯片的测试方法的流程图；
图4b为本申请一实施例提供的图4a所对应的三维堆叠存储芯片中的数据走向图；
图4c为本申请另一实施例提供的图4a所对应的三维堆叠存储芯片中的数据走向图；
图5a为本申请第四实施方式提供的三维堆叠存储芯片的测试方法的流程图；
图5b为本申请一实施例提供的图5a所对应的三维堆叠存储芯片中的数据走向图；
图5c为本申请另一实施例提供的图5a所对应的三维堆叠存储芯片中的数据走向图；
图6a为本申请第五实施方式提供的三维堆叠存储芯片的测试方法的流程图；
图6b为本申请一实施例提供的图6a所对应的三维堆叠存储芯片中的数据走向图；
图6c为本申请另一实施例提供的图6a所对应的三维堆叠存储芯片中的数据走向图；
图7a为本申请第六实施方式提供的三维堆叠存储芯片的测试方法的流程图；
图7b为本申请一实施例提供的图7a所对应的三维堆叠存储芯片中的数据走向图；
图7c为本申请另一实施例提供的图7a所对应的三维堆叠存储芯片中的数据走向图；
图8a为本申请第七实施方式提供的三维堆叠存储芯片的测试方法的流程图；
图8b为本申请一实施例提供的图8a所对应的三维堆叠存储芯片中的数据走向图；
图8c为本申请另一实施例提供的图8a所对应的三维堆叠存储芯片中的数据走向图；
图8d为本申请又一实施例提供的图8a所对应的三维堆叠存储芯片中的数据走向图；
图9为本申请另一实施例提供的三维堆叠存储芯片的测试方法的流程图；
图10为本申请一实施例提供的三维堆叠存储芯片的结构简图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1为本申请一实施例提供的三维堆叠存储芯片的测试方法的流程图；在本实施例中，提供一种三维堆叠存储芯片的测试方法。其中，三维堆叠存储芯片执行该测试方法。该三维堆叠存储芯片包括堆叠互连的至少两个晶粒，堆叠互连的至少两个晶粒的读写数据线通过至少两个晶粒间的堆叠互连结构彼此连接。其中，两个存储晶粒之间的堆叠互连结构包括堆叠互连孔或者位于两个存储晶粒之间的其它晶粒和堆叠互连孔的组合。具体的，堆叠互连孔可为硅通孔。晶粒还可以替换为晶圆。以下定义任意两个晶粒之间的互连线路为两个晶粒的读写数据线与连通两个晶粒的读写数据线的堆叠互连结构。
具体的，该测试方法包括：
步骤S1：控制至少两个晶粒中之一获取期望数据。
即，控制至少两个晶粒中的其中一个晶粒获取期望数据。该期望数据可以是逻辑0/1电平。
步骤S2：通过至少两个晶粒中之另一的读写数据线得到测试数据，比对测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性。
即，通过至少两个晶粒中除获取期望数据的晶粒之外的其它任意一个晶粒得到测试数据。其中，若测试数据与期望数据一致，则至少两个晶粒之间的连通性良好；若测试数据与期望数据不一致，则至少两个晶粒之间的连通异常。
本实施例提供的三维堆叠存储芯片的测试方法，不仅可以测试出任意晶粒之间的连通性失效问题，以保证流入市场的三维堆叠存储芯片的产品良率；且可以通过对测试数据和期望数据的分析，及时发现具体是三维堆叠存储芯片中的多个互连线路中的哪一互连线路存在问题，从而可以快速、精确地定位出三维堆叠存储芯片上互连线路的失效位置，以提供精准的有互连问题的互连线路信息，继而为下一步的修复方案提供位置信息，以间接或直接地解决三维堆叠存储芯片因互连工艺问题引起的产品良率较低的问题，有效提高了产品的良品率，降低了成本。可以理解的是，在测试过程中，若其中一个晶粒获取的期望数据为00000；另一个晶粒的获取的测试数据为00010，则可精准定位“1”所对应互连线路为失效线路，进而实现快速、精确地定位出三维堆叠存储芯片上互连线路的失效位置。
具体的，请参阅图2a至图2c，其中，图2a为本申请第一实施方式提供的三维堆叠存储芯片的测试方法的流程图；图2b为本申请一实施例提供的图2a所对应的三维堆叠存储芯片中的数据走向图；图2c为本申请另一实施例提供的图2a所对应的三维堆叠存储芯片中的数据走向图；堆叠互连的至少两个晶粒可包括层叠设置的第一存储晶粒(wafer1)和第二存储晶粒(wafer2)。第一存储晶粒包括控制模块1a、读写数据线3a以及与外界沟通的第一接口4；第二存储晶粒包括控制模块1b和读写数据线3b。其中，如图2b所示，第一存储晶粒的读写数据线3a和第二存储晶粒的读写数据线3b通过两个存储晶粒之间的堆叠互连结构彼此连接；第一存储晶粒的控制模块1a连接第一接口4，第二存储晶粒的控制模块1b通过两个存储晶粒之间的堆叠互连结构连接至第一存储晶粒的控制模块1a并通过第一存储晶粒的控制模块1a连接至第一接口4。或者如图2c所示，第二存储晶粒的控制模块1b直接通过两个存储晶粒之间的堆叠互连结构连接至第一存储晶粒的第一接口4。以下第一至第六实施方式均以此为例。
在第一实施方式中，如图2a至图2c所示，该三维堆叠存储芯片的测试方法具体包括：
步骤S11：第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的读写数据线。
步骤12：第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第二存储晶粒的读写数据线上的数据，以得到测试数据。
可以理解的是，若第一存储晶粒和第二存储晶粒之间的堆叠互连结构的连通性良好，则第一存储晶粒获取得到的测试数据与期望数据一致；若第一存储晶粒和第二存储晶粒之间的堆叠互连结构的连通异常，则第一存储晶粒获取得到的测试数据与期望数据存在差异。
步骤13：第一存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第一存储晶粒的控制模块通过第一接口输出比对结果，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
在该具体实施方式中，第一存储晶粒还包括数据比较模块2a，数据比较模块2a存储有期望数据。在具体实施过程中，第一存储晶粒进一步将其读写数据线3a上的测试数据写入数据比较模块2a，以通过数据比较模块2a比较测试数据和期望数据。具体的，若测试数据与期望数据一致，则第一存储晶粒和第二存储晶粒之间的连通性良好；若测试数据与期望数据不一致，则第一存储晶粒和第二存储晶粒之间的连通异常。
当然，在具体实施例中，第二存储晶粒也包括数据比较模块2b，数据比较模块2b存储有期望数据。第一存储晶粒也可进一步将其读写数据线3a上的测试数据再次通过两个存储晶粒之间的堆叠互连结构写入第二存储晶粒的数据比较模块2b，以通过数据比较模块2b比较测试数据和期望数据。
在第二实施方式中，请参阅图3a至图3c，其中，图3a为本申请第二实施方式提供的三维堆叠存储芯片的测试方法的流程图；图3b为本申请一实施例提供的图3a所对应的三维堆叠存储芯片中的数据走向图；图3c为本申请另一实施例提供的图3a所对应的三维堆叠存储芯片中的数据走向图该三维堆叠存储芯片的测试方法具体包括：
步骤S21：第一存储晶粒的控制模块通过第一接口接收测试输入指令。
步骤S22：第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的读写数据线。
步骤S23：第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据，以得到测试数据。
如步骤S12，若第一存储晶粒和第二存储晶粒之间的堆叠互连结构的连通性良好，则第二存储晶粒获取得到的测试数据与期望数据一致；若第一存储晶粒和第二存储晶粒之间的堆叠互连结构的连通异常，则第二存储晶粒获取得到的测试数据与期望数据存在差异。
步骤S24：第二存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口将比对结果输出，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
在该具体实施方式中，第二存储晶粒还包括数据比较模块2b，数据比较模块2b存储有期望数据。在具体实施过程中，第二存储晶粒进一步将其读写数据线3b上的测试数据写入数据比较模块2b，以通过数据比较模块2b比较测试数据和期望数据。具体的，若测试数据与期望数据一致，则第一存储晶粒和第二存储晶粒之间的连通性良好；若测试数据与期望数据不一致，则第一存储晶粒和第二存储晶粒之间的连通异常。
在第三实施方式中，请参阅图4a至图4c，其中，图4a为本申请第三实施方式提供的三维堆叠存储芯片的测试方法的流程图；图4b为本申请一实施例提供的图4a所对应的三维堆叠存储芯片中的数据走向图；图4c为本申请另一实施例提供的图4a所对应的三维堆叠存储芯片中的数据走向图该三维堆叠存储芯片的测试方法具体包括：
步骤S31：第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的存储阵列。
在该实施方式中，如图4b所示，第二存储晶粒包括进一步还包括存储阵列5b，存储阵列5b分别连接控制模块1b和读写数据线3b。
步骤S32：控制第二存储晶粒的读写数据线从第二存储晶粒的存储阵列中读取期望数据。
步骤S33：第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第二存储晶粒的读写数据线上的数据，以得到测试数据。
其中，若第一存储晶粒和第二存储晶粒之间的堆叠互连结构的连通性良好，则第一存储晶粒获取得到的测试数据与期望数据一致；若第一存储晶粒和第二存储晶粒之间的堆叠互连结构的连通异常，则第一存储晶粒获取得到的测试数据与期望数据存在差异。
步骤S34：第一存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第一存储晶粒的控制模块通过第一接口输出比对结果，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
其中，步骤S34具体与第一实施方式中的步骤S14类似，具体可参见上文。
在第四实施方式中，请参阅图5a至图5c，其中，图5a为本申请第四实施方式提供的三维堆叠存储芯片的测试方法的流程图；图5b为本申请一实施例提供的图5a所对应的三维堆叠存储芯片中的数据走向图；图5c为本申请另一实施例提供的图5a所对应的三维堆叠存储芯片中的数据走向图该三维堆叠存储芯片的测试方法具体包括：
步骤S41：第一存储晶粒的控制模块通过第一接口接收测试输入指令。
步骤S42：第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的存储阵列。
在该实施方式中，图5b所示，第一存储晶粒包括进一步还包括存储阵列5a，存储阵列5a分别连接控制模块1a和读写数据线3a。
步骤S43：控制第一存储晶粒的读写数据线从第一存储晶粒的存储阵列中读取期望数据。
步骤S44：第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据，以得到测试数据。
步骤S45：第二存储晶粒比较测试数据和期望数据以产生相应的比对结果，且第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口将比对结果输出，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
其中，步骤S44和步骤S45具体与第二实施方式中的步骤S23和步骤S24类似，具体可参见上文。
在第五实施方式中，请参阅图6a至图6c，其中，图6a为本申请第五实施方式提供的三维堆叠存储芯片的测试方法的流程图；图6b为本申请一实施例提供的图6a所对应的三维堆叠存储芯片中的数据走向图；图6c为本申请另一实施例提供的图6a所对应的三维堆叠存储芯片中的数据走向图该三维堆叠存储芯片的测试方法具体包括：
步骤S51：第一存储晶粒的控制模块通过第一接口接收测试输入指令。
步骤S52：第一存储晶粒的控制模块基于测试输入指令，将期望数据写入至第一存储晶粒的读写数据线。
步骤S53：第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第一存储晶粒的读写数据线上的数据。
步骤S54：将第二存储晶粒的读写数据线上的数据写入第二存储晶粒的存储阵列，以得到测试数据。
步骤S55：第二存储晶粒读取其存储阵列存储的测试数据，比较测试数据和期望数据以产生相应的比对结果，且第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口将比对结果输出。
在该具体实施方式中，第二存储晶粒还包括数据比较模块2b，数据比较模块2b存储有期望数据。在具体实施过程中，第二存储晶粒的数据比较模块2b从第二存储晶粒的存储阵列5b中读取测试数据，并比较测试数据和期望数据。具体的，若测试数据与期望数据一致，则第一存储晶粒和第二存储晶粒之间的连通性良好；若测试数据与期望数据不一致，则第一存储晶粒和第二存储晶粒之间的连通异常。
在第六实施方式中，请参阅图7a至图7c，其中，图7a为本申请第六实施方式提供的三维堆叠存储芯片的测试方法的流程图；图7b为本申请一实施例提供的图7a所对应的三维堆叠存储芯片中的数据走向图；图7c为本申请另一实施例提供的图7a所对应的三维堆叠存储芯片中的数据走向图该三维堆叠存储芯片的测试方法具体包括：
步骤S61：第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和第一存储晶粒的控制模块，或者两个存储晶粒之间的堆叠互连结构从第一接口获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的读写数据线。
步骤S62：第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取第二存储晶粒的读写数据线上的数据。
步骤S63：将第一存储晶粒的读写数据线上的数据写入第一存储晶粒的存储阵列，以得到测试数据。
其中，若第一存储晶粒和第二存储晶粒之间的堆叠互连结构的连通性良好，则存储阵列5a存储的测试数据与期望数据一致；若第一存储晶粒和第二存储晶粒之间的堆叠互连结构的连通异常，则存储阵列5a存储的测试数据与期望数据存在差异。
步骤S64：第一存储晶粒读取其存储阵列存储的测试数据，比较测试数据和期望数据以产生相应的比对结果，且第一存储晶粒的控制模块通过第一接口输出比对结果，以使测试系统基于比对结果确定至少两个晶粒之间的连通性。
在该具体实施方式中，该第一存储晶粒还包括数据比较模块2a，数据比较模块2a存储有期望数据。在具体实施过程中，第一存储晶粒的数据比较模块2a从第一存储晶粒的存储阵列5a中读取测试数据，并比较测试数据和期望数据。具体的，若测试数据与期望数据一致，则第一存储晶粒和第二存储晶粒之间的连通性良好；若测试数据与期望数据不一致，则第一存储晶粒和第二存储晶粒之间的连通异常。
在第七实施方式中，请参阅图8a至图8d，其中，图8a为本申请第七实施方式提供的三维堆叠存储芯片的测试方法的流程图；图8b为本申请一实施例提供的图8a所对应的三维堆叠存储芯片中的数据走向图；图8c为本申请另一实施例提供的图8a所对应的三维堆叠存储芯片中的数据走向图；图8d为本申请又一实施例提供的图8a所对应的三维堆叠存储芯片中的数据走向图。堆叠互连的至少两个晶粒包括逻辑晶粒(logical wafer)和至少一个存储晶粒(wafer1-waferN)；如图8b，逻辑晶粒包括控制模块1c、数据比较模块2c和读写数据线3c，或者，如图8d，逻辑晶粒包括控制模块1c、读写数据输出模块2c’和读写数据线3c。每个存储晶粒包括控制模块、读写数据线和存储阵列，其中，每个存储晶粒中的读写数据线通过两个晶粒之间的堆叠互连结构彼此连接，并分别连接至逻辑晶粒中的读写数据线3c，每个存储晶粒中的控制模块分别通过至少两个晶粒之间的堆叠互连结构彼此连接并连接至逻辑晶粒中的控制模块1c；即，每个存储晶粒中的控制模块分别通过两个晶粒之间的堆叠互连结构以及与之依次连接的存储晶粒的控制模块连接至逻辑晶粒中的控制模块1c；或者每个存储晶粒中的控制模块分别通过至少两个晶粒之间的堆叠互连结构直接连接至逻辑晶粒中的控制模块1c。两个晶粒之间的堆叠互连结构包括堆叠互连孔或者位于两个晶粒之间的其它晶粒和堆叠互连孔的组合。其中，逻辑晶粒还包括与外界沟通的第一接口4c和第二接口5c，其中，第一接口4c连接逻辑晶粒的控制模块1c，第二接口5c连接逻辑晶粒的数据比较模块2c或连接逻辑晶粒的读写数据输出模块2c’。
其中，至少一个存储晶粒中，相邻两个存储晶粒的读写数据线通过两个存储晶粒间的对堆叠互连结构彼此连接。以下定义与逻辑晶粒相邻设置的存储晶粒为第一存储晶粒(wafer1)；其它存储晶粒为第N存储晶粒(waferN)，N为大于等于2的自然数。
在该实施方式中，三维堆叠存储芯片的测试方法具体包括：
步骤S71：逻辑晶粒的控制模块通过第一接口接收测试输入指令。
步骤S72：基于测试输入指令，控制至少一个存储晶粒中的至少之一获取期望数据。
其中，至少一个存储晶粒中的至少之一即指至少一个存储晶粒中的至少一个存储晶粒。在具体实施过程中，与上述第一实施方式类似，步骤S72具体包括：如图8b所示，至少一个存储晶粒中的至少之一的控制模块通过其与逻辑晶粒之间的每一存储晶粒之间的控制模块以及至少两个晶粒之间的堆叠互连结构从逻辑晶粒的控制模块1c获取测试输入指令；或者如图8c所示，至少一个存储晶粒中的至少之一的控制模块通过至少两个晶粒之间的堆叠互连结构从逻辑晶粒的控制模块1c获取测试输入指令，并基于测试输入指令，将期望数据写入到至少一个存储晶粒中的至少之一的读写数据线。其中，至少两个晶粒之间的堆叠互连结构指写入期望数据对应的存储晶粒与逻辑晶粒之间的所有晶粒。
以第二存储晶粒为例。步骤72具体包括：如图8b所示，第二存储晶粒的控制模块1b通过第二存储晶粒与第一存储晶粒之间的堆叠互连结构、第一存储晶粒的控制模块1a、第一存储晶粒与逻辑晶粒之间的堆叠互连结构从逻辑晶粒的控制模块1c获取测试输入指令，或者，如图8c所示，第二存储晶粒的控制模块1b通过第二存储晶粒与第一存储晶粒之间的堆叠互连结构、第一存储晶粒与逻辑晶粒之间的堆叠互连结构从逻辑晶粒的控制模块1c获取测试输入指令，并基于测试输入指令，将期望数据写入至第二存储晶粒的读写数据线3b。
当然，在其它实施过程中，也可与上述第三实施方式类似，至少一个存储晶粒至少之一的控制模块从逻辑晶粒的控制模块1c获取测试输入指令之后，也可基于测试输入指令，将期望数据写入至少一个存储晶粒中的至少之一的存储阵列；然后控制至少一个存储晶粒中的至少之一的读写数据线从存储阵列中读取期望数据。继续以第二存储晶粒为例，至少一个存储晶粒中的至少之一的控制模块从逻辑晶粒的控制模块1c获取测试输入指令之后，基于测试输入指令，将期望数据写入至第二存储晶粒的存储阵列5b；控制第二存储晶粒的读写数据线3b从第二存储晶粒的存储阵列5b中读取期望数据。
在具体实施过程中，可控制至少一个存储晶粒中的一个存储晶粒获取期望数据，以通过步骤S73和步骤S74及时确定该层存储晶粒与逻辑晶粒之间的连通性是否存在问题。当然，在其它具体实施过程中，由于多个存储晶粒中的控制模块均通过堆叠互连结构与逻辑晶粒中的控制模块1c连接，步骤S72也可基于测试输入指令，控制至少一个存储晶粒中的多个存储晶粒同时获取期望数据，以通过步骤S73和步骤S74同时确定多层存储晶粒与逻辑晶粒之间的连通是否存在问题，从而不仅可以精准定位出任意晶粒之间互连线路的失效位置，且有效提高了测试效率。
步骤S73：通过逻辑晶粒与获取期望数据的存储晶粒之间的堆叠互连结构，将获取的期望数据传输至逻辑晶粒的读写数据线上，以得到测试数据。
具体的，逻辑晶粒的读写数据线3c通过逻辑晶粒与获取期望数据的存储晶粒之间的堆叠互连结构获取期望数据的存储晶粒的读写数据线(3a/3n)上的数据，以得到测试数据。从而通过分析测试数据与期望数据，确定该获取期望数据的存储晶粒与逻辑晶粒之间的堆叠互连结构的连接是否存在问题，以减小三维堆叠存储芯片的产品不良率；并快速、精确地定位任意出存储晶粒之间读写数据线的失效位置，以提供精准的有互连问题的互连线路信息，继而为下一步的修复方案提供位置信息，有效提高了产品的良品率，降低了成本。
可以理解的是，在第一存储晶粒获取期望数据时，获取期望数据的存储晶粒与逻辑晶粒之间的堆叠互连结构即为第一存储晶粒与逻辑晶粒之间的堆叠互连结构。在测试第N存储晶粒与逻辑晶粒的连通性时，获取期望数据的存储晶粒与逻辑晶粒之间的堆叠互连结构包括第一存储晶粒与逻辑晶粒之间的堆叠互连结构以及第N存储晶粒与第N-1存储晶粒之间的堆叠互连结构。
步骤S74：通过逻辑晶粒的数据比较模块比较测试数据和期望数据以产生相应的比对结果，并通过第二接口输出比对结果；或通过逻辑晶粒的读写数据线输出模块经过第二接口输出测试数据，以使测试系统比较测试数据和期望数据以产生相应的比对结果，从而基于比对结果确定至少两个晶粒之间的连通性。
具体的，逻辑晶粒的数据比较模块2c存储有期望数据。在具体实施过程中，逻辑晶粒的读写数据线3c进一步将测试数据写入逻辑晶粒的数据比较模块2c，以通过逻辑晶粒的数据比较模块2c比较测试数据和期望数据；并通过逻辑晶粒的第二接口5c输出比对结果。具体的，若测试数据与期望数据一致，则逻辑晶粒与获取期望数据的存储晶粒之间的堆叠互连结构的连通性良好；若测试数据与期望数据不一致，则逻辑晶粒与获取期望数据的存储晶粒之间的堆叠互连结构的连通异常。
该实施方式提供的三维堆叠存储芯片的测试方法，不仅可以同时对多层存储晶粒与逻辑晶粒之间的堆叠互连结构的连通性进行测试，测试效率较好；且通过测试数据与期望数据的分析比对可以快速、精确地定位出三维堆叠存储芯片上的读写数据线的失效位置，以提供精准的有互连问题的互连线路信息，继而为下一步的修复方案提供位置信息，进而可以进一步提高产品的良品率，降低成本。
在一实施例中，参见图9，图9为本申请另一实施例提供的三维堆叠存储芯片的测试方法的流程图；与上述任一实施例提供的三维堆叠存储芯片的测试方法不同的是：在确认至少两个晶粒中的任意两个晶粒之间的连通异常时，该测试方法还进一步包括：
步骤S3：检测连通异常的至少两个晶粒的读写数据线是否失效。
具体的，分别使能获取期望数据和测试数据的晶粒，以确认这两个晶粒上的读写数据线是否失效。其中，确认读写数据线是否失效的具体检测方法可参见现有检测读写数据线是否失效的方法，在此不再赘述。
具体的，响应于至少两个晶粒的读写数据线正常，则执行步骤S4；响应于至少两个晶粒的读写数据线异常，则执行步骤S5。
步骤S4：确定至少两个晶粒之间的连通异常由至少两个晶粒之间的堆叠互连结构引起。
步骤S5：修复异常的读写数据线；并返回重新执行控制至少两个晶粒中之一获取期望数据的步骤。
具体的，若两个晶粒中的一个或两个晶粒上的读写数据线失效，则对失效的读写数据线进行修复，具体修复方式参见现有读写数据线的修复方式。之后，返回并重新执行上述步骤S1和步骤S2。若测试数据与期望数据仍旧不一致，则确定连通两个晶粒的堆叠互连结构存在问题，至少两个晶粒之间的连通异常由连通两个晶粒的堆叠互连结构引起。当然，若测试数据与期望数据一致，则确认这两个晶粒之间的连通异常由对应的读写数据线失效导致，二者之间的堆叠互连结构正常。
该实施例提供的三维堆叠存储芯片的测试方法，在确定任意两个晶粒之间的连通性异常时，通过进一步检测连通性异常的两个晶粒的读写数据线是否异常，以在至少两个晶粒的读写数据线正常时，确定至少两个晶粒之间的连通异常由至少两个晶粒之间的堆叠互连结构引起；而在两个晶粒中的一个或两个晶粒上的读写数据线失效，通过修复失效的读写数据线并重新获取测试数据，以进一步比对测试数据和期望数据，进而根据比对结果确定连通两个晶粒的堆叠互连结构是否存在问题，进而分析定位出当前连通性是否因三维堆叠工艺的堆叠互连结构引起。
参见图10，图10为本申请一实施例提供的三维堆叠存储芯片的结构简图。在本实施例中，还提供一种三维堆叠存储芯片，该三维堆叠存储芯片包括堆叠互连的至少两个晶粒10，其中，三维堆叠存储芯片执行上述任一实施例所涉及的测试方法。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (11)

1.一种三维堆叠存储芯片的测试方法，其特征在于，所述存储芯片包括堆叠互连的至少两个晶粒，所述测试方法包括：
控制所述至少两个晶粒中之一获取期望数据；
通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性；其中，堆叠互连的所述至少两个晶粒的所述读写数据线通过所述至少两个晶粒间的堆叠互连结构彼此连接。
2.根据权利要求1所述的测试方法，其特征在于，堆叠互连的所述至少两个晶粒包括第一存储晶粒和第二存储晶粒，其中，所述第一存储晶粒和所述第二存储晶粒分别包括控制模块、读写数据线和存储阵列；所述第一存储晶粒包括与外界沟通的第一接口，所述第一存储晶粒和所述第二存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构彼此连接，所述第一存储晶粒的控制模块连接所述第一接口，所述第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构连接至所述第一存储晶粒的控制模块并通过所述第一存储晶粒的控制模块连接至所述第一接口，或者所述第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构连接至所述第一存储晶粒的所述第一接口；且所述两个存储晶粒之间的堆叠互连结构包括堆叠互连孔或者位于所述两个存储晶粒之间的其它晶粒和堆叠互连孔的组合。
3.根据权利要求2所述的测试方法，其特征在于，
所述控制所述至少两个晶粒中之一获取期望数据，包括：
所述第二存储晶粒的控制模块通过所述两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口获取所述测试输入指令，并基于所述测试输入指令，将所述期望数据写入至所述第二存储晶粒的读写数据线；
所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：
所述第一存储晶粒的读写数据线通过两个存储晶粒之间的堆叠互连结构获取所述第二存储晶粒的读写数据线上的数据，以得到所述测试数据；
所述第一存储晶粒比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第一存储晶粒的控制模块通过所述第一接口输出所述比对结果，以使测试系统基于所述比对结果确定所述至少两个晶粒之间的连通性。
4.根据权利要求2所述的测试方法，其特征在于，
所述控制所述至少两个晶粒中之一获取期望数据，包括：
所述第一存储晶粒的控制模块通过所述第一接口接收测试输入指令；
所述第一存储晶粒的控制模块基于所述测试输入指令，将所述期望数据写入至所述第一存储晶粒的读写数据线；
所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：
所述第二存储晶粒的读写数据线通过所述两个存储晶粒之间的堆叠互连结构获取所述第一存储晶粒的读写数据线上的数据，以得到所述测试数据；
所述第二存储晶粒比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第二存储晶粒的控制模块通过所述两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口将所述比对结果输出，以使测试系统基于所述比对结果确定所述至少两个晶粒之间的连通性。
5.根据权利要求2所述的测试方法，其特征在于，
所述控制所述至少两个晶粒中之一获取期望数据，包括：
所述第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口获取所述测试输入指令，并基于所述测试输入指令，将所述期望数据写入至所述第二存储晶粒的存储阵列；
所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：
控制所述第二存储晶粒的读写数据线从所述第二存储晶粒的存储阵列中读取所述期望数据；
所述第一存储晶粒的读写数据线通过所述两个存储晶粒之间的堆叠互连结构获取所述第二存储晶粒的读写数据线上的数据，以得到所述测试数据；
所述第一存储晶粒比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第一存储晶粒的控制模块通过所述第一接口输出所述比对结果，以使测试系统基于所述比对结果确定所述至少两个晶粒之间的连通性。
6.根据权利要求2所述的测试方法，其特征在于，
所述控制所述至少两个晶粒中之一获取期望数据，包括：
所述第一存储晶粒的控制模块通过所述第一接口接收测试输入指令；
所述第一存储晶粒的控制模块基于所述测试输入指令，将所述期望数据写入至所述第一存储晶粒的存储阵列；
所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：
控制所述第一存储晶粒的读写数据线从所述第一存储晶粒的存储阵列中读取所述期望数据；
所述第二存储晶粒的读写数据线通过所述两个存储晶粒之间的堆叠互连结构获取所述第一存储晶粒的读写数据线上的数据，以得到所述测试数据；
所述第二存储晶粒比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第二存储晶粒的控制模块通过两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口将所述比对结果输出，以使测试系统基于所述比对结果确定所述至少两个晶粒之间的连通性。
7.根据权利要求2所述的测试方法，其特征在于，
所述控制所述至少两个晶粒中之一获取期望数据，包括：
所述第一存储晶粒的控制模块通过所述第一接口接收测试输入指令；
所述第一存储晶粒的控制模块基于所述测试输入指令，将所述期望数据写入至所述第一存储晶粒的读写数据线；
所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：
所述第二存储晶粒的读写数据线通过所述两个存储晶粒之间的堆叠互连结构获取所述第一存储晶粒的读写数据线上的数据；
将所述第二存储晶粒的读写数据线上的数据写入所述第二存储晶粒的存储阵列，以得到所述测试数据；
所述第二存储晶粒读取其存储阵列存储的所述测试数据，比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第二存储晶粒的控制模块通过所述两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口将所述比对结果输出。
8.根据权利要求2所述的测试方法，其特征在于，
所述控制所述至少两个晶粒中之一获取期望数据，包括：
所述第二存储晶粒的控制模块通过所述两个存储晶粒之间的堆叠互连结构和所述第一存储晶粒的控制模块，或者所述两个存储晶粒之间的堆叠互连结构从所述第一接口获取所述测试输入指令，并基于所述测试输入指令，将所述期望数据写入至所述第二存储晶粒的读写数据线；
所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：
所述第一存储晶粒的读写数据线通过所述两个存储晶粒之间的堆叠互连结构获取所述第二存储晶粒的读写数据线上的数据；
将所述第一存储晶粒的读写数据线上的数据写入所述第一存储晶粒的存储阵列，以得到所述测试数据；
所述第一存储晶粒读取其存储阵列存储的所述测试数据，比较所述测试数据和所述期望数据以产生相应的所述比对结果，且所述第一存储晶粒的控制模块通过所述第一接口输出所述比对结果，以使测试系统基于所述比对结果确定所述至少两个晶粒之间的连通性。
9.根据权利要求1所述的测试方法，其特征在于，堆叠互连的所述至少两个晶粒包括逻辑晶粒和至少一个存储晶粒，所述逻辑晶粒包括控制模块、读写数据线和数据比较模块或读写数据输出模块，每个所述存储晶粒包括控制模块、读写数据线和存储阵列，其中，每个所述存储晶粒中的读写数据线通过两个晶粒之间的堆叠互连结构彼此连接，并分别连接至所述逻辑晶粒中的读写数据线，每个所述存储晶粒中的控制模块分别通过至少两个晶粒之间的堆叠互连结构彼此连接并连接至所述逻辑晶粒中的控制模块，或者每个所述存储晶粒中的控制模块分别通过至少两个晶粒之间的堆叠互连结构连接至所述逻辑晶粒中的控制模块，且所述两个晶粒之间的堆叠互连结构包括堆叠互连孔或者位于所述两个晶粒之间的其它晶粒和堆叠互连孔的组合；所述逻辑晶粒包括与外界沟通的第一接口和第二接口，其中，所述第一接口连接所述逻辑晶粒的控制模块，所述第二接口连接所述逻辑晶粒的数据比较模块或所述读写数据线输出模块；
所述控制所述至少两个晶粒中之一获取期望数据，包括：
所述逻辑晶粒的控制模块通过所述第一接口接收测试输入指令；
基于所述测试输入指令，控制所述至少一个存储晶粒中的至少之一获取所述期望数据；
所述通过所述至少两个晶粒中之另一的读写数据线得到测试数据，比对所述测试数据和所述期望数据以产生相应的比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性，包括：
通过所述逻辑晶粒与获取所述期望数据的存储晶粒之间的堆叠互连结构，将获取的所述期望数据传输至所述逻辑晶粒的读写数据线上，以得到所述测试数据；
通过所述逻辑晶粒的数据比较模块比较所述测试数据和所述期望数据以产生相应的所述比对结果，并通过所述第二接口输出所述比对结果；或通过所述逻辑晶粒的读写数据线输出模块经过所述第二接口输出所述测试数据，以使测试系统比较所述测试数据和所述期望数据以产生相应的所述比对结果，从而基于所述比对结果确定所述至少两个晶粒之间的连通性。
10.根据权利要求2-9任一项所述的测试方法，其特征在于，在确定所述至少两个晶粒之间的连通异常时，所述测试方法进一步还包括：
检测连通异常的所述至少两个晶粒的读写数据线是否失效；
响应于所述至少两个晶粒的读写数据线正常，则确定所述至少两个晶粒之间的连通异常由所述至少两个晶粒之间的堆叠互连结构引起；
响应于所述至少两个晶粒的读写数据线异常，则修复异常的所述读写数据线，并返回重新执行所述控制至少两个晶粒中之一获取期望数据的步骤。
11.一种三维堆叠存储芯片，其特征在于，包括堆叠互连的至少两个晶粒，其中，所述三维堆叠存储芯片执行如权利要求1-10任意一项所述的测试方法。
CN202210520679.1A 2022-05-12 2022-05-12 三维堆叠存储芯片的测试方法及三维堆叠存储芯片 Pending CN114882932A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210520679.1A CN114882932A (zh) 2022-05-12 2022-05-12 三维堆叠存储芯片的测试方法及三维堆叠存储芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210520679.1A CN114882932A (zh) 2022-05-12 2022-05-12 三维堆叠存储芯片的测试方法及三维堆叠存储芯片

Publications (1)

Publication Number Publication Date
CN114882932A true CN114882932A (zh) 2022-08-09

Family

ID=82675657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210520679.1A Pending CN114882932A (zh) 2022-05-12 2022-05-12 三维堆叠存储芯片的测试方法及三维堆叠存储芯片

Country Status (1)

Country Link
CN (1) CN114882932A (zh)

Similar Documents

Publication Publication Date Title
CN113284817B (zh) 存储器装置、包括该存储器装置的存储器系统和操作方法
TWI286280B (en) Self-healing chip-to-chip interface
US7242208B2 (en) System and method for testing one or more dies on a semiconductor wafer
US7782688B2 (en) Semiconductor memory device and test method thereof
US11114417B2 (en) Through-silicon via (TSV) test circuit, TSV test method and integrated circuits (IC) chip
CN101311668B (zh) 生成探针测试机用地图数据的装置及方法
US20130099235A1 (en) Semiconductor wafer and method for manufacturing stack package using the same
JPS6286743A (ja) 大規模集積回路で使用するのに適したアレイ再形成装置および方法
US20060069948A1 (en) Error detecting memory module and method
US20070133325A1 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
US7243273B2 (en) Memory testing device and method
JP5446229B2 (ja) 電子デバイス、電子デバイスの故障検出方法および電子デバイスの故障回復方法
CN114002587B (zh) 支持工作量证明机制的芯片及其测试方法
CN114882932A (zh) 三维堆叠存储芯片的测试方法及三维堆叠存储芯片
US7134059B2 (en) Pad connection structure of embedded memory devices and related memory testing method
EP1568046B1 (en) Modular test controller with bist circuit for testing embedded dram circuits
CN115019871A (zh) 三维堆叠存储芯片及其控制方法、电子设备
JP2008140530A (ja) 半導体装置およびそのテスト方法
KR20210112845A (ko) 메모리 장치 및 그의 테스트 동작 방법
US6708302B1 (en) Semiconductor module
WO2021142816A1 (zh) 晶圆堆叠结构及其测试方法、高宽带内存及其制备方法
US20180053535A1 (en) Memory device and central processing unit
CN114333941B (zh) 三维堆叠的存储芯片、数据读写方法以及电子设备
US5032889A (en) Wiring structure in a wafer-scale integrated circuit
WO2020048319A1 (en) Through-silicon via (tsv) test circuit, tsv test method and integrated circuits (ic) chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination