CN117494620A - 综合方法、冗余单元的删除方法、装置、设备及存储介质 - Google Patents
综合方法、冗余单元的删除方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN117494620A CN117494620A CN202311530143.9A CN202311530143A CN117494620A CN 117494620 A CN117494620 A CN 117494620A CN 202311530143 A CN202311530143 A CN 202311530143A CN 117494620 A CN117494620 A CN 117494620A
- Authority
- CN
- China
- Prior art keywords
- domain
- side voltage
- voltage domain
- port
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000013461 design Methods 0.000 claims abstract description 57
- 230000005540 biological transmission Effects 0.000 claims abstract description 33
- 230000006870 function Effects 0.000 claims description 37
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000003786 synthesis reaction Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 15
- 230000010354 integration Effects 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000012217 deletion Methods 0.000 claims description 4
- 230000037430 deletion Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 238000012356 Product development Methods 0.000 description 4
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 1
- 238000010230 functional analysis Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/373—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种综合方法、冗余单元的删除方法、装置、设备及存储介质，综合方法，包括：基于集成电路设计的寄存器传输级描述文件确定出集成电路设计中发出侧电压域存在的跨域端口；跨域端口为发出侧电压域中与接收侧电压域相连接的边界端口；追溯跨域端口的驱动信号；在驱动信号为真实常值信号的情况下，打断寄存器传输级描述文件中跨域端口与接收侧电压域之间的连接关系，并将接收侧电压域中的目标标准单元接入接收侧电压域中的常值信号；对寄存器传输级描述文件执行综合操作。本方案可以减少集成电路设计中的ISO和LS的数量，进而降低集成电路的面积和功耗，以及降低集成电路的版图布局布线难度。
Description
技术领域
本申请涉及集成电路技术领域，具体而言，涉及一种综合方法、冗余单元的删除方法、装置、设备及存储介质。
背景技术
多电压域设计在低功耗集成电路设计领域越来越普遍。在多电压域集成电路设计中，为了避免跨电压域传输的信号出现亚稳态传播，需要在跨电压域的信号传输路径中添加隔离单元和电压转换单元。
通常考虑到集成电路设计的复杂性和通用性，一个IP(Aellectual Property，具有知识产权的集成电路芯核)设计完成后一般要支持多种功能模式或者多种协议，再通过不同的集成方式，以不同的功能体现在不同的芯片中。每一个功能需求对应的集成，在IP中都可能存在部分功能单元的冗余，在RTL(register-transfer level，寄存器传输级)描述文件设计中就会表现成一些连接常量0或者常量1的冗余逻辑。故在大规模集成电路设计中寄存器传输级描述文件中出现一些常量信号是一种普遍现象。
对于多电压域设计从寄存器传输级描述文件到门级网表的实现过程中，EDA(Electronics Design Automation，电子设计自动化)工具会识别不同电压域之间的信号，会首先针对这些信号设置don’t touch属性，以便接下来在端口之间根据低功耗协议要求，插入对应的ISO或者LS单元。这样，除了会正常跳变的跨电压域的信号以外，常0或常1的跨电压域的信号也会被插入ISO(Isolation，隔离单元)或者LS(Level Shifter，电压转换单元)。而ISO和LS越多，则集成电路的面积和功耗会越大，同时集成电路的版图布局布线难度也越高。
发明内容
本申请实施例的目的在于提供一种综合方法、冗余单元的删除方法、装置、设备及存储介质，用以减少集成电路设计中的ISO和LS的数量，从而降低集成电路的面积和功耗，以及降低集成电路的版图布局布线难度。
本申请实施例提供了一种集成电路设计的综合方法，包括：基于集成电路设计的寄存器传输级描述文件确定出所述集成电路设计中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；追溯所述跨域端口的驱动信号；在所述驱动信号为真实常值信号的情况下，打断所述寄存器传输级描述文件中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号；对所述寄存器传输级描述文件所述执行综合操作。
从集成电路的功能上分析可以发现，在综合过程中，许多跨电压域的常0和常1信号(即常值信号)的传输也可以通过在接收侧电压域中将目标标准单元的端口连接到该接收侧电压域中的常值信号来实现，这样所实现的功能和原本的集成电路功能完全等价。基于此原理，在上述实现过程中，通过将跨电压域传输真实常值信号的路径中，发出侧电压域的跨域端口与接收侧电压域之间的连接关系打断，并将接收侧电压域中的目标标准单元接入接收侧电压域中的常值信号，这样在功能上可以保持原本的集成电路功能不变，同时在进行综合时由于发出侧电压域的跨域端口与接收侧电压域之间的连接关系被打断，原本的跨电压域传输路径消失，从而综合过程中，原本应当在该跨域端口和接收侧电压域之间插入的ISO单元和/或LS单元就不需要再插入了，从而减少了集成电路设计中的ISO和LS的数量，进而降低集成电路的面积和功耗，以及降低集成电路的版图布局布线难度，进而减少产品开发周期。同时，上述处理并不会造成综合过程中以及综合结束后各项工具无法识别，可以正常通过低功耗检查以及RTL和网表的功能一致性检查，且由于ISO和LS的数量更少，检查报告还会更加简洁。
进一步地，若所述驱动信号为常值信号，且所述驱动信号不为实现时序约束功能的信号，则所述驱动信号为真实常值信号。
在上述实现方式中，通过在驱动信号为常值信号，且驱动信号不为实现时序约束功能的信号的情况下，才确定驱动信号为真实常值信号，这样就可以有效排除由于实现时序约束等情况导致的非真实常值(即信号值并不会始终保持不变)的干扰，防止出现将不可打断的跨域端口与接收侧电压域之间的连接关系错误打断的情况，提高方案的可靠性。
进一步地，打断所述寄存器传输级描述文件中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号，包括：将所述寄存器传输级描述文件中的所述跨域端口悬空，并将所述接收侧电压域中的目标标准单元的输入端口接入所述接收侧电压域中的常值信号。
在上述实现方式中，通过将跨域端口悬空，并将接收侧电压域中的目标标准单元的输入端口接入接收侧电压域中的常值信号，这样就可以有效实现跨域端口与接收侧电压域之间的连接关系的打断。
进一步地，将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号，包括：在所述跨域端口的驱动信号为常值1时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号1；在所述跨域端口的驱动信号为常值0时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号0。
在上述实现方式中，通过在跨域端口的驱动信号为常值1时，将接收侧电压域中的目标标准单元接入的输入端口接入接收侧电压域中的常值信号1，在跨域端口的驱动信号为常值0时，将接收侧电压域中的目标标准单元接入的输入端口接入接收侧电压域中的常值信号0，这样就可以保持接收侧电压域中标准单元的接入信号的不变，保证集成电路功能相比于原本的集成电路的功能是一致的。
本申请实施例还提供了一种冗余单元的删除方法，包括：基于综合后的门级网表确定出所述门级网表中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；追溯所述跨域端口的驱动信号；在所述驱动信号为真实常值信号的情况下，打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元，并删除所述门级网表中所述跨域端口和所述接收侧电压域之间的冗余单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号。
在上述实现方式中，通过将门级网表中跨电压域传输真实常值信号的路径中，发出侧电压域的跨域端口与接收侧电压域之间的连接关系打断，并将接收侧电压域中的目标标准单元接入接收侧电压域中的常值信号；其中，目标标准单元为跨域端口原本在接收侧电压域中所连接的第一个标准单元，这样在功能上可以保持原本的集成电路功能不变，同时由于发出侧电压域的跨域端口与接收侧电压域之间的连接关系被打断，原本的跨电压域传输路径消失，从而原本应当在该跨域端口和接收侧电压域之间插入的单元就不需要，变为了冗余单元，可以被删除。而通过删除这些冗余单元，就减少了集成电路设计中的单元数量，进而降低集成电路的面积和功耗，以及降低集成电路的版图布局布线难度，进而减少产品开发周期。
进一步地，在打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系之前，所述方法还包括：判断所述驱动信号是否为常值信号；若所述驱动信号为常值信号，则根据综合过程中的时序约束确定所述驱动信号是否为实现时序约束功能的信号；若所述驱动信号为常值信号，则不为实现时序约束功能的信号，则确定所述驱动信号为真实常值信号。
在上述实现方式中，通过在驱动信号为常值信号，且根据综合过程中的时序约束确定出驱动信号不为实现时序约束功能的信号的情况下，才确定驱动信号为真实常值信号，这样就可以有效排除由于实现时序约束等情况导致的非真实常值(即信号值并不会始终保持不变)的干扰，防止出现将不可打断的跨域端口与接收侧电压域之间的连接关系错误打断的情况，提高方案的可靠性。
进一步地，打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元，包括：将所述门级网表中的所述跨域端口悬空，并将所述接收侧电压域中的目标标准单元的输入端口接入所述接收侧电压域中的常值信号。
在上述实现方式中，通过将跨域端口悬空，并将接收侧电压域中的目标标准单元的输入端口接入接收侧电压域中的常值信号，这样就可以有效实现门级网表中跨域端口与接收侧电压域之间的连接关系的打断。
进一步地，将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号，包括：在所述跨域端口的驱动信号为常值1时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号1；在所述跨域端口的驱动信号为常值0时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号0。
在上述实现方式中，通过在跨域端口的驱动信号为常值1时，将接收侧电压域中的目标标准单元接入的输入端口接入接收侧电压域中的常值信号1，在跨域端口的驱动信号为常值0时，将接收侧电压域中的目标标准单元接入的输入端口接入接收侧电压域中的常值信号0，这样就可以保持接收侧电压域中标准单元的接入信号的不变，保证集成电路功能相比于原本的集成电路的功能是一致的。
进一步地，所述冗余单元包括隔离单元和/或电压转换单元。
本申请实施例还提供了一种集成电路设计的综合装置，包括：第一确定模块，基于集成电路设计的寄存器传输级描述文件确定出所述集成电路设计中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；第一追溯模块，追溯所述跨域端口的驱动信号；第一处理模块，在所述驱动信号为真实常值信号的情况下，打断所述寄存器传输级描述文件中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号；综合模块，对所述寄存器传输级描述文件所述执行综合操作。
本申请实施例还提供了一种冗余单元的删除装置，包括：第二确定模块，基于综合后的门级网表确定出所述门级网表中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；第二追溯模块，追溯所述跨域端口的驱动信号；第二处理模块，在所述驱动信号为真实常值信号的情况下，打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元，并删除所述门级网表中所述跨域端口和所述接收侧电压域之间的冗余单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号。
本申请实施例还提供了一种电子设备，处理器和存储器；所述处理器用于执行所述存储器中存储的一个或者多个程序，以实现上述任一种的集成电路设计的综合方法，和/或实现上述任一种的冗余单元的删除方法。
本申请实施例中还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现上述任一种的综合方法，和/或实现上述任一种的冗余单元的删除方法。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种集成电路设计的综合方法的流程示意图；
图2为本申请实施例提供的一种现有技术中跨电压域场景下的结构示意图；
图3为本申请实施例提供的一种采用本申请实施例的方案后跨电压域场景下的结构示意图；
图4为本申请实施例提供的一种冗余单元的删除方法的流程示意图；
图5为本申请实施例提供的一种集成电路设计的综合装置的结构示意图；
图6为本申请实施例提供的一种冗余单元的删除装置的结构示意图；
图7为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
为了减少集成电路设计中的ISO和LS的数量，从而降低集成电路的面积和功耗，以及降低集成电路的版图布局布线难度，本申请实施例中提供了一种集成电路设计的综合方法，以及一种冗余单元的删除方法。
可以参见图1所示，图1为本申请实施例中提供的集成电路设计的综合方法的流程示意图，包括：
S101：基于集成电路设计的寄存器传输级描述文件确定出集成电路设计中发出侧电压域存在的跨域端口。
在本申请实施例中，跨域端口为发出侧电压域中与接收侧电压域相连接的边界端口。
示例性的，参见图2所示，图2示出了一种EDA工具按照传统方式处理后的一种跨电压域的连接结构示意图。在图2中，PD1为发出侧电压域，PD2为接收侧电压域，端口11、端口12、端口13、端口14和端口15均分别与PD2连接，故端口11、端口12、端口13、端口14和端口15均为PD1中的跨域端口。
在本申请实施例中，跨域端口的数量可以为一个，也可以为多个，对此本申请不做限制。图2和图3仅为本申请实施例中的一种示例。
在本申请实施例中，EDA工具可以从寄存器传输级描述文件中抓取出各跨域端口。
S102：追溯所述跨域端口的驱动信号。
在本申请实施例中，EDA工具在抓取出各跨域端口后，可以进一步的在寄存器传输级描述文件中对各跨域端口向前进行追溯，确定出各跨域端口所连接的驱动信号。
仍旧可以参见图2所示，分别对端口11、端口12、端口13、端口14和端口15进行追溯可以得到：端口11的驱动信号为信号N1(N1为非常值信号)；端口12的驱动信号为或门的输出，或门的输入为1’b1(1’b1表示1比特的常值信号1)和信号N2，因此端口12的驱动信号为1’b1和N2之间的或运算值，为常值信号1；端口13的驱动信号为与门的输出，与门的输入为1’b0(1’b0表示1比特的常值信号0)和信号N3，因此端口13的驱动信号为1’b0和N3之间的与运算值，为常值信号0；端口14的驱动信号为信号1’b1；端口15的驱动信号为信号1’b0。
S103：在驱动信号为真实常值信号的情况下，打断寄存器传输级描述文件中跨域端口与接收侧电压域之间的连接关系，并将接收侧电压域中的目标标准单元接入接收侧电压域中的常值信号。
在本申请实施例中，目标标准单元为跨域端口原本在接收侧电压域中所连接的第一个标准单元。
在本申请实施例中，真实常值信号为集成电路设计中信号值始终保持不变的常值信号。
可选的，若驱动信号为常值信号，且驱动信号不为实现时序约束功能的信号，则驱动信号为真实常值信号。
在本申请实施例中，在判断驱动信号是否为实现时序约束功能的信号时，可以是直接基于约束文件进行的判断。此外，也可以是先基于驱动信号是否为在寄存器传输级描述文件中跨域端口直接连接的常值信号进行判断后，在驱动信号不为在寄存器传输级描述文件中跨域端口直接连接的常值信号的情况下，再基于约束文件进行判断。
示例性的，针对每一个跨域端口的驱动信号，可以先判断该驱动信号是否为常值信号。若不为常值信号，则不执行本申请实施例的后续打断操作，判断结束；若为常值信号，则可以根据约束文件继续判断该驱动信号是否为实现时约束功能的信号，若该驱动信号为实现时序约束功能的信号，则不执行本申请实施例的后续打断操作，判断结束；若该驱动信号不为实现时序约束功能的信号，则可以确定驱动信号为真实常值信号。
又示例性的，针对每一个跨域端口的驱动信号，可以先判断该驱动信号是否为常值信号。若不为常值信号，则不执行本申请实施例的后续打断操作，判断结束；若为常值信号，则继续判断该驱动信号是否为在寄存器传输级描述文件中跨域端口直接连接的常值信号，如果是则可以确定驱动信号不为实现时序约束功能的信号，即为真实常值信号，打断连接关系；如果不是则可以根据约束文件继续判断该驱动信号是否为实现时约束功能的信号，若该驱动信号为实现时序约束功能的信号，则不执行本申请实施例的后续打断操作，判断结束；若该驱动信号不为实现时序约束功能的信号，则可以确定驱动信号为真实常值信号，打断连接关系。
可以理解，通过在驱动信号为常值信号，且驱动信号不为实现时序约束功能的信号的情况下，才确定驱动信号为真实常值信号，这样就可以有效排除由于实现时序约束等情况导致的非真实常值(即信号值并不会始终保持不变)的干扰，防止出现将不可打断的跨域端口与接收侧电压域之间的连接关系错误打断的情况，提高方案的可靠性。
在本申请实施例中，打断寄存器传输级描述文件中跨域端口与所述接收侧电压域之间的连接关系，并将接收侧电压域中的目标标准单元接入接收侧电压域中的常值信号的过程可以包括：将寄存器传输级描述文件中的跨域端口悬空，并将接收侧电压域中的目标标准单元的输入端口接入接收侧电压域中的常值信号。
可以理解，对于一个电压域而言，其内会配置有供该电压域内的各标准单元使用的常值信号1和常值信号0。
此外，一个电压域中可以包括大量的标准单元，而一个或多个相互连接的标准单元可以构成可实现某些功能的模块(例如，图2和图3中所示出的A4模块、A5模块和A6模块)，这些模块可以由所属电压域中的常值信号或非常值信号来提供驱动信号，也可以通过与其他电压域的跨域端口连接，由其他电压域提供驱动信号，例如图2中的A4模块、A5模块和A6模块即由电压域PD1提供驱动信号。在本申请实施例中，可以在跨域端口的驱动信号为常值1时，将接收侧电压域中的目标标准单元的输入端口接入接收侧电压域中的常值信号1；在跨域端口的驱动信号为常值0时，将接收侧电压域中的目标标准单元接入的输入端口接入接收侧电压域中的常值信号0，从而打断跨域端口与接收侧电压域之间的连接关系，并将接收侧电压域中的目标标准单元接入接收侧电压域中的常值信号。
示例性的，可以对比图2和图3，在本示例中，端口12至端口15均为驱动信号为真实常值信号的跨域端口，故对于端口11和PD2的A4模块的连接关系保持不变。端口12至端口15均断开与PD2之间连接，并使端口12至端口15处于悬空状态。而由于端口12是与PD2的A5模块连接的，且端口12的驱动信号为常值信号1，故端口12与A5模块之间的连接关系打断后，可以将A5模块的输入端口接入PD2的常值信号1；类似的，由于端口13是与PD2的A6模块连接的，且端口13的驱动信号为常值信号0，故端口13与A6模块之间的连接关系打断后，可以将A6模块的输入端口接入PD2的常值信号0；类似的，由于端口14是与PD2的接收端口连接的，且端口14的驱动信号为常值信号1，故端口14与PD2之间的连接关系打断后，可以将PD2的该接收端口的输入端口接入PD2的常值信号1；类似的，由于端口15是与PD2的接收端口连接的，且端口15的驱动信号为常值信号0，故端口15与PD2之间的连接关系打断后，可以将PD2的该接收端口的输入端口接入PD2的常值信号0。
在本申请实施例中，为了找到接收侧电压域中的目标标准单元，可以是从集成电路设计的跨域端口向后追溯驱动直到找到接收侧电压域中所连接的第一个标准单元。
S104：对处理后的寄存器传输级描述文件执行综合操作。
在本申请实施例中，在执行综合操作之后，还可以进行低功耗检查以及RTL和网表的功能一致性检查。
在本申请实施例中，处理后的集成电路在功能上可以保持原本的集成电路功能不变，同时在进行综合时由于发出侧电压域的跨域端口与接收侧电压域之间的连接关系被打断，原本的跨电压域传输路径消失，从而综合过程中，原本应当在该跨域端口和接收侧电压域之间插入的ISO单元和/或LS单元就不需要再插入了，从而减少了集成电路设计中的ISO和LS的数量，进而降低集成电路的面积和功耗，以及降低集成电路的版图布局布线难度，进而减少产品开发周期。同时，上述处理并不会造成综合过程中以及综合结束后各项工具无法识别，可以正常通过低功耗检查以及RTL和网表的功能一致性检查，且由于ISO和LS的数量更少，检查报告还会更加简洁。
参见图4所示，图4为本申请实施例中提供的冗余单元的删除方法的流程示意图，包括：
S401：基于综合后的门级网表确定出该门级网表中发出侧电压域存在的跨域端口。
如前文所述，跨域端口为发出侧电压域中与接收侧电压域相连接的边界端口。
在本申请实施例中，门级网表中记录有构成集成电路设计的各个标准单元、各个标准单元之间的连接关系等信息，而在UPF(一种定义芯片低功耗设计的内容的文件，重点描述有芯片的功耗架构等信息)等文件中记录有各标准单元所属电压域信息，因此可以借助EDA等工具，结合UPF等文件从门级网表中抓取出发出侧电压域存在的跨域端口。
S402：追溯跨域端口的驱动信号。
跨域端口的驱动信号的追溯方式可以参见前文所述，在此不再赘述。
S403：在驱动信号为真实常值信号的情况下，打断门级网表中跨域端口与接收侧电压域之间的连接关系，并将跨域端口原本在接收侧电压域中所连接的第一个标准单元接入所述接收侧电压域中的常值信号，并删除门级网表中跨域端口和接收侧电压域之间的冗余单元。
其中，真实常值信号的定义与前文一致，在此不再赘述。
在本申请实施例中，冗余单元可以包括综合阶段在跨域端口和接收侧电压域之间插入的隔离单元和/或电压转换单元。例如图2中标号17对应的各单元。
在本申请实施例中，在打断门级网表中跨域端口与接收侧电压域之间的连接关系之前，还可以包括先判断该驱动信号是否为常值信号；若该驱动信号不为常值信号，则不执行本申请实施例的后续打断操作，判断结束；若该驱动信号为常值信号，则可以根据综合过程中的时序约束(例如可以获取综合过程中的时序约束文件)确定驱动信号是否为实现时序约束功能的信号；若该驱动信号为常值信号为实现时序约束功能的信号，则不执行本申请实施例的后续打断操作，判断结束；若该驱动信号为不为实现时序约束功能的信号，则确定该驱动信号为真实常值信号。
这样，通过在驱动信号为常值信号，且根据综合过程中的时序约束确定出驱动信号不为实现时序约束功能的信号的情况下，才确定驱动信号为真实常值信号，就可以有效排除由于实现时序约束等情况导致的非真实常值的干扰，防止出现将不可打断的跨域端口与接收侧电压域之间的连接关系错误打断的情况，提高方案的可靠性。
在本申请实施例中，打断门级网表中所述跨域端口与接收侧电压域之间的连接关系，并将接收侧电压域中的目标标准单元接入接收侧电压域中的常值信号的过程可以包括：将门级网表中的跨域端口悬空，并将接收侧电压域中的目标标准单元的输入端口接入接收侧电压域中的常值信号。
示例性的，可以在跨域端口的驱动信号为常值1时，将接收侧电压域中的目标标准单元接入的输入端口接入接收侧电压域中的常值信号1；在跨域端口的驱动信号为常值0时，将接收侧电压域中的目标标准单元接入的输入端口接入接收侧电压域中的常值信号0。
相关示例结构仍旧可以对比图2和图3所示，在此不再赘述。
可以理解，图2和图3仅为一种示例结构，并不代表实际应用中仅可以是该结构。
通过将门级网表中跨电压域传输真实常值信号的路径中，发出侧电压域的跨域端口与接收侧电压域之间的连接关系打断，并将接收侧电压域中的目标标准单元接入接收侧电压域中的常值信号。这样在功能上可以保持原本的集成电路功能不变，同时由于发出侧电压域的跨域端口与接收侧电压域之间的连接关系被打断，原本的跨电压域传输路径消失，从而原本应当在该跨域端口和接收侧电压域之间插入的单元就不需要，变为了冗余单元，可以被删除。而通过删除这些冗余单元，就减少了集成电路设计中的单元数量，进而降低集成电路的面积和功耗，以及降低集成电路的版图布局布线难度，进而减少产品开发周期。
基于同一发明构思，本申请实施例中还提供了一种集成电路设计的综合装置500和一种冗余单元的删除装置600。请参阅图5和图6所示，图5示出了采用图1所示的方法的集成电路设计的综合装置，图6示出了采用图4所示的方法的冗余单元的删除装置。应理解，装置500和600具体的功能可以参见上文中的描述，为避免重复，此处适当省略详细描述。装置500和600包括至少一个能以软件或固件的形式存储于存储器中或固化在装置500和600的操作系统中的软件功能模块。具体地：
参见图5所示，装置500包括：第一确定模块501、第一追溯模块502、第一处理模块503和综合模块504。其中：
第一确定模块501，基于集成电路设计的寄存器传输级描述文件确定出所述集成电路设计中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；
第一追溯模块502，追溯所述跨域端口的驱动信号；
第一处理模块503，在所述驱动信号为真实常值信号的情况下，打断所述寄存器传输级描述文件中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号；
综合模块504，对所述寄存器传输级描述文件所述执行综合操作。
在本申请实施例的一种可行实施方式中，若所述驱动信号为常值信号，且所述驱动信号不为实现时序约束功能的信号，则所述驱动信号为真实常值信号。
在本申请实施例的一种可行实施方式中，第一处理模块503具体用于将所述寄存器传输级描述文件中的所述跨域端口悬空，并将所述接收侧电压域中的目标标准单元的输入端口接入所述接收侧电压域中的常值信号。
在本申请实施例的一种可行实施方式中，第一处理模块503具体用于：在所述跨域端口的驱动信号为常值1时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号1；在所述跨域端口的驱动信号为常值0时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号0。
参见图6所示，装置600包括：第二确定模块601、第二追溯模块602和第二处理模块603。其中：
第二确定模块601，基于综合后的门级网表确定出所述门级网表中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；
第二追溯模块602，追溯所述跨域端口的驱动信号；
第二处理模块603，在所述驱动信号为真实常值信号的情况下，打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元，并删除所述门级网表中所述跨域端口和所述接收侧电压域之间的冗余单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号。
在本申请实施例的一种可行实施方式中，第二处理模块603还用于：在打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系之前，判断所述驱动信号是否为常值信号；若所述驱动信号为常值信号，则根据综合过程中的时序约束确定所述驱动信号是否为实现时序约束功能的信号；若所述驱动信号为常值信号，则不为实现时序约束功能的信号，则确定所述驱动信号为真实常值信号。
在本申请实施例的一种可行实施方式中，第二处理模块603具体用于，将所述门级网表中的所述跨域端口悬空，并将所述接收侧电压域中的目标标准单元的输入端口接入所述接收侧电压域中的常值信号。
在本申请实施例的一种可行实施方式中，第二处理模块603具体用于：在所述跨域端口的驱动信号为常值1时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号1；在所述跨域端口的驱动信号为常值0时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号0
在本申请实施例中，所述冗余单元包括隔离单元和/或电压转换单元。
需要理解的是，出于描述简洁的考量，部分方法实施例中描述过的内容在本装置实施例部分不再赘述。
基于同一发明构思，本申请实施例还提供了一种电子设备，参见图7所示，其包括处理器701和存储器702。其中：
处理器701用于执行存储器702中存储的一个或多个程序，以实现上述集成电路设计的综合方法，和/或实现上述冗余单元的删除方法。
可以理解，而处理器701可以是处理器核心或处理器芯片，或者是可进行程序配置与运行的其他电路。而存储器702可以是RAM(Random Access Memory，随机存取存储器)、ROM(Read-Only Memory，只读存储器)、闪存等，但不作为限制。
还可以理解，图7所示的结构仅为示意，电子设备还可包括比图7中所示更多或者更少的组件，或者具有与图7所示不同的配置。例如，还可以具有内部通信总线，用于实现处理器701和存储器702之间的通信；又例如，还可以具有外部通信接口，例如USB(UniversalSerial Bus，通用串行总线)接口、CAN(Controller Area Network，控制器局域网络)总线接口等；又例如，还可以具有显示屏等信息显示部件，但不作为限制。
在本申请实施例中，电子设备可以是具有数据处理能力的服务器、终端(如电脑、智能处理平台等)等设备。
基于同一发明构思，本申请实施例还提供了一种计算机可读存储介质，如软盘、光盘、硬盘、闪存、U盘、SD(Secure Digital Memory Card，安全数码卡)卡、MMC(MultimediaCard，多媒体卡)卡等，在该计算机可读存储介质中存储有实现上述各个步骤的一个或者多个程序，这一个或者多个程序可被一个或者多个处理器执行，以实现上述集成电路设计的综合方法，和/或实现上述冗余单元的删除方法。在此不再赘述。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在本文中，多个是指两个或两个以上。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (13)
1.一种集成电路设计的综合方法，其特征在于，包括：
基于集成电路设计的寄存器传输级描述文件确定出发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；
追溯所述跨域端口的驱动信号；
在所述驱动信号为常值信号的情况下，打断所述寄存器传输级描述文件中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元；对所述寄存器传输级描述文件执行综合操作。
2.如权利要求1所述的方法，其特征在于，若所述驱动信号为常值信号，且所述驱动信号不为实现时序约束功能的信号，则所述驱动信号为真实常值信号。
3.如权利要求1所述的方法，其特征在于，打断所述寄存器传输级描述文件中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号，包括：
将所述寄存器传输级描述文件中的所述跨域端口悬空，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号。
4.如权利要求1-3任一项所述的方法，其特征在于，将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号，包括：
在所述跨域端口的驱动信号为常值1时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号1；
在所述跨域端口的驱动信号为常值0时，将所述接收侧电压域中的目标标准单元接入的输入端口接入所述接收侧电压域中的常值信号0。
5.一种冗余单元的删除方法，其特征在于，包括：
基于综合后的门级网表确定出所述门级网表中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；
追溯所述跨域端口的驱动信号；
在所述驱动信号为真实常值信号的情况下，打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元，并删除所述门级网表中所述跨域端口和所述接收侧电压域之间的冗余单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号。
6.如权利要求5所述的方法，其特征在于，在打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系之前，所述方法还包括：
判断所述驱动信号是否为常值信号；
若所述驱动信号为常值信号，则根据综合过程中的时序约束确定所述驱动信号是否为实现时序约束功能的信号；
若所述驱动信号为常值信号，则不为实现时序约束功能的信号，则确定所述驱动信号为真实常值信号。
7.如权利要求5所述的方法，其特征在于，打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元，包括：
将所述门级网表中的所述跨域端口悬空，并将所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元的输入端口接入所述接收侧电压域中的常值信号。
8.如权利要求5所述的方法，其特征在于，将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元，包括：
在所述跨域端口的驱动信号为常值1时，将所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元接入的输入端口接入所述接收侧电压域中的常值信号1；
在所述跨域端口的驱动信号为常值0时，将所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元接入的输入端口接入所述接收侧电压域中的常值信号0。
9.如权利要求5-8任一项所述的方法，其特征在于，所述冗余单元包括隔离单元和/或电压转换单元。
10.一种集成电路设计的综合装置，其特征在于，包括：
第一确定模块，基于集成电路设计的寄存器传输级描述文件确定出所述集成电路设计中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；
第一追溯模块，追溯所述跨域端口的驱动信号；
第一处理模块，在所述驱动信号为真实常值信号的情况下，打断所述寄存器传输级描述文件中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号；
综合模块，对所述寄存器传输级描述文件所述执行综合操作。
11.一种冗余单元的删除装置，其特征在于，包括：
第二确定模块，基于综合后的门级网表确定出所述门级网表中发出侧电压域存在的跨域端口；所述跨域端口为所述发出侧电压域中与接收侧电压域相连接的边界端口；
第二追溯模块，追溯所述跨域端口的驱动信号；
第二处理模块，在所述驱动信号为真实常值信号的情况下，打断所述门级网表中所述跨域端口与所述接收侧电压域之间的连接关系，并将所述接收侧电压域中的目标标准单元接入所述接收侧电压域中的常值信号；其中，所述目标标准单元为所述跨域端口原本在所述接收侧电压域中所连接的第一个标准单元，并删除所述门级网表中所述跨域端口和所述接收侧电压域之间的冗余单元；其中，所述真实常值信号为所述集成电路设计中信号值始终保持不变的常值信号。
12.一种电子设备，其特征在于，包括：处理器和存储器；所述处理器用于执行所述存储器中存储的一个或者多个程序，以实现如权利要求1-9任一项所述方法。
13.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如权利要求1-9任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311530143.9A CN117494620A (zh) | 2023-11-16 | 2023-11-16 | 综合方法、冗余单元的删除方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311530143.9A CN117494620A (zh) | 2023-11-16 | 2023-11-16 | 综合方法、冗余单元的删除方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117494620A true CN117494620A (zh) | 2024-02-02 |
Family
ID=89682651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311530143.9A Pending CN117494620A (zh) | 2023-11-16 | 2023-11-16 | 综合方法、冗余单元的删除方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117494620A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060085770A1 (en) * | 2004-10-15 | 2006-04-20 | Atrenta, Inc | A method, system, and computer program product for automatic insertion and correctness verification of level shifters in integrated circuits with multiple voltage domains |
| CN101441491A (zh) * | 2008-12-17 | 2009-05-27 | 重庆大学 | 一种可编程控制功率器件的集成电路 |
| US20130210170A1 (en) * | 2012-02-15 | 2013-08-15 | Industrial Technology Research Institute | Apparatus And Method For Repairing An Integrated Circuit |
| CN105009532A (zh) * | 2013-03-10 | 2015-10-28 | 密克罗奇普技术公司 | 使用低值电容器的集成高电压隔离 |
| CN105095607A (zh) * | 2015-09-15 | 2015-11-25 | 浪潮(北京)电子信息产业有限公司 | 一种针对asic设计中网表逻辑冗余的优化方法及系统 |
| CN105511697A (zh) * | 2014-09-30 | 2016-04-20 | 辛纳普蒂克斯公司 | 电源调制跨域数据接口 |
| CN108268940A (zh) * | 2017-01-04 | 2018-07-10 | 意法半导体股份有限公司 | 用于创建可重新配置的互连框架的工具 |
| CN112199919A (zh) * | 2020-10-28 | 2021-01-08 | Oppo广东移动通信有限公司 | 冗余标准单元的添加方法、装置、存储介质及电子设备 |
| CN112926283A (zh) * | 2021-04-09 | 2021-06-08 | 成都海光集成电路设计有限公司 | 用于集成电路的布局设计方法及装置、设备和存储介质 |
| CN115719052A (zh) * | 2022-11-21 | 2023-02-28 | 海光信息技术股份有限公司 | 集成电路的设计方法及装置、电子设备、存储介质 |
-
2023
- 2023-11-16 CN CN202311530143.9A patent/CN117494620A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060085770A1 (en) * | 2004-10-15 | 2006-04-20 | Atrenta, Inc | A method, system, and computer program product for automatic insertion and correctness verification of level shifters in integrated circuits with multiple voltage domains |
| CN101441491A (zh) * | 2008-12-17 | 2009-05-27 | 重庆大学 | 一种可编程控制功率器件的集成电路 |
| US20130210170A1 (en) * | 2012-02-15 | 2013-08-15 | Industrial Technology Research Institute | Apparatus And Method For Repairing An Integrated Circuit |
| CN105009532A (zh) * | 2013-03-10 | 2015-10-28 | 密克罗奇普技术公司 | 使用低值电容器的集成高电压隔离 |
| CN105511697A (zh) * | 2014-09-30 | 2016-04-20 | 辛纳普蒂克斯公司 | 电源调制跨域数据接口 |
| CN105095607A (zh) * | 2015-09-15 | 2015-11-25 | 浪潮(北京)电子信息产业有限公司 | 一种针对asic设计中网表逻辑冗余的优化方法及系统 |
| CN108268940A (zh) * | 2017-01-04 | 2018-07-10 | 意法半导体股份有限公司 | 用于创建可重新配置的互连框架的工具 |
| CN112199919A (zh) * | 2020-10-28 | 2021-01-08 | Oppo广东移动通信有限公司 | 冗余标准单元的添加方法、装置、存储介质及电子设备 |
| CN112926283A (zh) * | 2021-04-09 | 2021-06-08 | 成都海光集成电路设计有限公司 | 用于集成电路的布局设计方法及装置、设备和存储介质 |
| CN115719052A (zh) * | 2022-11-21 | 2023-02-28 | 海光信息技术股份有限公司 | 集成电路的设计方法及装置、电子设备、存储介质 |
Non-Patent Citations (3)
| Title |
|---|
| CAN SITIK: "Multi-Voltage Domain Clock Mesh Design", IEEE, 13 November 2012 (2012-11-13), pages 201 - 206 * |
| 刘鑫: "OPENRISC SOC低功耗物理设计及验证研究", 中国优秀硕士论文电子期刊网, 15 April 2018 (2018-04-15), pages 135 - 464 * |
| 王作建, 刘明业: "门级工艺映射中显式冗余的优化", 计算机辅助设计与图形学学报, no. 01, 1 January 2001 (2001-01-01), pages 19 - 23 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107066746B (zh) | 基于i2c接口通过cpld来实现pca9555功能的方法 | |
| KR101056153B1 (ko) | 배리어 동작들의 조건부 브로드캐스트를 위한 방법 및 장치 | |
| CN106649021A (zh) | PCIe从设备测试装置 | |
| CN107643993B (zh) | 总线转换接口、总线转换接口的工作方法和通信设备 | |
| CN105068955A (zh) | 一种局部总线结构及数据交互方法 | |
| US6539444B1 (en) | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system | |
| CN110134561B (zh) | 一种软硬件协同验证中调试信息的输出方法及装置 | |
| CN112799985B (zh) | Usb接口控制方法、usb控制电路及智能网联设备主板 | |
| CN114356671A (zh) | 板卡调试装置、系统及方法 | |
| US20070233926A1 (en) | Bus width automatic adjusting method and system | |
| US6665807B1 (en) | Information processing apparatus | |
| CN117494620A (zh) | 综合方法、冗余单元的删除方法、装置、设备及存储介质 | |
| TWI502338B (zh) | 測試介面卡及測試方法 | |
| CN114443530B (zh) | 基于TileLink的芯片互联电路及数据传输方法 | |
| CN115758975A (zh) | 版图布局优化方法、装置、设备及计算机可读存储介质 | |
| KR102326892B1 (ko) | 적응형 트랜잭션 처리 방법 및 이를 위한 장치 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN115905072A (zh) | 计算机系统、基于PCIe设备的控制方法及相关设备 | |
| CN105260335A (zh) | 扩展光接口的数据处理系统及方法 | |
| US6292908B1 (en) | Method and apparatus for monitoring internal bus signals by using a reduced image of the internal bus | |
| CN216014148U (zh) | 一种服务器和服务器背板 | |
| CN218037986U (zh) | 数据通道切换设备 | |
| Aichinger | Futurebus+ as an i/o bus: Profile b | |
| US9404968B1 (en) | System and methods for debug connectivity discovery | |
| US8392778B2 (en) | Clock domain check method, clock domain check program, and recording medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |