CN218037986U - 数据通道切换设备 - Google Patents

数据通道切换设备 Download PDF

Info

Publication number
CN218037986U
CN218037986U CN202221471224.7U CN202221471224U CN218037986U CN 218037986 U CN218037986 U CN 218037986U CN 202221471224 U CN202221471224 U CN 202221471224U CN 218037986 U CN218037986 U CN 218037986U
Authority
CN
China
Prior art keywords
chip
pin
interface type
output port
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221471224.7U
Other languages
English (en)
Inventor
黄广源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Shiyuan Innovation Technology Co ltd
Guangzhou Shiyuan Electronics Thecnology Co Ltd
Original Assignee
Guangzhou Shiyuan Innovation Technology Co ltd
Guangzhou Shiyuan Electronics Thecnology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Shiyuan Innovation Technology Co ltd, Guangzhou Shiyuan Electronics Thecnology Co Ltd filed Critical Guangzhou Shiyuan Innovation Technology Co ltd
Priority to CN202221471224.7U priority Critical patent/CN218037986U/zh
Application granted granted Critical
Publication of CN218037986U publication Critical patent/CN218037986U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本实用新型涉及一种数据通道切换设备。该设备包括:控制芯片、第一接口类型芯片和第二接口类型第一芯片,第一接口类型芯片具有多个输出端口,控制芯片向第一接口类型芯片的第一控制信号输入端输入控制信号,使得第一接口类型芯片可以控制各输出端口的输出状态;第二接口类型第一芯片具有多个输出端口,且其中的第一输出端口和第二输出端口相连接,控制芯片向第二接口类型第一芯片的第二控制信号输入端输入控制信号,使得第二接口类型第一芯片可以控制各输出端口的输出状态;第一接口类型芯片的各输出端口,分别与第二接口类型第一芯片的各输出端口对应匹配,形成多个数据通道。能够提高第一接口类型芯片和第二接口类型第一芯片之间的兼容性。

Description

数据通道切换设备
技术领域
本实用新型涉及控制信号传输技术领域,特别是涉及一种数据通道切换设备。
背景技术
随着通用串行总线(universal serial bus,USB)技术的发展,在进行集成USB芯片的板卡设计时,可以通过USB2.0芯片的切换开关和USB3.0的切换开关,将USB2.0芯片的D+引脚和D-引脚,与USB3.0芯片的TX引脚和RX引脚进行分离设计。
但是,在使用上述设计时,由于对切换开关的切换逻辑要求高,可能会导致D+引脚和D-引脚,与TX引脚和RX引脚之间的切换逻辑错误,降低了USB2.0芯片和USB3.0芯片之间的兼容性。
实用新型内容
基于此,有必要针对上述技术问题,提供一种能够提高USB芯片之间的兼容性的数据通道切换设备。
第一方面,本实用新型提供了一种数据通道切换设备,所述设备包括:控制芯片、第一接口类型芯片和第二接口类型第一芯片,所述控制芯片与所述第一接口类型芯片的第一控制信号输入端以及所述第二接口类型第一芯片的第二控制信号输入端连接;
所述第一接口类型芯片具有多个输出端口,所述控制芯片向所述第一接口类型芯片的第一控制信号输入端输入控制信号,所述第一接口类型芯片接收所述控制信号,控制各输出端口的输出状态;
所述第二接口类型第一芯片具有多个输出端口,且其中的第一输出端口和第二输出端口相连接,所述控制芯片向所述第二接口类型第一芯片的第二控制信号输入端输入所述控制信号,所述第二接口类型第一芯片接收所述控制信号,控制各输出端口的输出状态;
所述第一接口类型芯片的各输出端口,分别与所述第二接口类型第一芯片的各输出端口对应匹配,形成多个数据通道。
在其中一个实施例中,所述设备还包括:第二接口类型第二芯片;
所述第二接口类型第一芯片的所述第一输出端口和所述第二输出端口相连接后,与所述第二接口类型第二芯片的第三控制信号输入端连接。
在其中一个实施例中,所述控制芯片包括第一信号输出端口,并通过所述第一信号输出端口连接所述第一接口类型芯片的第一控制信号输入端以及所述第二接口类型第一芯片的第二控制信号输入端。
在其中一个实施例中,所述控制芯片还包括第二信号输出端口,并通过所述第二信号输出端口连接所述第二接口类型第二芯片的第三控制信号输入端。
在其中一个实施例中,所述第一接口类型芯片的各输出端口,分别与所述第二接口类型第一芯片的各输出端口、以及所述第二接口类型第二芯片的各输出端口对应匹配,形成多个数据通道。
在其中一个实施例中,所述控制芯片通过所述第一信号输出端口连接所述第二接口类型第二芯片的第三控制信号输入端。
在其中一个实施例中,所述控制芯片还包括第一信号输出端口和第二信号输出端口,并通过所述第一信号输出端口连接所述第一接口类型芯片的第一控制信号输入端,通过所述第二信号输出端口连接所述第二接口类型第一芯片的第二控制信号输入端。
在其中一个实施例中,所述第一接口类型芯片为USB3.0芯片,所述第二接口类型第一芯片为USB2.0芯片,所述第二接口类型第二芯片为USB2.0芯片。
在其中一个实施例中,所述第二接口类型第一芯片的第一输出端口包括:D1+引脚和D1-引脚;所述第二接口类型第一芯片的第二输出端口包括:D2+引脚和D2-引脚;
所述D1+引脚与所述D2+引脚连接,所述D1-引脚与所述D2-引脚连接。
在其中一个实施例中,所述控制芯片包括GPIO控制芯片,所述控制芯片的第一信号输出端口包括SEL引脚和SEO引脚,所述第一接口类型芯片的第一控制信号输入端包括TX引脚和RX引脚,所述第二接口类型第一芯片的第二控制信号输入端包括D+引脚和D-引脚;
所述控制芯片的SEL引脚与所述第一接口类型芯片的TX引脚、以及所述第二接口类型第一芯片的D+引脚连接;
所述控制芯片的SEO引脚与所述第一接口类型芯片的RX引脚、以及所述第二接口类型第一芯片的D-引脚连接。
上述的数据通道切换设备,可以将控制芯片与第一接口类型芯片的第一控制信号输入端以及第二接口类型第一芯片的第二控制信号输入端连接;第一接口类型芯片具有多个输出端口,控制芯片可以向第一接口类型芯片的第一控制信号输入端输入控制信号,使得第一接口类型芯片接收控制信号,控制各输出端口的输出状态;第二接口类型第一芯片具有多个输出端口,且其中的第一输出端口和第二输出端口相连接,控制芯片可以向第二接口类型第一芯片的第二控制信号输入端输入控制信号,使得第二接口类型第一芯片接收控制信号,控制各输出端口的输出状态;第一接口类型芯片的各输出端口,分别与第二接口类型第一芯片的各输出端口对应匹配,形成多个数据通道。这样,将第一输出端口和第二输出端口连接后,可以避免第二接口类型第一芯片切换到空通道,从而提高第二接口类型芯片和第一接口类型芯片之间的兼容性。
附图说明
图1为提供的一种数据通道切换的示意图;
图2为一个实施例中数据通道切换设备的结构框图;
图3为另一个实施例中数据通道切换设备的结构框图;
图4为另一个实施例中数据通道切换设备的结构框图;
图5为另一个实施例中数据通道切换设备的结构框图;
图6为另一个实施例中数据通道切换设备的结构框图;
图7为另一个实施例中数据通道切换设备的结构框图;
图8为提供的一种USB2.0芯片的引脚示意图;
图9为提供的一种数据通道切换设备的结构框图;
图10为提供的一种USB数据流的示意图;
图11为提供的一种USB数据流对应的结果示意图;
图12为提供的一种USB数据流对应的眼图示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
通常地,将USB2.0芯片的D+引脚和D-引脚,与USB3.0芯片的TX引脚和RX引脚进行分离设计的方案,大都应用于USB3.0链路上的数据处理中,例如,将USB2.0优盘插入在USB3.0的接口时,需要通过USB3.0的接口所对应的链路对USB2.0优盘中的数据进行处理。
但是,在使用上述设计时,由于对切换开关的切换逻辑要求高,可能会导致D+引脚和D-引脚,与TX引脚和RX引脚之间的切换逻辑错误,降低了USB2.0芯片和USB3.0芯片之间的兼容性,使得无法正确识别USB。
通常地,USB3.0链路对应有USB3.0芯片,USB2.0设备对应有USB2.0芯片,基于USB3.0链路对USB2.0设备中的数据进行处理时,需要切换USB3.0芯片的数据通道和USB2.0芯片的数据通道相同,但是,当USB2.0芯片将通道切换到空通道时,导致USB2.0芯片的D+引脚和D-引脚未与USB3.0芯片的TX引脚和RX引脚切换逻辑一致,这使得USB3.0链路无法正确识别USB2.0设备。
其中,USB2.0芯片所切换的通道是基于控制芯片输入的信号决定的,USB2.0芯片将通道切换到空通道,可以理解为,USB2.0芯片基于输入的信号无法与USB3.0链路上的任何一个数据通道连接;同样地,USB3.0芯片所切换的通道也是基于控制芯片输入的信号决定的。
示例性的,图1为一种数据通道切换的示意图,在图1中,控制芯片分别向USB3.0芯片和USB2.0芯片输入信号,USB3.0芯片基于输入的信号可以切换到数据通道1,但USB2.0基于输入的信号切换到空通道,USB3.0芯片切换的通道和USB2.0切换的通道不同,使得USB3.0链路无法实现对USB2.0设备的正确识别。
有鉴于此,本实用新型提供一种数据通道切换设备,示例性的,图2为提供的一种数据通道切换设备的结构框图,如图2所示,数据通道切换设备可以包括控制芯片、第一接口类型芯片和第二接口类型第一芯片,控制芯片与第一接口类型芯片的第一控制信号输入端以及第二接口类型第一芯片的第二控制信号输入端连接。
其中,在第一接口类型芯片中,第一接口类型芯片具有多个输出端口,控制芯片可以向第一接口类型芯片的第一控制信号输入端输入控制信号,使得第一接口类型芯片接收控制信号,进而控制第一接口类型芯片的各输出端口的输出状态,或者理解为,第一接口类型芯片接收控制信号后,可以控制各输出端口所对应的数据通道。
其中,在第二接口类型第一芯片中,第二接口类型第一芯片也具有多个输出端口,且其中的第一输出端口和第二输出端口相连接;控制芯片可以向第二接口类型第一芯片的第二控制信号输入端输入控制信号,使得第二接口类型第一芯片接收控制信号,进而控制第二接口类型第一芯片的各输出端口的输出状态,或者理解为,第二接口类型第一芯片接收控制信号后,可以控制各输出端口所对应的数据通道。
需要说明的是,第一接口类型芯片的各输出端口,是分别与第二接口类型第一芯片的各输出端口对应匹配的,这样,基于相同的控制信号,第一接口类型芯片和第二接口类型第一芯片分别控制各输出端口的输出状态是相同的,或者理解为,第一接口类型芯片的各输出端口,分别与第二接口类型第一芯片的各输出端口对应匹配,由此可形成多个数据通道,这样,基于不同的数据通道,可以在USB3.0链路上实现对不同的USB2.0设备的数据处理。
需要说明的是,第一输出端口为第二接口类型第一芯片的空通道对应的输出端口,第二输出端口是与第一输出端口相邻的端口,这样,将第一输出端口和第二输出端口连接后,可以避免第二接口类型第一芯片切换到空通道,从而提高第二接口类型芯片和第一接口类型芯片之间的兼容性。
在图2所示的内容的基础上,在其中一个实施例中,数据通道切换设备还可以包括第二接口类型第二芯片,示例性的,图3为提供的一种数据通道切换设备的结构框图,其中,第二接口类型第一芯片的第一输出端口和第二输出端口相连接后,该连接后的端口与第二接口类型第二芯片的第三控制信号输入端连接。
这样,一方面,基于第二接口类型第二芯片,可以增加第二接口类型芯片的输出端口,进而增加数据通道;另一方面,第二接口类型第一芯片的空通道对应的输出端口与第二接口类型第二芯片的第三控制信号输入端连接后,可以使得第二接口类型第一芯片中没有空通道,从而可以提高第一接口类型芯片与第二接口类型第一芯片之间的兼容性。
在图3所示的内容的基础上,在其中一个实施例中,示例性的,图4为提供的一种数据通道切换设备的结构框图,其中,控制芯片包括第一信号输出端口,控制芯片可以通过第一信号输出端口连接第一接口类型芯片的第一控制信号输入端以及第二接口类型第一芯片的第一控制信号输入端。
这样,控制芯片可以通过第一信号输出端口向第一接口类型芯片的第一控制信号输入端输入控制信号,以及控制芯片可以通过第一信号输出端口向第二接口类型第二芯片的第二控制信号输入端输入控制信号,这样,可以节省控制芯片的输出端口的资源。
在图4所示的内容的基础上,在其中一个实施例中,示例性的,图5为提供的一种数据通道切换设备的结构框图,其中,控制芯片还可以包括第二信号输出端口,控制芯片通过第二信号输出端口可以连接第二接口类型第二芯片的第三控制信号输入端。这样,控制芯片也可以基于与第二接口类型第二芯片之间的交互,实现对数据的处理,从而提高处理效率。
在图4所示的内容的基础上,在其中一个实施例中,示例性的,图6为提供的一种数据通道切换设备的结构框图,其中,控制芯片可以通过第一信号输出端口连接第二接口类型第二芯片的第三控制信号输入端。这样,控制芯片可以向第一接口类型芯片、第二接口类型第一芯片以及第二接口类型第二芯片输入相同的控制信号,使得基于相同的控制信号,避免第二接口类型芯片和第一接口类型芯片之间的切换逻辑错误,从而提高第二接口类型芯片和第一接口类型芯片之间的兼容性。
在图2所示的内容的基础上,在其中一个实施例中,第一接口类型芯片的各输出端口,分别与第二接口类型第一芯片的各输出端口、以及第二接口类型第二芯片的各输出端口对应匹配,形成多个数据通道。这样,可以避免第二接口类型芯片和第一接口类型芯片之间的切换逻辑错误,从而提高第二接口类型芯片和第一接口类型芯片之间的兼容性。
在图2所示的内容的基础上,在其中一个实施例中,示例性的,图7为提供的一种数据通道切换设备的结构框图,其中,控制芯片可以包括第一信号输出端口和第二信号输出端口,控制芯片可以通过第一信号输出端口连接第一接口类型芯片的第一控制信号输入端,并通过第二信号输出端口连接第二接口类型第一芯片的第二控制信号输入端。
这样,控制芯片可以通过第一信号输出端口向第一接口类型芯片的第一控制信号输入端输入控制信号,以及控制芯片可以通过第二信号输出端口向第二接口类型第一芯片的第二控制信号输入端输入控制信号。
对应图4和图7可知,控制芯片通过相同的信号输出端口,向第一接口类型芯片的第一控制信号输入端和第二信号输出端口向第二接口类型第一芯片的第二控制信号输入端输入控制信号,可以保证第一接口类型芯片和第二接口类型第一芯片接收的是相同的控制信号,基于相同的控制信号,可以使得第一接口类型芯片和第二接口类型第一芯片切换到同一数据通道,从而可以提高在该数据通道正确识别USB设备的准确率,而且,也可以减少控制芯片的输出端口的资源。
在图2至图7所示的内容的基础上,以下结合具体的芯片进行示例说明。在下述示例的说明中,出于简要说明的目的,是以第一接口类型芯片为USB3.0芯片,第二接口类型第一芯片为USB2.0芯片为例进行说明。
当第一接口类型芯片为USB3.0芯片时,USB3.0芯片的输出端口可以包括:TX0引脚和RX0引脚,TX1引脚和RX1引脚,TX2引脚和RX2引脚,TX3引脚和RX3引脚。
当第二接口类型第一芯片为USB2.0芯片时,USB2.0芯片的输出端口可以包括:D0+引脚和D0-引脚,D1+引脚和D1-引脚,D2+引脚和D2-引脚,D3+引脚和D3-引脚。
需要说明的是,USB3.0芯片的各输出端口,分别与USB2.0芯片的各输出端口对应匹配,形成多个数据通道,可以理解为,TX0引脚和RX0引脚,与D0+引脚和D0-引脚分别对应的通道相同;TX1引脚和RX1引脚,与D1+引脚和D1-引脚分别对应的通道相同;TX2引脚和RX2引脚,与D2+引脚和D2-引脚分别对应的通道相同;TX3引脚和RX3引脚,与D3+引脚和D3-引脚分别对应的通道相同。
其中,在USB2.0芯片的输出端口中,USB2.0芯片的第一输出端口可以为D1+引脚和D1-引脚,USB2.0芯片的第二输出端口可以为D2+引脚和D2-引脚,第一输出端口和第二输出端口连接,即为,D1+引脚与D2+引脚连接,D1-引脚与D2-引脚连接。
可以理解的是,USB2.0芯片的第一输出端口和第二输出端口的具体内容,可以根据实际应用场景设定,本申请实施例不作限定。
示例性的,图8为提供的一种USB2.0芯片的引脚示意图,如图8所示,引脚9表示D2-引脚,引脚10表示D2+引脚,引脚11表示D1+引脚,引脚12表示D1-引脚,D1+引脚与D2+引脚连接,D1-引脚与D2-引脚连接。
在图8所示的内容的基础上,在其中一个实施例中,第二接口类型第一芯片的D1+引脚与D2+引脚连接后,可以与第二接口类型第二芯片的D1+引脚连接,第二接口类型第一芯片的D1-引脚与D2-引脚连接后,可以与第二接口类型第二芯片的D1-引脚连接。
由于最初设计USB2.0芯片时,将D1+引脚和D1-引脚,或D2+引脚和D2-引脚中的其中一个输出端口所对应的通道设计为空通道,通过将USB2.0芯片中的D1+引脚与D2+引脚连接,以及将D1-引脚与D2-引脚连接,可以避免切换到空通道,从而可以避免TX引脚/RX引脚和D+引脚/D-引脚之间的切换不兼容问题,进而提高识别USB的准确率。
在图8中,USB2.0芯片中还包括其他引脚,其中,引脚1为GND引脚,引脚1可以接地,引脚2表示D+引脚,引脚3表示D-引脚,引脚4表示VCC引脚,引脚5表示SEL1引脚,引脚6表示SEL0引脚,引脚7表示D3-引脚,引脚8表示D3+引脚,引脚13表示D0+引脚,引脚14表示D0-引脚,引脚15表示/OE引脚,/OE引脚可以直接接地,引脚16表示NC引脚,NC引脚可以不与电路中的任何点连接。
在第一接口类型芯片为USB3.0芯片,第二接口类型第一芯片为USB2.0芯片时,控制芯片可以包括通用输入/输出(general purpose input/output,GPIO)控制芯片(后续称为GPIO控制芯片),GPIO控制芯片的第一信号输出端口可以包括SEL引脚和SEO引脚,USB3.0芯片的第一控制信号输入端可以包括TX引脚和RX引脚,USB2.0的第二控制信号输入端可以包括D+引脚和D-引脚。
其中,GPIO控制芯片的SEL引脚与USB3.0芯片的TX引脚、以及USB2.0芯片的D+引脚连接,GPIO控制芯片的SEO引脚与USB3.0芯片的RX引脚、以及USB2.0芯片的D-引脚连接。
其中,GPIO控制芯片向USB2.0芯片和USB3.0芯片输入的控制信号时,该控制信号可以用高电平和低电平的组合来表示,例如,高电平可以用“1”表示,低电平可以用“0”表示,这样,控制信号可以表示为:“00”、“01”、“10”以及“11”。
具体地,GPIO控制芯片可以通过SEL引脚向TX引脚和D+引脚输入“1”或“0”,同时,GPIO控制芯片可以通过SEO引脚向RX引脚和D-引脚输入输入“1”或“0”,USB2.0芯片结合D+引脚和D-引脚输入的电平可以确定控制信号,USB3.0芯片结合TX引脚和RX引脚输入的电平可以确定控制信号。
需要说明的是,GPIO控制芯片通过SEL引脚向TX引脚和D+引脚输入的电平是相同的,GPIO控制芯片可以通过SEO引脚向RX引脚和D-引脚输入的电平也是相同的,以保证USB3.0芯片和USB2.0芯片基于相同的控制信号,控制各输出端口的输出状态是相同的,即,控制各输出端口所对应的数据通道是一样的,使得基于USB3.0链路可以正确识别USB2.0设备,从而提高了USB2.0芯片和USB3.0芯片之间的兼容性。
需要说明的是,GPIO控制芯片向USB2.0芯片输入的控制信号是与USB2.0芯片的切换开关(switch,SW)对应的,USB2.0芯片的SW是与USB2.0芯片的输出端口对应的,即,向USB2.0芯片输入的控制信号、USB2.0芯片的SW与USB2.0芯片的输出端口三者是对应的。
例如,向USB2.0芯片输入的控制信号包括“00”、“01”、“10”以及“11”,USB2.0芯片的SW包括SW1至SW4,USB2.0芯片的输出端口包括:D0+引脚和D0-引脚,D1+引脚和D1-引脚,D2+引脚和D2-引脚,D3+引脚和D3-引脚,控制信号“00”、与SW1以及D0+引脚和D0-引脚对应,控制信号“01”、与SW2以及D1+引脚和D1-引脚对应,控制信号“10”、与SW3以及D2+引脚和D2-引脚对应,控制信号“11”、与SW4以及D3+引脚和D3-引脚对应。
同样地,向USB3.0芯片输入的控制信号、USB3.0芯片的SW与USB3.0芯片的输出端口三者也是对应的,在此不在赘述。
在第一接口类型芯片为USB3.0芯片,第二接口类型第一芯片为USB2.0芯片,控制芯片包括GPIO控制芯片时,第二接口类型第二芯片也可以为USB2.0芯片。
一种实现中,在集成第二接口类型第一芯片的情况下,再集成第二接口类型第二芯片,可以增加第二接口类型芯片的输出端口,即,可以增加第二接口类型芯片对应的数据通道。
为了便于描述,将第二接口类型第一芯片表示为USB2.0-1,将第二接口类型第二芯片表示为USB2.0-2,示例性的,图9为提供的一种数据通道切换设备的结构框图,在图9中,控制芯片通过SEL引脚和SEO引脚向USB3.0芯片和USB2.0-1芯片出入控制信号。
一种示例中,当控制信号表示为“00”时,USB3.0芯片和USB2.0-1芯片切换的通道都为数据通道1,且USB3.0芯片的输出端口为TX0引脚和RX0引脚,USB2.0-1芯片的输出端口为D0+引脚和D0-引脚。
一种示例中,当控制信号表示为“01”时,USB3.0芯片和USB2.0-1芯片切换的通道都为数据通道2,且USB3.0芯片的输出端口为TX1引脚和RX1引脚,USB2.0-1芯片的输出端口为D1+引脚和D1-引脚。
一种示例中,当控制信号表示为“10”时,USB2.0-1芯片向USB2.0-2芯片的信号输入端(即,D+引脚和D-引脚)输入该控制信号,USB2.0-2芯片基于该控制信号切换的通道为数据通道3,USB3.0芯片切换的通道也为数据通道3,且USB3.0芯片的输出端口为TX2引脚和RX2引脚,USB2.0芯片的输出端口为D2+引脚和D2-引脚。
一种示例中,当控制信号表示为“11”时,USB2.0-1芯片向USB2.0-2芯片的信号输入端(即,D+引脚和D-引脚)输入该控制信号,USB2.0-2芯片基于该控制信号切换的通道为数据通道5,USB3.0芯片切换的通道也为数据通道5,且USB3.0芯片的输出端口为TX3引脚和RX3引脚,USB2.0芯片的输出端口为D3+引脚和D3引脚。
而且,在图9中,GPIO控制芯片也可以通过SEL引脚和SEO引脚向USB2.0-2芯片出入控制信号,例如,控制信号表示为“01”时,USB2.0-2芯片基于该控制信号可以切换到数据通道4,数据通道4为新增的通道,基于该数据通道4可以基于USB2.0链路实现对USB2.0设备的正确识别,且该USB2.0-2芯片的输出端口为D1+引脚和D1-引脚。
为了分析USB2.0-1的D1+引脚与D2+引脚连接,D1-引脚与D2-引脚连接后的,USB2.0芯片和USB3.0芯片之间的兼容性,在图9所示的内容的基础上,可以将USB数据流输入数据通道切换设备中,通过得到的眼图来确定数据通道切换设备是否合理。
示例性的,图10为提供的一种USB数据流的示意图,将图10所示的USB数据流输入数据通道切换设备后,可以得到如图11所示的USB数据流对应的结果示意图,通过从图11所示的结果示意图中提取出0ns至2ns的数据,可以得到图12所示的USB数据流对应的眼图示意图中的第一眼图,将第一眼图与预设的第二眼图进行对比,第一眼图和第二眼图没有交集部分,因此,可以确定通过将USB2.0-1的D1+引脚与D2+引脚连接,D1-引脚与D2-引脚连接后,可以提高USB2.0芯片和USB3.0芯片之间的兼容性。
以上是对数据通道切换设备的结构框图的有关介绍,以下将对数据通道切换设备的应用场景进行介绍,本实用新型提供的数据通道切换设备可以应用于智能交互平板显示设备中,例如,数据通道切换设备可以集成在大屏上。
当大屏通过第一数据线与笔记本1连接时,若大屏上的USB3.0的接口中插入有USB2.0优盘,大屏基于数据通道切换设备中的切换逻辑,可以切换到大屏中的第一数据通道,这样,笔记本1通过第一数据线,可以与切换的第一数据通道连接,进而显示优盘中的数据。
大屏还可以通过第二数据线与笔记本2连接,若用户想要通过笔记本2显示优盘中的数据,用户可以通过遥控器,或者通过点击或触摸的方式在大屏的设备切换菜单中选择笔记本2,这样,大屏基于数据通道切换设备可以重新切换通道,从而使得笔记本2可以与切换后的第二数据通道连接,进而显示优盘中的数据。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型的保护范围应以所附权利要求为准。

Claims (10)

1.一种数据通道切换设备,其特征在于,所述设备包括:控制芯片、第一接口类型芯片和第二接口类型第一芯片,所述控制芯片与所述第一接口类型芯片的第一控制信号输入端以及所述第二接口类型第一芯片的第二控制信号输入端连接;
所述第一接口类型芯片具有多个输出端口,所述控制芯片向所述第一接口类型芯片的第一控制信号输入端输入控制信号,所述第一接口类型芯片接收所述控制信号,控制各输出端口的输出状态;
所述第二接口类型第一芯片具有多个输出端口,且其中的第一输出端口和第二输出端口相连接,所述控制芯片向所述第二接口类型第一芯片的第二控制信号输入端输入所述控制信号,所述第二接口类型第一芯片接收所述控制信号,控制各输出端口的输出状态;
所述第一接口类型芯片的各输出端口,分别与所述第二接口类型第一芯片的各输出端口对应匹配,形成多个数据通道。
2.根据权利要求1所述的设备,其特征在于,所述设备还包括:第二接口类型第二芯片;
所述第二接口类型第一芯片的所述第一输出端口和所述第二输出端口相连接后,与所述第二接口类型第二芯片的第三控制信号输入端连接。
3.根据权利要求2所述的设备,其特征在于,所述控制芯片包括第一信号输出端口,并通过所述第一信号输出端口连接所述第一接口类型芯片的第一控制信号输入端以及所述第二接口类型第一芯片的第二控制信号输入端。
4.根据权利要求3所述的设备,其特征在于,所述控制芯片还包括第二信号输出端口,并通过所述第二信号输出端口连接所述第二接口类型第二芯片的第三控制信号输入端。
5.根据权利要求2所述的设备,其特征在于,所述第一接口类型芯片的各输出端口,分别与所述第二接口类型第一芯片的各输出端口、以及所述第二接口类型第二芯片的各输出端口对应匹配,形成多个数据通道。
6.根据权利要求3所述的设备,其特征在于,所述控制芯片通过所述第一信号输出端口连接所述第二接口类型第二芯片的第三控制信号输入端。
7.根据权利要求1所述的设备,其特征在于,所述控制芯片还包括第一信号输出端口和第二信号输出端口,并通过所述第一信号输出端口连接所述第一接口类型芯片的第一控制信号输入端,通过所述第二信号输出端口连接所述第二接口类型第一芯片的第二控制信号输入端。
8.根据权利要求2至7任意一项所述的设备,其特征在于,所述第一接口类型芯片为USB3.0芯片,所述第二接口类型第一芯片为USB2.0芯片,所述第二接口类型第二芯片为USB2.0芯片。
9.根据权利要求8所述的设备,其特征在于,所述第二接口类型第一芯片的第一输出端口包括:D1+引脚和D1-引脚;所述第二接口类型第一芯片的第二输出端口包括:D2+引脚和D2-引脚;
所述D1+引脚与所述D2+引脚连接,所述D1-引脚与所述D2-引脚连接。
10.根据权利要求8所述的设备,其特征在于,所述控制芯片包括GPIO控制芯片,所述控制芯片的第一信号输出端口包括SEL引脚和SEO引脚,所述第一接口类型芯片的第一控制信号输入端包括TX引脚和RX引脚,所述第二接口类型第一芯片的第二控制信号输入端包括D+引脚和D-引脚;
所述控制芯片的SEL引脚与所述第一接口类型芯片的TX引脚、以及所述第二接口类型第一芯片的D+引脚连接;
所述控制芯片的SEO引脚与所述第一接口类型芯片的RX引脚、以及所述第二接口类型第一芯片的D-引脚连接。
CN202221471224.7U 2022-06-14 2022-06-14 数据通道切换设备 Active CN218037986U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221471224.7U CN218037986U (zh) 2022-06-14 2022-06-14 数据通道切换设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221471224.7U CN218037986U (zh) 2022-06-14 2022-06-14 数据通道切换设备

Publications (1)

Publication Number Publication Date
CN218037986U true CN218037986U (zh) 2022-12-13

Family

ID=84377122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221471224.7U Active CN218037986U (zh) 2022-06-14 2022-06-14 数据通道切换设备

Country Status (1)

Country Link
CN (1) CN218037986U (zh)

Similar Documents

Publication Publication Date Title
US5615344A (en) Apparatus used to interface a peripheral device to a computer employing a reconfigurable interface circuit
US6886057B2 (en) Method and system for supporting multiple bus protocols on a set of wirelines
US20030229739A1 (en) Method and system for configuring a set of wire lines to communicate with AC or DC coupled protocols
JP4004308B2 (ja) 自動経路切り換え可能なusb制御回路
CN109446145B (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN112463702B (zh) 一种级联背板的cpld i2c通道地址分配方法及系统
CN112799985B (zh) Usb接口控制方法、usb控制电路及智能网联设备主板
CN115017083A (zh) 数据传输系统、数据传输装置以及数据传输方法
US7945807B2 (en) Communication system for a plurality of I/O cards by using the GPIO and a method thereof
JP2024508592A (ja) Usbインタフェースの多重化方法、回路、電子機器及び記憶媒体
CN218037986U (zh) 数据通道切换设备
CN117097614A (zh) 一种存储系统及其外插卡通信工作模式切换装置
CN108255759A (zh) Pci-e转接卡及数据处理系统
CN216388068U (zh) 一种pcie接口验证板及测试系统
US6919878B2 (en) Keyboard/mouse switching controller
US20060095626A1 (en) Multifunction adapter
CN112069109B (zh) 一种延伸转接板和转接装置以及转接方法
CN211180806U (zh) 基于hdmi接口的调试串口电路、hdmi接口模块及hdmi设备
CN100520727C (zh) 直立转接卡类型辨识方法及系统
CN111723032B (zh) 一种中断管控方法及电子设备
CN111274076A (zh) 调试系统
CN221352072U (zh) 一种信号切换装置和电子设备
CN115454748A (zh) 一种测试板卡,一种节点选择方法及组件
CN100385428C (zh) Ic卡控制器以及ic卡控制方法
CN215912180U (zh) 调试串口复用电路及多媒体播放设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant