CN217157277U - 共享smbus与uart接口的存储设备 - Google Patents
共享smbus与uart接口的存储设备 Download PDFInfo
- Publication number
- CN217157277U CN217157277U CN202221090822.XU CN202221090822U CN217157277U CN 217157277 U CN217157277 U CN 217157277U CN 202221090822 U CN202221090822 U CN 202221090822U CN 217157277 U CN217157277 U CN 217157277U
- Authority
- CN
- China
- Prior art keywords
- port
- connector
- storage device
- smbus
- uart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Transfer Systems (AREA)
Abstract
本申请提供了一种共享SMBUS与UART接口的存储设备，包括：接口与控制部件，控制部件包括：SMBUS端口、第一UART端口和第二UART端口；接口包括：第一连接器和第二连接器；第一连接器与第一UART端口连接，第二连接器与第二UART端口和SMBUS端口连接。本申请的存储设备可以根据存储设备不同工作模式下的使用需求，来导出控制部件的要被使用的端口，并降低成本。
Description
技术领域
本申请涉及存储设备，具体地，涉及共享SMBUS与UART接口的存储设备。
背景技术
图1展示了现有技术中的固态存储设备的框图。固态存储设备102同主机相耦合，用于为主机提供存储能力。主机同固态存储设备102之间可通过多种方式相耦合，耦合方式包括但不限于通过例如SATA(Serial Advanced Technology Attachment，串行高级技术附件)、SCSI(Small Computer System Interface，小型计算机系统接口)、SAS(SerialAttached SCSI，串行连接SCSI)、IDE(Integrated Drive Electronics，集成驱动器电子)、USB(Universal Serial Bus，通用串行总线)、PCIE(Peripheral Component InterconnectExpress,PCIe，高速外围组件互联)、NVMe(NVM Express，高速非易失存储)、以太网、光纤通道、无线通信网络等连接主机与固态存储设备102。主机可以是能够通过上述方式同存储设备相通信的信息处理设备，例如，个人计算机、平板电脑、服务器、便携式计算机、网络交换机、路由器、蜂窝电话、个人数字助理等。存储设备102包括接口103、控制部件104、一个或多个NVM芯片105以及DRAM(Dynamic Random Access Memory，动态随机访问存储器)110。
NAND闪存、相变存储器、FeRAM(Ferroelectric RAM，铁电存储器)、MRAM(MagneticRandom Access Memory，磁阻存储器)、RRAM(Resistive Random Access Memory，阻变存储器)、XPoint存储器等是常见的NVM。
接口103可适配于通过例如SATA、IDE、USB、PCIE、NVMe、SAS、以太网、光纤通道等方式与主机交换数据。
控制部件104用于控制在接口103、NVM芯片105以及DRAM 110之间的数据传输，还用于存储管理、主机逻辑地址到闪存物理地址映射、擦除均衡、坏块管理等。控制部件104可通过软件、硬件、固件或其组合的多种方式实现，例如，控制部件104可以是FPGA(Field-programmable gate array，现场可编程门阵列)、ASIC(Application SpecificIntegrated Circuit，应用专用集成电路)或者其组合的形式。控制部件104也可以包括处理器或者控制器，在处理器或控制器中执行软件来操纵控制部件104的硬件来处理IO(Input/Output)命令。控制部件104还可以耦合到DRAM 110，并可访问DRAM 110的数据。在DRAM110可存储FTL表和/或缓存的IO命令的数据。
主机还包括例如BMC(Baseboard Management Controller，基板管理控制器)和/或BIOS(BasicInputOutputSystem，基本输入输出系统)。BMC/B IOS通过例如MCTP(ManagementComponent Transport Protocol，管理组件传输协议，在例如https://www.dmtf.org/sites/default/files/standards/documents/DSP0236_1.3.1.pdf可获得)协议同存储设备通信。由例如PCIe总线、SMBus(System Management Bus，系统管理总线)总线或I2C(Inter-IntegratedCircuit)总线耦合到存储设备。从而BMC/BIOS同存储设备的通信，独立于计算机的CPU同存储设备的通信。即使在CPU繁忙或者CPU因故障而无法响应时，BMC/BIOS也能通过MCTP协议同存储设备通信。
相应地，存储设备通过SMBus总线同主机通信，从而控制部件104包括SMBus端口。以及为了调试或管理的目的，控制部件104还包括一个或多个例如UART(UniversalAsynchronous Receiver/Transmitter，通用异步收发器)端口。
存储设备的生产过程中需要提供固件下载与日志输出能力，还需要降低生产所需工装的复杂度(例如，使用单一的U.3接口)，而存储设备正常工作期间，需要满足协议要求(例如PCIe+SMBUS)。
实用新型内容
存储设备同主机的接口(也称为主机接口，例如图1的接口103)需要遵循指定的标准，并且具有受限的针脚数量与指定的用途。而存储部件的控制部件则具有丰富的端口以提供增强的功能。然而存储设备的主机接口的有限的针脚数量无法将控制部件的所有端口都导出给存储设备外部的其他设备。通过在存储设备设置额外的接口来导出控制部件的更多端口。然而连接额外的接口，又增加了连接到存储设备的主机或其他电子设备的成本和复杂度。并且，额外的接口又不是总需要被使用。希望根据存储设备不同工作模式下的使用需求，来导出控制部件的要被使用的端口，并降低成本。
根据本申请的第一方面，提供了根据本申请第一方面的第一存储设备，包括：接口与控制部件，控制部件包括：SMBUS端口、第一UART端口和第二UART端口；接口包括：第一连接器和第二连接器；第一连接器与第一UART端口连接，第二连接器与第二UART端口和SMBUS端口连接。
根据本申请的第一方面的第一存储设备，提供了根据本申请第一方面的第二存储设备，第一连接器是具有Micro-HDMI/Type-C物理形态的连接器；第二连接器是符合PCIe标准的连接器。
根据本申请的第一方面的第二存储设备，提供了根据本申请第一方面的第三存储设备，第一连接器与第一UART端口通过连线连接；第二连接器与第二UART端口和SMBUS端口通过连线连接。
根据本申请的第一方面的第三存储设备，提供了根据本申请第一方面的第四存储设备，第二连接器包括多个针脚，其中一部分针脚形成第一针脚组，又一部分针脚形成第二针脚组；第二UART端口和SMBUS端口与第一针脚组连接。
根据本申请的第一方面的第四存储设备，提供了根据本申请第一方面的第五存储设备，第一针脚组与SMBUS端口和第二UART端口之间仅通过连线直接连接；第一针脚组通过连线直接且同时连接到SMBUS端口与第二UART端口；在存储设备上，在控制部件之外，不包括用于切换SMBUS端口与第二UART端口分别到第一针脚组之间的连接的电路。
根据本申请的第一方面的第五存储设备，提供了根据本申请第一方面的第六存储设备，第一针脚组与SMBUS端口和第二UART端口之间包括仅用于调整电信号质量而不改变电信号的连接关系的电子元件。
根据本申请的第一方面的第六存储设备，提供了根据本申请第一方面的第七存储设备，控制部件还包括端口控制电路，端口控制电路与第二针脚组连接，以通过第二针脚组提供的电信号，指示存储设备的当前工作模式。
根据本申请的第一方面的第七存储设备，提供了根据本申请第一方面的第八存储设备，第二针脚组与端口控制电路之间通过跳线连接，通过设置跳线来指示存储设备的当前工作模式，端口控制电路是数字逻辑电路。
根据本申请的第一方面的第七或第八存储设备，提供了根据本申请第一方面的第九存储设备，第二针脚组提供的电信号是指定电平或电平组合。
根据本申请的第一方面的第七至第九存储设备之一，提供了根据本申请第一方面的第十存储设备，存储设备的工作模式包括第一种工作模式与第二种工作模式；第一种工作模式是生产模式，第二种工作模式是正常模式；在第一种工作模式中，第二UART端口被使用，SMBUS端口和第一UART端口被禁用；在第二种工作模式中，SMBUS端口和第一UART端口被使用，第二UART端口被禁用。
根据本申请的第一方面的第十存储设备，提供了根据本申请第一方面的第十一存储设备，在第一种工作模式中，所述存储设备仅通过第二连接器与外部电子设备连接；在第二种工作模式中，所述存储设备通过第一连接器和第二连接器与外部电子设备连接。
根据本申请的第一方面的第一至第十一存储设备之一，提供了根据本申请第一方面的第十二存储设备，第一连接器与第二连接器连接的外部电子设备是相同的电子设备或者是不同的2个电子设备。
根据本申请的第一方面的第十二存储设备，提供了根据本申请第一方面的第十三存储设备，2个电子设备中的一个电子设备是主机，另一个电子设备是集成于主机的调试设备。
根据本申请的第一方面的第十三存储设备，提供了根据本申请第一方面的第十四存储设备，主机通过第二连接器耦合到存储设备，调试设备通过第一连接器耦合到存储设备。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1展示了现有技术中的固态存储设备的框图；
图2展示了根据本申请实施例的存储设备的框图；
图3A展示了根据本申请实施例的存储设备的一种应用方式的示意图；
图3B展示了根据本申请实施例的存储设备的一种应用方式的示意图。
具体实施方式
下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图2展示了根据本申请实施例的存储设备的框图。
根据本申请实施例的存储设备，包括接口203与控制部件204。控制部件204包括SMBUS端口与例如2个UART端口(分别展示为UART1与UART2)。接口203包括连接器1与连接器2。连接器1是例如具有Micro-HDMI/Type-C物理形态的连接器。连接器2是例如符合PCIe标准的连接器。
存储设备包括连线，连接连接器1与控制部件204的端口UART1。从而外部设备连接到连接器1时，能够通过端口UART1同控制部件203通信。
存储设备还包括连线，连接连接器2与控制部件204的端口UART2与SMBUS端口。连接器2包括多个针脚，其中一部分针脚形成针脚组1，而另一部分针脚形成针脚组2。针脚组1通过连线同时连接到SMBUS端口与UART端口(UART1)。从而SMBUS端口与UART端口(UART1)共享针脚组1。并且根据本申请的实施例，在存储设备上，在控制部件204之外，不为SMBUS端口与UART端口(UART1)设置开关或多路器来切换SMBUS端口与UART端口(UART1)到针脚组1之间的连接，而是针脚组1通过连线直接且同时连接到SMBUS端口与UART端口(UART1)。并且，在针脚组1与SMBUS端口/UART端口(UART1)之间，除了连线，可以没有其他电子元件。可选地，在针脚组1与SMBUS端口/UART端口(UART1)之间包括的电子元件仅用于调整电信号质量而不改变电信号的连接关系。
存储设备还包括其他连线，将针脚组2连接到控制部件204。可选地，针脚组2通过跳线连接到控制部件204。跳线作为切换开关，可改变或选择控制部件204连接到针脚组2或其他具有指定电平状态的部件。从而针脚组2和/或跳线向控制部件204指示存储设备的工作模式。
根据本申请的实施例，在一种工作模式中(称为生产模式)，存储设备仅通过连接器2同外部电子设备连接。控制部件204的UART端口(UART2)工作，而SMBUS端口与UART1端口被禁用。
在另一种工作模式中(称为正常模式)，存储设备通过连接器1与连接器2同外部电子设备连接。连接器1与连接器2可连接相同的电子设备或不同的2个电子设备。在正常模式中，由于SMBUS端口被使用，因而UART2端口被禁用，而用UART1端口接替UART2端口来工作。
控制部件204根据从跳线和/或针脚组2接收的一个或多个电信号的状态，来获取当前的工作模式(生产模式或正常模式)。在生产模式中，控制部件204禁用SMBUS端口与UART1端口，以及开启UART2端口。在正常模式中，控制部件204禁用UART2端口，以及开启UART1端口与SMBUS端口。控制部件204通过被启用的UART端口(UART1或UART2)来同外部设备交互。
控制部件204还包括端口控制电路。端口控制电路接收从跳线和/或针脚组2提供的电信号状态，向UART1端口、UART2端口与SMBUS端口施加开启或禁用信号，来控制UART1端口、UART2端口与SMBUS端口的开启或禁用。特别地，端口控制电路是数字逻辑电路。从而无需通过处理器执行程序来实现端口控制电路的功能。
图3A展示了根据本申请实施例的存储设备的一种应用方式的示意图。
在存储设备的生产过程中，在生产线上，生产线的设备1仅通过连接器2连接存储设备。由于仅通过连接器2耦合存储设备，设备1无需提供用于耦合连接器1的装置，从而得以降低成本。设备1通过例如针脚组向存储设备的控制部件204施加指定电平或电平组合来指示处于生产模式。控制部件204使能端口UART2，并通过端口UART2以及针脚组1从设备1接收用于控制部件204的配置数据。还禁用SMBUS端口，从而设备1通过针脚组1提供的数据被端口UART2接收，而不会被SMBUS端口接收。在生产线上，控制部件204输出的信息(例如存储设备的工作状态)也通过端口UART2经由针脚组1提供给设备1(使用例如UART协议)。在生产模式，端口UART1也被禁用。
图3B展示了根据本申请实施例的存储设备的一种应用方式的示意图。
用户使用的存储设备处于正常模式。设备2是例如主机。主机通过连接器2耦合存储设备。主机通过连接器2的例如PCIe信号针脚使用存储设备的存储功能。主机还通过针脚组1耦合到控制部件204的SMBUS端口(使用例如SMBUS协议)。在正常模式，端口UART2被禁用，SMBUS端口被使能。从而设备2向SMBUS端口施加的信号不会被端口UART2接收。
在正常模式，控制部件204可以通过端口UART1输出信息(例如存储设备的工作状态，或调试信息)以替代端口UART2。为了接收控制部件204输出的信息，需要将外部设备(例如设备3)通过连接器1耦合到端口UART1。设备3是例如独立于主机的调试设备。可选地，设备3是集成于主机(设备2)的调试设备。
在正常模式，可选地，主机通过针脚组2向存储设备指示当前的工作模式。或者，通过设置存储设备的跳线来向控制部件204指示当前的工作模式(为正常模式)。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种存储设备，包括：接口与控制部件，其特征在于，控制部件包括：SMBUS端口、第一UART端口和第二UART端口；接口包括：第一连接器和第二连接器；
第一连接器与第一UART端口连接，第二连接器与第二UART端口和SMBUS端口连接。
2.根据权利要求1所述的存储设备，其特征在于，第一连接器是具有Micro-HDMI/Type-C物理形态的连接器；第二连接器是符合PCIe标准的连接器。
3.根据权利要求1或2项所述的存储设备，其特征在于，第二连接器包括多个针脚，其中一部分针脚形成第一针脚组，又一部分针脚形成第二针脚组；第二UART端口和SMBUS端口与第一针脚组连接。
4.根据权利要求3所述的存储设备，其特征在于，第一针脚组与SMBUS端口和第二UART端口之间仅通过连线直接连接；第一针脚组通过连线直接且同时连接到SMBUS端口与第二UART端口；
在存储设备上，在控制部件之外，不包括用于切换SMBUS端口与第二UART端口分别到第一针脚组之间的连接的电路。
5.根据权利要求4所述的存储设备，其特征在于，第一针脚组与SMBUS端口和第二UART端口之间包括仅用于调整电信号质量而不改变电信号的连接关系的电子元件。
6.根据权利要求5所述的存储设备，其特征在于，控制部件还包括端口控制电路，端口控制电路与第二针脚组连接，以通过第二针脚组提供的电信号，指示存储设备的当前工作模式。
7.根据权利要求6所述的存储设备，其特征在于，第二针脚组与端口控制电路之间通过跳线连接，通过设置跳线来指示存储设备的当前工作模式，端口控制电路是数字逻辑电路。
8.根据权利要求7所述的存储设备，其特征在于，存储设备的工作模式包括第一种工作模式与第二种工作模式；第一种工作模式是生产模式，第二种工作模式是正常模式；
在第一种工作模式中，第二UART端口被使用，SMBUS端口和第一UART端口被禁用；
在第二种工作模式中，SMBUS端口和第一UART端口被使用，第二UART端口被禁用。
9.根据权利要求8所述的存储设备，其特征在于，
在第一种工作模式中，所述存储设备仅通过第二连接器与外部电子设备连接；
在第二种工作模式中，所述存储设备通过第一连接器和第二连接器与外部电子设备连接。
10.根据权利要求1或2所述的存储设备，其特征在于，第一连接器与第二连接器连接的外部电子设备是相同的电子设备或者是不同的2个电子设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221090822.XU CN217157277U (zh) | 2022-05-09 | 2022-05-09 | 共享smbus与uart接口的存储设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221090822.XU CN217157277U (zh) | 2022-05-09 | 2022-05-09 | 共享smbus与uart接口的存储设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217157277U true CN217157277U (zh) | 2022-08-09 |
Family
ID=82666638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221090822.XU Active CN217157277U (zh) | 2022-05-09 | 2022-05-09 | 共享smbus与uart接口的存储设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217157277U (zh) |
-
2022
- 2022-05-09 CN CN202221090822.XU patent/CN217157277U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107871524B (zh) | 对存储装置进行复位的电子装置和操作该电子装置的方法 | |
| US8275599B2 (en) | Embedded bus emulation | |
| US9405717B2 (en) | Memory device debugging on host platforms | |
| US10614011B2 (en) | Apparatus, method, and electronic device for implementing solid-state drive data interaction | |
| US9460813B2 (en) | Memory system | |
| CN111581050B (zh) | 机箱、机箱监控系统及监控方法 | |
| CN108205393A (zh) | 用于半导体设备中的通信的系统和方法 | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| TW201344437A (zh) | 系統運作方法、記憶體控制器與記憶體儲存裝置 | |
| CN112951315A (zh) | 一种兼容nvme\ahci双协议硬盘测试装置及方法 | |
| CN217157277U (zh) | 共享smbus与uart接口的存储设备 | |
| US10169281B2 (en) | Switch system and operation method thereof | |
| CN117097614A (zh) | 一种存储系统及其外插卡通信工作模式切换装置 | |
| CN210958390U (zh) | 用于网络安全的隔离网闸设备 | |
| TW202111555A (zh) | 處理器/端點通信耦合件組態系統 | |
| WO2023030249A1 (zh) | 用于计算设备的设备管理方法、计算设备、装置和介质 | |
| CN107479938B (zh) | 电子设备及其启动方法 | |
| US20150134918A1 (en) | Single input/output cell with multiple bond pads and/or transmitters | |
| US20060095626A1 (en) | Multifunction adapter | |
| CN211787062U (zh) | Mctp设备测试装置 | |
| CN212302465U (zh) | 一种紧凑型调试接口及其连接器、电子系统 | |
| CN108984440B (zh) | 降低集成电路功耗的方法及其控制电路 | |
| US20090185559A1 (en) | Integration module for universal serial bus | |
| CN112947287A (zh) | 一种控制方法、控制器及电子设备 | |
| CN103135939A (zh) | 存取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |