KR20170059219A - 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법 - Google Patents

메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법 Download PDF

Info

Publication number
KR20170059219A
KR20170059219A KR1020150163295A KR20150163295A KR20170059219A KR 20170059219 A KR20170059219 A KR 20170059219A KR 1020150163295 A KR1020150163295 A KR 1020150163295A KR 20150163295 A KR20150163295 A KR 20150163295A KR 20170059219 A KR20170059219 A KR 20170059219A
Authority
KR
South Korea
Prior art keywords
block
spare
data
signal
area
Prior art date
Application number
KR1020150163295A
Other languages
English (en)
Inventor
김석중
장영욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150163295A priority Critical patent/KR20170059219A/ko
Priority to US15/249,928 priority patent/US10115479B2/en
Priority to CN201610987132.7A priority patent/CN107039088B/zh
Publication of KR20170059219A publication Critical patent/KR20170059219A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)

Abstract

메모리 장치는 메모리 셀 어레이 및 어드레스 디코더를 포함한다. 메모리 셀 어레이는 제1 불량 블록을 포함하는 일반 영역 및 제1 불량 블록을 대체하는 제1 여분 블록을 포함하는 여분 영역을 구비한다. 어드레스 디코더는 제1 불량 블록과 제1 여분 블록 간의 대체 정보를 저장하는 매핑 테이블 및 테스트 모드 레지스터를 구비한다. 어드레스 디코더는 어드레스 신호가 제1 불량 블록에 상응하는 경우 매핑 테이블을 참조하여 제1 여분 블록을 액세스한다. 메모리 장치의 테스트 시, 어드레스 디코더는 일반 영역과 제1 여분 블록에 1을 기입하고, 제1 여분 블록을 제외한 여분 영역에 0을 기입하고, 제2 불량 블록과 여분 영역에 포함되는 제2 여분 블록 간의 대체 정보를 매핑 테이블에 추가하고, 메모리 셀 어레이 전체로부터 독출된 데이터에 기초하여 대체 결과를 검증한다.

Description

메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법{MEMORY DEVICE, MEMORY SYSTEM AND METHOD OF VERIFYING REPAIR RESULT OF MEMORY DEVICE}
본 발명은 메모리 장치에 관한 것으로서, 더욱 상세하게는 불량 블록에 대한 1차 복구를 마친 메모리 장치에 추가 불량 블록이 발생한 경우, 2차 복구를 수행하고 상기 2차 복구 결과를 검증하는 메모리 장치에 관한 것이다.
메모리 장치(e.g. DRAM, SRAM, Flash Memory)를 생산하는 공정이 세분화되면서, 메모리 장치가 포함하는 불량 메모리 셀들의 수는 기하급수적으로 증가하고 있다. 메모리 장치의 메모리 셀 어레이는 일반 영역과 여분 영역으로 구분될 수 있다. 여분 영역의 웨이퍼 단계(EDS) 테스트 과정 중 찾아진 불량 블록은 사용되지 않도록 비활성화될 수 있다. 일반 영역의 웨이퍼 단계 테스트 과정 중에 찾아진 불량 블록은 여분 영역에 포함되는 여분 블록으로 대체하여 메모리 장치의 기능을 1차 복구할 수 있다.
웨이퍼를 패키지로 가공한 후 상기 메모리 장치의 일반 영역에 추가 불량 블록이 발생한 경우, 2차 복구를 수행하고 상기 2차 복구 결과를 검증할 수 있는 방법이 필요하다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 웨이퍼 단계에서 불량 블록에 대한 1차 복구를 마친 메모리 장치에 패키지 후 추가 불량 블록이 발생한 경우 2차 복구를 수행하고 상기 2차 복구 결과를 검증하는 메모리 장치 및 메모리 시스템을 제공하는데 있다.
본 발명의 일 목적은 웨이퍼 단계에서 불량 블록에 대한 1차 복구를 마친 메모리 장치에 패키지 후 추가 불량 블록이 발생한 경우 2차 복구를 수행하고 상기 2차 복구 결과를 검증하는 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 메모리 장치는 메모리 셀 어레이 및 어드레스 디코더를 포함한다. 상기 메모리 셀 어레이는 제1 불량 블록을 포함하는 일반 영역 및 상기 제1 불량 블록을 대체하는 제1 여분 블록을 포함하는 여분 영역을 구비한다. 상기 어드레스 디코더는 상기 제1 불량 블록과 상기 제1 여분 블록 간의 대체 정보를 저장하는 매핑 테이블 및 테스트 모드 레지스터를 구비한다. 상기 어드레스 디코더는 어드레스 신호가 상기 제1 불량 블록에 상응하는 경우 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 액세스한다. 상기 테스트 모드 레지스터의 저장 값이 활성화되고 상기 일반 영역이 제2 불량 블록을 더 포함하는 경우, 상기 어드레스 디코더는 상기 일반 영역과 상기 제1 여분 블록에 논리 하이 값을 기입하고, 상기 제1 여분 블록을 제외한 상기 여분 영역에 논리 로우 값을 기입하고, 상기 제2 불량 블록과 상기 여분 영역에 포함되는 제2 여분 블록 간의 대체 정보를 상기 매핑 테이블에 추가하고, 상기 어드레스 신호에 할당된 전 영역에 대해 상기 메모리 셀 어레이로부터 독출된 데이터에 기초하여 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증한다.
일 실시예에 있어서, 상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 모두 상기 논리 로우 값을 가지고 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재하지 않는다고 판단할 수 있다.
일 실시예에 있어서, 상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 상기 논리 하이 값을 가지거나 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 상기 논리 로우 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재한다고 판단할 수 있다.
일 실시예에 있어서, 상기 어드레스 디코더는 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 제외한 상기 여분 영역에서 상기 제2 여분 블록을 선택할 수 있다.
일 실시예에 있어서, 상기 일반 영역은 복수의 일반 서브 영역들을 포함하고, 상기 제1 및 제2 불량 블록들은 각각 상기 일반 서브 영역들 중 하나에 위치할 수 있다. 상기 여분 영역은 복수의 여분 서브 영역들을 포함하고, 상기 제1 및 제2 여분 블록들은 각각 상기 여분 서브 영역들 중 하나에 위치할 수 있다.
일 실시예에 있어서, 테스트 모드에 상응하는 상기 어드레스 신호 및 커맨드 신호가 인가되는 경우 상기 어드레스 디코더는 상기 테스트 모드 레지스터의 저장 값을 활성화할 수 있다.
일 실시예에 있어서, 상기 어드레스 디코더는 상기 어드레스 신호를 변환하여 제1 내부 어드레스 신호를 생성하고, 데이터 신호를 변환하여 제1 내부 데이터 신호를 생성하고, 상기 제1 내부 어드레스 신호 및 상기 제1 내부 데이터 신호를 통해 상기 일반 영역을 액세스할 수 있다. 상기 어드레스 디코더는 상기 어드레스 신호를 변환하여 제2 내부 어드레스 신호를 생성하고, 상기 데이터 신호를 변환하여 제2 내부 데이터 신호를 생성하고, 상기 제2 내부 어드레스 신호 및 상기 제2 내부 데이터 신호를 통해 상기 여분 영역을 액세스할 수 있다.
일 실시예에 있어서, 상기 논리 하이 값은 1이고, 상기 논리 로우 값은 0일 수 있다.
일 실시예에 있어서, 상기 논리 하이 값은 0이고, 상기 논리 로우 값은 1일 수 있다.
일 실시예에 있어서, 상기 제1 불량 블록은 상기 일반 영역 내 제1 워드 라인에 연결된 불량 메모리 셀들을 포함하고, 상기 제2 불량 블록은 상기 일반 영역 내 제2 워드 라인에 연결된 불량 메모리 셀들을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 여분 블록은 상기 여분 영역 내 제3 워드 라인에 연결된 여분 메모리 셀들을 포함하고, 상기 제2 여분 블록은 상기 여분 영역 내 제4 워드 라인에 연결된 여분 메모리 셀들을 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 메모리 시스템은 메모리 장치 및 프로세서를 포함한다. 상기 프로세서는 상기 메모리 장치에 어드레스 신호, 데이터 신호 및 커맨드 신호를 제공한다. 상기 메모리 장치는 메모리 셀 어레이 및 어드레스 디코더를 포함한다. 상기 메모리 셀 어레이는 제1 불량 블록을 포함하는 일반 영역 및 상기 제1 불량 블록을 대체하는 제1 여분 블록을 포함하는 여분 영역을 구비한다. 상기 어드레스 디코더는 상기 제1 불량 블록과 상기 제1 여분 블록 간의 대체 정보를 저장하는 매핑 테이블 및 테스트 모드 레지스터를 구비한다. 상기 어드레스 디코더는 상기 어드레스 신호가 상기 제1 불량 블록에 상응하는 경우 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 액세스한다. 상기 테스트 모드 레지스터의 저장 값이 활성화되고 상기 일반 영역이 제2 불량 블록을 더 포함하는 경우, 상기 어드레스 디코더는 상기 일반 영역과 상기 제1 여분 블록에 논리 하이 값을 기입하고, 상기 제1 여분 블록을 제외한 상기 여분 영역에 논리 로우 값을 기입하고, 상기 제2 불량 블록과 상기 여분 영역에 포함되는 제2 여분 블록 간의 대체 정보를 상기 매핑 테이블에 추가하고, 상기 어드레스 신호에 할당된 전 영역에 대해 상기 메모리 셀 어레이로부터 독출된 데이터에 기초하여 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하여 검증 결과 신호로서 출력한다.
일 실시예에 있어서, 상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 모두 상기 논리 로우 값을 가지고 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재하지 않는다고 판단하고 상기 검증 결과 신호를 활성화할 수 있다.
일 실시예에 있어서, 상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 상기 논리 하이 값을 가지거나 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 상기 논리 로우 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재한다고 판단하고 상기 검증 결과 신호를 비활성화할 수 있다.
일 실시예에 있어서, 상기 프로세서가 테스트 모드에 상응하는 상기 어드레스 신호 및 상기 커맨드 신호를 상기 메모리 장치에 제공하는 경우, 상기 어드레스 디코더는 상기 테스트 모드 레지스터의 저장 값을 활성화할 수 있다.
일 실시예에 있어서, 상기 어드레스 디코더는 상기 어드레스 신호를 변환하여 제1 내부 어드레스 신호를 생성하고, 상기 데이터 신호를 변환하여 제1 내부 데이터 신호를 생성하고, 상기 제1 내부 어드레스 신호 및 상기 제1 내부 데이터 신호를 통해 상기 일반 영역을 액세스할 수 있다. 상기 어드레스 디코더는 상기 어드레스 신호를 변환하여 제2 내부 어드레스 신호를 생성하고, 상기 데이터 신호를 변환하여 제2 내부 데이터 신호를 생성하고, 상기 제2 내부 어드레스 신호 및 상기 제2 내부 데이터 신호를 통해 상기 여분 영역을 액세스할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 메모리장치는 제1 불량 블록을 포함하는 일반 영역 및 상기 제1 불량 블록을 대체하는 제1 여분 블록을 포함하는 여분 영역을 구비하는 메모리 셀 어레이; 및 상기 제1 불량 블록과 상기 제1 여분 블록 간의 대체 정보를 저장하는 매핑 테이블 및 테스트 모드 레지스터를 구비하는 어드레스 디코더를 포함하고, 상기 메모리 장치의 복구 검증 방법은 상기 테스트 모드 레지스터의 저장 값을 활성화하는 단계; 상기 어드레스 디코더가 상기 일반 영역이 제2 불량 블록을 더 포함하는지 확인하는 단계; 상기 어드레스 디코더가 상기 일반 영역과 상기 제1 여분 블록에 논리 하이 값을 기입하고, 상기 제1 여분 블록을 제외한 상기 여분 영역에 논리 로우 값을 기입하는 단계; 상기 일반 영역이 상기 제2 불량 블록을 더 포함하는 경우, 상기 제2 불량 블록과 상기 여분 영역에 포함되는 제2 여분 블록 간의 대체 정보를 상기 매핑 테이블에 추가하는 단계; 및 상기 일반 영역이 상기 제2 불량 블록을 더 포함하는 경우, 상기 어드레스 디코더가 어드레스 신호에 할당된 전 영역에 대해 상기 메모리 셀 어레이로부터 독출된 데이터에 기초하여 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계를 포함한다.
일 실시예에 있어서, 상기 대체 정보를 상기 매핑 테이블에 추가하는 단계는, 상기 어드레스 디코더가 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 제외한 상기 여분 영역에서 상기 제2 여분 블록을 선택하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계는, 상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 모두 상기 논리 로우 값을 가지고 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재하지 않는다고 판단하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계는, 상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 상기 논리 하이 값을 가지거나 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 상기 논리 로우 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재한다고 판단하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따른 메모리 장치 및 메모리 시스템은 패키지 후 추가 불량 블록이 발생한 메모리 장치의 2차 복구를 수행한 후 상기 2차 복구가 오류 없이 수행되었는지를 확인함으로써 양산 단계에서 메모리 장치의 불량률을 저감시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 2는 도 1의 메모리 장치에 포함되는 일반 영역이 추가적인 제2 불량 블록을 포함하는 경우의 메모리 셀 어레이를 나타내는 도면이다.
도 3은 도 1의 메모리 장치에 포함되는 매핑 테이블의 초기 정보를 나타내는 표이다.
도 4는 도 1의 메모리 장치에 포함되는 제1 일반 영역과 제1 여분 블록에 논리 하이 값을 기입하는 과정을 나타내는 도면이다.
도 5는 도 1의 메모리 장치에 포함되는 제1 여분 블록을 제외한 여분 영역에 논리 로우 값을 기입하는 과정을 나타내는 도면이다.
도 6은 도 1의 메모리 장치에 포함되는 제2 불량 블록을 여분 영역에 포함되는 제2 여분 블록으로 대체한 경우의 메모리 셀 어레이를 나타내는 도면이다.
도 7은 도 1의 메모리 장치에 포함되는 제2 불량 블록을 여분 영역에 포함되는 제2 여분 블록으로 대체한 경우의 매핑 테이블을 나타내는 표이다.
도 8은 제2 불량 블록을 제2 여분 블록으로 오류 없이 대체한 경우 메모리 셀 어레이로부터 독출된 데이터를 나타내는 표이다.
도 9는 제2 불량 블록을 제2 여분 블록으로 대체할 때 오류가 발생한 경우 메모리 셀 어레이로부터 독출된 데이터를 나타내는 표이다.
도 10 및 11은 도 1의 메모리 장치에 포함되는 일반 영역 및 여분 영역의 일 실시예를 나타내는 도면들이다.
도 12는 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치의 복구 검증 방법을 나타내는 순서도이다.
도 14는 도 13의 순서도에 포함되는 상기 대체 정보를 상기 매핑 테이블에 추가하는 단계를 나타내는 순서도이다.
도 15는 도 13의 순서도에 포함되는 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계를 나타내는 순서도이다.
도 16은 본 발명의 실시예들에 따른 메모리 장치가 모바일 시스템에 응용된 예를 나타내는 도면이다.
도 17은 본 발명의 실시예들에 따른 메모리 장치가 컴퓨팅 시스템에 응용된 예를 나타내는 도면이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(120) 및 어드레스 디코더(110)를 포함한다. 메모리 셀 어레이(120)는 일반 영역(130) 및 복구 영역(120)을 포함한다.
일반 영역(130)은 제1 불량 블록(EDS_FAIL_BLK)을 포함한다. 일 실시예에 있어서, 제1 불량 블록(EDS_FAIL_BLK)은 일반 영역(130) 내 적어도 하나의 제1 워드 라인에 연결된 불량 메모리 셀들을 포함할 수 있다. 복구 영역(140)은 제1 불량 블록(EDS_FAIL_BLK)을 대체하는 제1 여분 블록(EDS_RED_BLK)을 포함한다. 일 실시예에 있어서, 제1 여분 블록(EDS_RED_BLK)은 복구 영역(140) 내 적어도 하나의 제2 워드 라인에 연결된 여분 메모리 셀들을 포함할 수 있다.
어드레스 디코더(110)는 매핑 테이블(MAPPING TABLE; 111) 및 테스트 모드 레지스터(TMRS; 112)를 포함한다. 매핑 테이블(111)은 제1 불량 블록(EDS_FAIL_BLK)과 제1 여분 블록(EDS_RED_BLK) 간의 대체 정보를 저장한다. 어드레스 디코더(110)는 어드레스 신호(ADDR)가 제1 불량 블록(EDS_FAIL_BLK)에 상응하는 경우 매핑 테이블(111)을 참조하여 제1 여분 블록(EDS_RED_BLK)을 액세스한다.
메모리 장치(100)의 패키징 후 메모리 장치(100)를 테스트하는 경우, 테스트 모드에 상응하는 어드레스 신호(ADDR) 및 커맨드 신호(CMD)가 인가되는 경우 어드레스 디코더(110)는 테스트 모드 레지스터(112)의 저장 값을 활성화할 수 있다. 일 실시예에 있어서, 테스트 모드 레지스터(112)의 저장 값이 활성화된 경우를 PPR (Post Package Repair) 모드라 칭할 수 있다.
테스트 모드 레지스터(112)의 저장 값이 활성화되고, 일반 영역(130)이 제2 불량 블록(ADD_FAIL_BLK)을 더 포함하는 경우, 1) 어드레스 디코더(110)는 일반 영역(130)과 제1 여분 블록(EDS_RED_BLK)에 논리 하이 값을 기입하고, 2) 어드레스 디코더(110)는 제1 여분 블록(EDS_RED_BLK)을 제외한 여분 영역(140)에 논리 로우 값을 기입하고, 3) 제2 불량 블록(ADD_FAIL_BLK)과 여분 영역(140)에 포함되는 제2 여분 블록(ADD_RED_BLK) 간의 대체 정보를 매핑 테이블(111)에 추가하고, 4) 어드레스 신호(ADDR)에 할당된 전 영역에 대해 메모리 셀 어레이(120)로부터 독출된 데이터에 기초하여 제2 불량 블록(ADD_FAIL_BLK)을 제2 여분 블록(ADD_RED_BLK)으로 대체한 결과를 검증한다.
상기 1) 과정은 도 4를 참조하여 후술하고, 상기 2) 과정은 도 5를 참조하여 후술하고, 상기 3) 과정은 도 6 및 7을 참조하여 후술하고, 상기 4) 과정은 도 8 및 9를 참조하여 후술한다.
일 실시예에 있어서, 상기 논리 하이 값은 1이고, 상기 논리 로우 값은 0일 수 있다. 다른 실시예에 있어서, 상기 논리 하이 값은 0이고, 상기 논리 로우 값은 1일 수 있다. 이제부터 상기 논리 하이 값이 1이고 상기 논리 로우 값이 0인 경우에 대해서 설명한다. 상기 논리 하이 값이 0이고 상기 논리 로우 값이 1인 경우는 상기 논리 하이 값이 1이고 상기 논리 로우 값이 0인 경우를 참조하여 이해할 수 있으므로 설명을 생략한다.
어드레스 디코더(110)는 어드레스 신호(ADDR)를 변환하여 제1 내부 어드레스 신호(ADDR_INT1)를 생성하고, 데이터 신호(DATA)를 변환하여 제1 내부 데이터 신호(DATA_INT1)를 생성하고, 제1 내부 어드레스 신호(ADDR_INT1) 및 제1 내부 데이터 신호(DATA_INT1)를 통해 일반 영역(130)을 액세스할 수 있다. 일 실시예에 있어서, 제1 내부 어드레스 신호(ADDR_INT1)는 일반 영역(130)의 행 어드레스 신호 및 열 어드레스 신호를 포함할 수 있다. 어드레스 디코더(110)는 어드레스 신호(ADDR)를 변환하여 제2 내부 어드레스 신호(ADDR_INT2)를 생성하고, 데이터 신호(DATA)를 변환하여 제2 내부 데이터 신호(DATA_INT2)를 생성하고, 제2 내부 어드레스 신호(ADDR_INT2) 및 제2 내부 데이터 신호(DATA_INT2)를 통해 여분 영역(140)을 액세스할 수 있다. 일 실시예에 있어서, 제2 내부 어드레스 신호(ADDR_INT2)는 여분 영역(140)의 행 어드레스 신호 및 열 어드레스 신호를 포함할 수 있다.
일 실시예에 있어서, 제2 불량 블록(ADD_FAIL_BLK)은 일반 영역(130) 내 적어도 하나의 제3 워드 라인에 연결된 불량 메모리 셀들을 포함할 수 있다. 제2 여분 블록(ADD_RED_BLK)은 여분 영역(140) 내 적어도 하나의 제4 워드 라인에 연결된 여분 메모리 셀들을 포함할 수 있다.
도 1은 제1 및 제2 불량 블록들(EDS_FAIL_BLK 및 ADD_FAIL_BLK)이 각각 일반 영역(130) 내의 한 곳에 뭉쳐 있는 경우를 도시하나, 제1 및 제2 불량 블록들(EDS_FAIL_BLK 및 ADD_FAIL_BLK)은 각각 분리되어 일반 영역(130) 내에 산재할 수 있다(도 1 상 미도시). 도 1은 제1 및 제2 여분 블록들(EDS_RED_BLK 및 ADD_RED_BLK)이 각각 여분 영역(140) 내의 한 곳에 뭉쳐 있는 경우를 도시하나, 제1 및 제2 여분 블록들(EDS_RED_BLK 및 ADD_RED_BLK)은 각각 분리되어 여분 영역(140) 내에 산재할 수 있다(도 1 상 미도시).
도 2는 도 1의 메모리 장치에 포함되는 일반 영역이 추가적인 제2 불량 블록을 포함하는 경우의 메모리 셀 어레이를 나타내는 도면이다. 도 2, 4, 5 및 6은 메모리 셀 어레이(120)의 일반 영역(130)이 8개의 일반 블록들(NOR_BLK_1 내지 NOR_BLK_8)을 포함하고, 메모리 셀 어레이(120)의 여분 영역(140)이 4개의 여분 블록들(REP_BLK_1 내지 REP_BLK_4)을 포함하는 경우를 나타낸다. 일 실시예에 있어서, 일반 영역(130)은 8개보다 많은 또는 적은 수의 일반 블록들을 포함할 수 있다. 일반 영역(130)이 8개보다 많은 또는 적은 수의 일반 블록들을 포함하는 경우는 도 2, 4, 5 및 6을 참조하여 이해할 수 있으므로 자세한 설명은 생략한다. 일 실시예에 있어서, 여분 영역(140)은 4개보다 많은 또는 적은 수의 여분 블록들을 포함할 수 있다. 여분 영역(140)이 4개보다 많은 또는 적은 수의 여분 블록들을 포함하는 경우는 도 2, 4, 5 및 6을 참조하여 이해할 수 있으므로 자세한 설명은 생략한다.
도 2를 참조하면, 어드레스 신호(ADDR) 000은 제1 일반 블록(NOR_BLK_1)에 상응한다. 제1 불량 블록(EDS_FAIL_BLK)인 제2 일반 블록(NOR_BLK_2)은 제1 여분 블록(REP_BLK_1; EDS_RED_BLK)으로 대체되어, 어드레스 신호(ADDR) 001은 제1 여분 블록(EDS_RED_BLK)에 상응한다. 어드레스 신호(ADDR) 010, 011, 100, 101, 110 및 111은 각각 제3 내지 제8 일반 블록들(NOR_BLK_3 내지 NOR_BLK_8)에 상응한다.
도 3은 도 1의 메모리 장치에 포함되는 매핑 테이블의 초기 정보를 나타내는 표이다.
도 3을 참조하면, 매핑 테이블(111)은 도 2에서 설명한 어드레스 신호(ADDR)와 메모리 셀 어레이(120)에 포함되는 블록들 간의 매핑 관계를 저장한다. 매핑 테이블(111)은 제1 불량 블록(EDS_FAIL_BLK)인 제2 일반 블록(NOR_BLK_2)을 제1 여분 블록(REP_BLK_1; EDS_RED_BLK)으로 대체한 정보를 저장하여, 어드레스 신호(ADDR) 001을 제1 여분 블록(REP_BLK_1)에 매핑한다.
도 4는 도 1의 메모리 장치에 포함되는 제1 일반 영역과 제1 여분 블록에 논리 하이 값을 기입하는 과정을 나타내는 도면이다.
도 4를 참조하면, 어드레스 디코더(110)는 어드레스 신호(ADDR)에 할당된 전 영역(000~111)에 대하여 논리 하이 값(1)을 기입한다. 정상 동작하는 제1 일반 블록(NOR_BLK_1), 제3 내지 제6 일반 블록들(NOR_BLK_3 내지 NOR_BLK_6), 제8 일반 블록(NOR_BLK_8) 및 제1 여분 블록(EDS_RED_BLK)에 논리 하이 값이 기입된다. 정상 동작하지 않는 제2 불량 블록(ADD_FAIL_BLK)에는 논리 하이 값이 기입되지 않는다.
도 5는 도 1의 메모리 장치에 포함되는 제1 여분 블록을 제외한 여분 영역에 논리 로우 값을 기입하는 과정을 나타내는 도면이다.
도 5를 참조하면, 어드레스 디코더(110)는 제1 여분 블록(EDS_RED_BLK)을 제외한 여분 영역(140)에 논리 로우 값(0)을 기입한다. 다시 말하면, 제2 내지 제4 여분 블록들(REP_BLK_2 내지 REP_BLK_4)에 논리 로우 값이 기입된다.
도 6은 도 1의 메모리 장치에 포함되는 제2 불량 블록을 여분 영역에 포함되는 제2 여분 블록으로 대체한 경우의 메모리 셀 어레이를 나타내는 도면이다. 도 7은 도 1의 메모리 장치에 포함되는 제2 불량 블록을 여분 영역에 포함되는 제2 여분 블록으로 대체한 경우의 매핑 테이블을 나타내는 표이다.
도 6 및 7을 참조하면, 어드레스 디코더(110)는 매핑 테이블(111)을 참조하여 제1 여분 블록(REP_BLK_1)을 제외한 여분 영역(140), 다시 말하면 제2 내지 제4 여분 블록들(REP_BLK_2 내지 REP_BLK_4),에서 제2 불량 블록(ADD_FAIL_BLK)을 대체할 여분 블록을 선택할 수 있다. 도 6 및 7은 어드레스 디코더(110)가 제2 불량 블록(ADD_FAIL_BLK)을 대체할 여분 블록으로서 제2 여분 블록(REP_BLK_2)을 선택한 경우를 도시한다. 일 실시예에 있어서, 어드레스 디코더(110)는 제2 불량 블록(ADD_FAIL_BLK)을 대체할 여분 블록으로서 제3 여분 블록(REP_BLK_3) 또는 제4 여분 블록(REP_BLK_4)을 선택할 수도 있다.
도 7의 매핑 테이블(111)은 제2 불량 블록(ADD_FAIL_BLK)인 제7 일반 블록(NOR_BLK_7)을 제2 여분 블록(REP_BLK_2)으로 대체한 정보를 저장하여, 어드레스 신호(ADDR) 110을 제2 여분 블록(REP_BLK_2)에 매핑한다.
도 8은 제2 불량 블록을 제2 여분 블록으로 오류 없이 대체한 경우 메모리 셀 어레이로부터 독출된 데이터를 나타내는 표이다.
도 8을 참조하면, 어드레스 신호(ADDR)에 할당된 전 영역(000~111)에 대해 메모리 셀 어레이(120)로부터 데이터(READ DATA)를 독출한 경우, 데이터(READ DATA) 중 제2 여분 블록(REP_BLK_2)에 상응하는 일부 데이터(DATA1)가 모두 상기 논리 로우 값을 가지고, 데이터(READ DATA)에서 일부 데이터(DATA1)를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지므로, 어드레스 디코더(110)는 "제2 불량 블록(ADD_FAIL_BLK)을 제2 여분 블록(REP_BLK_2)으로 대체한 결과에 오류가 존재하지 않는다(REPAIR SUCCESS)"고 판단할 수 있다.
도 9는 제2 불량 블록을 제2 여분 블록으로 대체할 때 오류가 발생한 경우 메모리 셀 어레이로부터 독출된 데이터를 나타내는 표이다.
도 9를 참조하면, 데이터(READ DATA) 중 제2 여분 블록(REP_BLK_2)에 상응하는 일부 데이터(DATA1)가 상기 논리 하이 값을 가지거나 데이터(READ DATA)에서 일부 데이터(DATA1)를 제외한 나머지 데이터가 상기 논리 로우 값을 가지므로, 어드레스 디코더(110)가 "제2 불량 블록(ADD_FAIL_BLK)을 제2 여분 블록(REP_BLK_2)으로 대체한 결과에 오류가 존재한다(REPAIR FAIL)"고 판단할 수 있다.
도 10 및 11은 도 1의 메모리 장치에 포함되는 일반 영역 및 여분 영역의 일 실시예를 나타내는 도면들이다.
도 10을 참조하면, 일반 영역(130)은 복수의 일반 서브 영역들(131, 132 및 133)을 포함할 수 있다. 일반 영역(130)은 웨이퍼 테스트 단계에서의 복수의 제1 불량 블록들(EDS_FAIL_BLK_1 내지 EDS_FAIL_BLK_M)(M은 자연수) 및 PPR(Post Package Repair) 단계에서의 제2 불량 블록(ADD_FAIL_BLK)을 포함할 수 있다. 제1 불량 블록들(EDS_FAIL_BLK_1 내지 EDS_FAIL_BLK_M) 및 제2 불량 블록(ADD_FAIL_BLK)은 각각 일반 서브 영역들(131, 132 및 133) 중 하나에 위치할 수 있다.
도 11을 참조하면, 여분 영역(140)은 복수의 여분 서브 영역들(141, 142 및 143)을 포함할 수 있다. 여분 영역(140)은 제1 불량 블록들(EDS_FAIL_BLK_1 내지 EDS_FAIL_BLK_M)을 대체하는 제1 여분 블록들(EDS_RED_BLK_1 내지 EDS_RED_BLK_M) 및 제2 불량 블록(ADD_FAIL_BLK)을 대체하는 제2 여분 블록(ADD_RED_BLK)을 포함할 수 있다. 제1 여분 블록들(EDS_RED_BLK_1 내지 EDS_RED_BLK_M) 및 제2 여분 블록(ADD_RED_BLK)은 각각 여분 서브 영역들(141, 142 및 143) 중 하나에 위치할 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 12를 참조하면, 메모리 시스템(200)은 프로세서(210) 및 메모리 장치(220)를 포함한다. 메모리 장치(220)는 메모리 셀 어레이(240) 및 어드레스 디코더(230)를 포함한다. 메모리 셀 어레이(240)는 일반 영역(250) 및 복구 영역(260)을 포함한다.
프로세서(210)는 메모리 장치(220)에 어드레스 신호(ADDR), 데이터 신호(DATA) 및 커맨드 신호(CMD)를 제공한다.
일반 영역(250)은 제1 불량 블록(EDS_FAIL_BLK)을 포함한다. 일 실시예에 있어서, 제1 불량 블록(EDS_FAIL_BLK)은 일반 영역(250) 내 적어도 하나의 제1 워드 라인에 연결된 불량 메모리 셀들을 포함할 수 있다. 복구 영역(260)은 제1 불량 블록(EDS_FAIL_BLK)을 대체하는 제1 여분 블록(EDS_RED_BLK)을 포함한다. 일 실시예에 있어서, 제1 여분 블록(EDS_RED_BLK)은 복구 영역(260) 내 적어도 하나의 제2 워드 라인에 연결된 여분 메모리 셀들을 포함할 수 있다.
어드레스 디코더(230)는 매핑 테이블(MAPPING TABLE; 231) 및 테스트 모드 레지스터(TMRS; 232)를 포함한다. 매핑 테이블(231)은 제1 불량 블록(EDS_FAIL_BLK)과 제1 여분 블록(EDS_RED_BLK) 간의 대체 정보를 저장한다. 어드레스 디코더(230)는 어드레스 신호(ADDR)가 제1 불량 블록(EDS_FAIL_BLK)에 상응하는 경우 매핑 테이블(231)을 참조하여 제1 여분 블록(EDS_RED_BLK)을 액세스한다.
메모리 장치(220)의 패키징 후 메모리 장치(220)를 테스트하는 경우, 프로세서(210)는 메모리 장치(220)에 테스트 모드에 상응하는 어드레스 신호(ADDR) 및 커맨드 신호(CMD)를 인가하고, 어드레스 디코더(230)는 테스트 모드 레지스터(232)의 저장 값을 활성화할 수 있다. 일 실시예에 있어서, 테스트 모드 레지스터(232)의 저장 값이 활성화된 경우를 PPR (Post Package Repair) 모드라 칭할 수 있다.
테스트 모드 레지스터(232)의 저장 값이 활성화되고, 일반 영역(250)이 제2 불량 블록(ADD_FAIL_BLK)을 더 포함하는 경우, 1) 어드레스 디코더(230)는 일반 영역(250)과 제1 여분 블록(EDS_RED_BLK)에 논리 하이 값을 기입하고, 2) 어드레스 디코더(230)는 제1 여분 블록(EDS_RED_BLK)을 제외한 여분 영역(260)에 논리 로우 값을 기입하고, 3) 제2 불량 블록(ADD_FAIL_BLK)과 여분 영역(260)에 포함되는 제2 여분 블록(ADD_RED_BLK) 간의 대체 정보를 매핑 테이블(231)에 추가하고, 4) 어드레스 신호(ADDR)에 할당된 전 영역에 대해 메모리 셀 어레이(240)로부터 독출된 데이터에 기초하여 제2 불량 블록(ADD_FAIL_BLK)을 제2 여분 블록(ADD_RED_BLK)으로 대체한 결과를 검증하여 검증 결과 신호(VRS)로서 출력한다.
상기 1) 과정은 도 4를 참조하여 이해할 수 있고, 상기 2) 과정은 도 5를 참조하여 이해할 수 있고, 상기 3) 과정은 도 6 및 7을 참조하여 이해할 수 있고, 상기 4) 과정은 도 8 및 9를 참조하여 이해할 수 있다.
일 실시예에 있어서, 상기 데이터 중 제2 여분 블록(ADD_RED_BLK)에 상응하는 일부 데이터가 모두 상기 논리 로우 값을 가지고 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지는 경우, 어드레스 디코더(230)가 "제2 불량 블록(ADD_FAIL_BLK)을 제2 여분 블록(ADD_RED_BLK)으로 대체한 결과에 오류가 존재하지 않는다"고 판단하고 검증 결과 신호(VRS)를 활성화할 수 있다. 상기 실시예는 도 8을 참조하여 이해할 수 있다.
다른 실시예에 있어서, 상기 데이터 중 제2 여분 블록(ADD_RED_BLK)에 상응하는 일부 데이터가 상기 논리 하이 값을 가지거나 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 상기 논리 로우 값을 가지는 경우, 어드레스 디코더(230)가 "제2 불량 블록(ADD_FAIL_BLK)을 제2 여분 블록(ADD_RED_BLK)으로 대체한 결과에 오류가 존재한다"고 판단하고 검증 결과 신호(VRS)를 비활성화할 수 있다. 상기 실시예는 도 9를 참조하여 이해할 수 있다.
어드레스 디코더(230)는 어드레스 신호(ADDR)를 변환하여 제1 내부 어드레스 신호(ADDR_INT1)를 생성하고, 데이터 신호(DATA)를 변환하여 제1 내부 데이터 신호(DATA_INT1)를 생성하고, 제1 내부 어드레스 신호(ADDR_INT1) 및 제1 내부 데이터 신호(DATA_INT1)를 통해 일반 영역(250)을 액세스할 수 있다. 어드레스 디코더(230)는 어드레스 신호(ADDR)를 변환하여 제2 내부 어드레스 신호(ADDR_INT2)를 생성하고, 데이터 신호(DATA)를 변환하여 제2 내부 데이터 신호(DATA_INT2)를 생성하고, 제2 내부 어드레스 신호(ADDR_INT2) 및 제2 내부 데이터 신호(DATA_INT2)를 통해 여분 영역(260)을 액세스할 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치의 복구 검증 방법을 나타내는 순서도이다.
도 13을 참조하면, 메모리 장치는 제1 불량 블록을 포함하는 일반 영역 및 상기 제1 불량 블록을 대체하는 제1 여분 블록을 포함하는 여분 영역을 구비하는 메모리 셀 어레이; 및 상기 제1 불량 블록과 상기 제1 여분 블록 간의 대체 정보를 저장하는 매핑 테이블 및 테스트 모드 레지스터를 구비하는 어드레스 디코더를 포함한다. 일 실시예에 있어서, 상기 메모리 장치는 도 1의 메모리 장치(100)와 동일 또는 유사한 구조를 가질 수 있다.
상기 메모리 장치의 복구 검증 방법은 상기 테스트 모드 레지스터의 저장 값을 활성화하는 단계(단계 S110)를 포함한다. 상기 메모리 장치의 패키징 후 메모리 장치를 테스트하는 경우, 테스트 모드에 상응하는 어드레스 신호 및 커맨드 신호가 상기 어드레스 디코더에 인가되고, 상기 어드레스 디코더는 상기 테스트 모드 레지스터의 저장 값을 활성화할 수 있다.
상기 메모리 장치의 복구 검증 방법은 상기 어드레스 디코더가 상기 일반 영역이 제2 불량 블록을 더 포함하는지 확인하는 단계(단계 S120)를 포함한다. 상기 어드레스 디코더는 상기 메모리 셀 어레이에 상기 어드레스 전 영역에 대해 각각 기입 및 독출 동작을 수행하여 상기 일반 영역이 상기 제2 불량 블록을 더 포함하는지 확인할 수 있다. 상기 어드레스 디코더가 상기 일반 영역이 제2 불량 블록을 더 포함하는지 확인하는 단계(S120)는 도 4를 참조하여 이해할 수 있다.
상기 메모리 장치의 복구 검증 방법은 상기 어드레스 디코더가 상기 일반 영역과 상기 제1 여분 블록에 논리 하이 값을 기입하고, 상기 제1 여분 블록을 제외한 상기 여분 영역에 논리 로우 값을 기입하는 단계(단계 S130); 상기 일반 영역이 상기 제2 불량 블록을 더 포함하는 경우, 상기 제2 불량 블록과 상기 여분 영역에 포함되는 제2 여분 블록 간의 대체 정보를 상기 매핑 테이블에 추가하는 단계(단계 S140); 및 상기 일반 영역이 상기 제2 불량 블록을 더 포함하는 경우, 상기 어드레스 디코더가 어드레스 신호에 할당된 전 영역에 대해 상기 메모리 셀 어레이로부터 독출된 데이터에 기초하여 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계(단계 S150)를 포함한다. 상기 단계들(S130, S140 및 S150)은 도 4 내지 9를 참조하여 이해할 수 있다.
도 14는 도 13의 순서도에 포함되는 상기 대체 정보를 상기 매핑 테이블에 추가하는 단계를 나타내는 순서도이다.
도 14를 참조하면, 상기 대체 정보를 상기 매핑 테이블에 추가하는 단계(S140)는, 상기 어드레스 디코더가 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 제외한 상기 여분 영역에서 상기 제2 여분 블록을 선택하는 단계(단계 S141)를 포함할 수 있다. 상기 제1 여분 블록을 제외한 상기 여분 영역에서 상기 제2 여분 블록을 선택하는 단계(S141)는 도 6을 참조하여 이해할 수 있다.
도 15는 도 13의 순서도에 포함되는 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계를 나타내는 순서도이다.
도 15를 참조하면, 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계(S150)는, 상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 모두 상기 논리 로우 값을 가지고 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재하지 않는다고 판단하는 단계(단계 S151); 및 상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 상기 논리 하이 값을 가지거나 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 상기 논리 로우 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재한다고 판단하는 단계(단계 S152)를 포함할 수 있다. 상기 단계들(S151 및 S152)은 도 8 및 9를 참조하여 이해할 수 있다.
도 16은 본 발명의 실시예들에 따른 메모리 장치가 모바일 시스템에 응용된 예를 나타내는 도면이다.
도 16을 참조하면, 모바일 시스템(300)은 어플리케이션 프로세서(310), 통신(Connectivity)부(320), 사용자 인터페이스(330), 비휘발성 메모리 장치(NVM)(340), 메모리 장치(350) 및 파워 서플라이(360)를 포함한다. 실시예에 따라, 모바일 시스템(300)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(310)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(310)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(310)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(310)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신부(320)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(320)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(320)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
메모리 장치(350)는 어플리케이션 프로세서(310)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 메모리 장치(350)는 도 1의 메모리 장치(100)로 구현될 수 있다. 메모리 장치(350)의 구성 및 동작에 대해서는 도 1 내지 11을 참조하여 이해할 수 있으므로, 상세한 설명은 생략한다.
비휘발성 메모리 장치(340)는 모바일 시스템(300)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 예를 들어, 비휘발성 메모리 장치(340)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
사용자 인터페이스(330)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(360)는 모바일 시스템(300)의 동작 전압을 공급할 수 있다.
또한, 실시예에 따라, 모바일 시스템(300)은 이미지 프로세서를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
모바일 시스템(300) 또는 모바일 시스템(300)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
도 17은 본 발명의 실시예들에 따른 메모리 장치가 컴퓨팅 시스템에 응용된 예를 나타내는 도면이다.
도 17을 참조하면, 컴퓨팅 시스템(400)은 프로세서(410), 입출력 허브(IOH)(420), 입출력 컨트롤러 허브(ICH)(430), 적어도 하나의 메모리 모듈(440) 및 그래픽 카드(450)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(400)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(410)는 특정 계산들 또는 태스크들을 실행하는 특정 소프트웨어를 실행하는 것과 같이 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(410)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(410)는 하나의 프로세서 코어를 포함하거나, 복수의 프로세서 코어들을 포함할 수 있다. 예를 들어, 프로세서(410)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 17에는 하나의 프로세서(410)를 포함하는 컴퓨팅 시스템(400)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(400)은 복수의 프로세서들을 포함할 수 있다.
프로세서(410)는 메모리 모듈(440)의 동작을 제어하는 메모리 컨트롤러를 포함할 수 있다. 프로세서(410)에 포함된 메모리 컨트롤러는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 상기 메모리 컨트롤러와 메모리 모듈(440) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(440)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러는 입출력 허브(420) 내에 위치할 수 있다. 상기 메모리 컨트롤러를 포함하는 입출력 허브(420)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
메모리 모듈(440)은 메모리 컨트롤러로부터 제공된 데이터를 저장하는 복수의 메모리 장치들(MEM)(441)을 포함할 수 있다. 메모리 장치들(441)의 각각은 도 1의 메모리 장치(100)로 구현될 수 있다. 메모리 장치들(441)의 구성 및 동작에 대해서는 도 1 내지 11을 참조하여 이해할 수 있으므로, 상세한 설명은 생략한다.
입출력 허브(420)는 그래픽 카드(450)와 같은 장치들과 프로세서(410) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(420)는 다양한 방식의 인터페이스를 통하여 프로세서(410)에 연결될 수 있다. 예를 들어, 입출력 허브(420)와 프로세서(410)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 입출력 허브(420)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(420)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다. 도 17에는 하나의 입출력 허브(420)를 포함하는 컴퓨팅 시스템(400)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(400)은 복수의 입출력 허브들을 포함할 수 있다.
그래픽 카드(450)는 AGP 또는 PCIe를 통하여 입출력 허브(420)와 연결될 수 있다. 그래픽 카드(450)는 영상을 표시하기 위한 디스플레이 장치를 제어할 수 있다. 그래픽 카드(450)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 그래픽 카드(450)는 입출력 허브(420) 외부에 위치할 수도 있고 입출력 허브(420)의 내부에 위치할 수도 있다. 입출력 허브(4320)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(420)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(430)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(430)는 내부 버스를 통하여 입출력 허브(420)와 연결될 수 있다. 예를 들어, 입출력 허브(420)와 입출력 컨트롤러 허브(430)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(430)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(430)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(410), 입출력 허브(420) 및 입출력 컨트롤러 허브(430)는 각각 분리된 칩셋들 또는 집적 회로들로 구현될 수도 있고, 프로세서(410), 입출력 허브(420) 및 입출력 컨트롤러 허브(430) 중에서 둘 이상의 구성요소들이 하나의 칩셋으로 구현될 수도 있다.
본 발명은 메모리 장치를 사용하는 다양한 종류의 컴퓨팅 시스템에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 캠코더(Camcoder), 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 스마트 카드(Smart Card), 프린터(Printer) 등에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 제1 불량 블록을 포함하는 일반 영역 및 상기 제1 불량 블록을 대체하는 제1 여분 블록을 포함하는 여분 영역을 구비하는 메모리 셀 어레이; 및
    상기 제1 불량 블록과 상기 제1 여분 블록 간의 대체 정보를 저장하는 매핑 테이블 및 테스트 모드 레지스터를 구비하고, 어드레스 신호가 상기 제1 불량 블록에 상응하는 경우 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 액세스하는 어드레스 디코더를 포함하고,
    상기 테스트 모드 레지스터의 저장 값이 활성화되고 상기 일반 영역이 제2 불량 블록을 더 포함하는 경우, 상기 어드레스 디코더는 상기 일반 영역과 상기 제1 여분 블록에 논리 하이 값을 기입하고, 상기 제1 여분 블록을 제외한 상기 여분 영역에 논리 로우 값을 기입하고, 상기 제2 불량 블록과 상기 여분 영역에 포함되는 제2 여분 블록 간의 대체 정보를 상기 매핑 테이블에 추가하고, 상기 어드레스 신호에 할당된 전 영역에 대해 상기 메모리 셀 어레이로부터 독출된 데이터에 기초하여 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 메모리 장치.
  2. 제1 항에 있어서,
    상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 모두 상기 논리 로우 값을 가지고 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재하지 않는다고 판단하는 메모리 장치.
  3. 제1 항에 있어서,
    상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 상기 논리 하이 값을 가지거나 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 상기 논리 로우 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재한다고 판단하는 메모리 장치.
  4. 제1 항에 있어서,
    상기 어드레스 디코더는 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 제외한 상기 여분 영역에서 상기 제2 여분 블록을 선택하는 메모리 장치.
  5. 제1 항에 있어서,
    상기 일반 영역은 복수의 일반 서브 영역들을 포함하고, 상기 제1 및 제2 불량 블록들은 각각 상기 일반 서브 영역들 중 하나에 위치하고,
    상기 여분 영역은 복수의 여분 서브 영역들을 포함하고, 상기 제1 및 제2 여분 블록들은 각각 상기 여분 서브 영역들 중 하나에 위치하는 메모리 장치.
  6. 제1 항에 있어서,
    테스트 모드에 상응하는 상기 어드레스 신호 및 커맨드 신호가 인가되는 경우 상기 어드레스 디코더는 상기 테스트 모드 레지스터의 저장 값을 활성화하는 메모리 장치.
  7. 제1 항에 있어서,
    상기 어드레스 디코더는 상기 어드레스 신호를 변환하여 제1 내부 어드레스 신호를 생성하고, 데이터 신호를 변환하여 제1 내부 데이터 신호를 생성하고, 상기 제1 내부 어드레스 신호 및 상기 제1 내부 데이터 신호를 통해 상기 일반 영역을 액세스하고,
    상기 어드레스 디코더는 상기 어드레스 신호를 변환하여 제2 내부 어드레스 신호를 생성하고, 상기 데이터 신호를 변환하여 제2 내부 데이터 신호를 생성하고, 상기 제2 내부 어드레스 신호 및 상기 제2 내부 데이터 신호를 통해 상기 여분 영역을 액세스하는 메모리 장치.
  8. 제1 항에 있어서,
    상기 논리 하이 값은 1이고, 상기 논리 로우 값은 0인 메모리 장치.
  9. 제1 항에 있어서,
    상기 논리 하이 값은 0이고, 상기 논리 로우 값은 1인 메모리 장치.
  10. 제1 항에 있어서,
    상기 제1 불량 블록은 상기 일반 영역 내 제1 워드 라인에 연결된 불량 메모리 셀들을 포함하고, 상기 제2 불량 블록은 상기 일반 영역 내 제2 워드 라인에 연결된 불량 메모리 셀들을 포함하는 메모리 장치.
  11. 제10 항에 있어서,
    상기 제1 여분 블록은 상기 여분 영역 내 제3 워드 라인에 연결된 여분 메모리 셀들을 포함하고, 상기 제2 여분 블록은 상기 여분 영역 내 제4 워드 라인에 연결된 여분 메모리 셀들을 포함하는 메모리 장치.
  12. 메모리 장치; 및
    상기 메모리 장치에 어드레스 신호, 데이터 신호 및 커맨드 신호를 제공하는 프로세서를 포함하고,
    상기 메모리 장치는,
    제1 불량 블록을 포함하는 일반 영역 및 상기 제1 불량 블록을 대체하는 제1 여분 블록을 포함하는 여분 영역을 구비하는 메모리 셀 어레이; 및
    상기 제1 불량 블록과 상기 제1 여분 블록 간의 대체 정보를 저장하는 매핑 테이블 및 테스트 모드 레지스터를 구비하고, 상기 어드레스 신호가 상기 제1 불량 블록에 상응하는 경우 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 액세스하는 어드레스 디코더를 포함하고,
    상기 테스트 모드 레지스터의 저장 값이 활성화되고 상기 일반 영역이 제2 불량 블록을 더 포함하는 경우, 상기 어드레스 디코더는 상기 일반 영역과 상기 제1 여분 블록에 논리 하이 값을 기입하고, 상기 제1 여분 블록을 제외한 상기 여분 영역에 논리 로우 값을 기입하고, 상기 제2 불량 블록과 상기 여분 영역에 포함되는 제2 여분 블록 간의 대체 정보를 상기 매핑 테이블에 추가하고, 상기 어드레스 신호에 할당된 전 영역에 대해 상기 메모리 셀 어레이로부터 독출된 데이터에 기초하여 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하여 검증 결과 신호로서 출력하는 메모리 시스템.
  13. 제12 항에 있어서,
    상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 모두 상기 논리 로우 값을 가지고 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재하지 않는다고 판단하고 상기 검증 결과 신호를 활성화하는 메모리 시스템.
  14. 제12 항에 있어서,
    상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 상기 논리 하이 값을 가지거나 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 상기 논리 로우 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재한다고 판단하고 상기 검증 결과 신호를 비활성화하는 메모리 시스템.
  15. 제12 항에 있어서,
    상기 프로세서가 테스트 모드에 상응하는 상기 어드레스 신호 및 상기 커맨드 신호를 상기 메모리 장치에 제공하는 경우, 상기 어드레스 디코더는 상기 테스트 모드 레지스터의 저장 값을 활성화하는 메모리 시스템.
  16. 제12 항에 있어서,
    상기 어드레스 디코더는 상기 어드레스 신호를 변환하여 제1 내부 어드레스 신호를 생성하고, 상기 데이터 신호를 변환하여 제1 내부 데이터 신호를 생성하고, 상기 제1 내부 어드레스 신호 및 상기 제1 내부 데이터 신호를 통해 상기 일반 영역을 액세스하고,
    상기 어드레스 디코더는 상기 어드레스 신호를 변환하여 제2 내부 어드레스 신호를 생성하고, 상기 데이터 신호를 변환하여 제2 내부 데이터 신호를 생성하고, 상기 제2 내부 어드레스 신호 및 상기 제2 내부 데이터 신호를 통해 상기 여분 영역을 액세스하는 메모리 시스템.
  17. 제1 불량 블록을 포함하는 일반 영역 및 상기 제1 불량 블록을 대체하는 제1 여분 블록을 포함하는 여분 영역을 구비하는 메모리 셀 어레이; 및 상기 제1 불량 블록과 상기 제1 여분 블록 간의 대체 정보를 저장하는 매핑 테이블 및 테스트 모드 레지스터를 구비하는 어드레스 디코더를 포함하는 메모리 장치의 복구 검증 방법으로서,
    상기 테스트 모드 레지스터의 저장 값을 활성화하는 단계;
    상기 어드레스 디코더가 상기 일반 영역이 제2 불량 블록을 더 포함하는지 확인하는 단계;
    상기 어드레스 디코더가 상기 일반 영역과 상기 제1 여분 블록에 논리 하이 값을 기입하고, 상기 제1 여분 블록을 제외한 상기 여분 영역에 논리 로우 값을 기입하는 단계;
    상기 일반 영역이 상기 제2 불량 블록을 더 포함하는 경우, 상기 제2 불량 블록과 상기 여분 영역에 포함되는 제2 여분 블록 간의 대체 정보를 상기 매핑 테이블에 추가하는 단계; 및
    상기 일반 영역이 상기 제2 불량 블록을 더 포함하는 경우, 상기 어드레스 디코더가 어드레스 신호에 할당된 전 영역에 대해 상기 메모리 셀 어레이로부터 독출된 데이터에 기초하여 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계를 포함하는 메모리 장치의 복구 검증 방법.
  18. 제17 항에 있어서,
    상기 대체 정보를 상기 매핑 테이블에 추가하는 단계는,
    상기 어드레스 디코더가 상기 매핑 테이블을 참조하여 상기 제1 여분 블록을 제외한 상기 여분 영역에서 상기 제2 여분 블록을 선택하는 단계를 포함하는 메모리 장치의 복구 검증 방법.
  19. 제17 항에 있어서,
    상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계는,
    상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 모두 상기 논리 로우 값을 가지고 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 모두 상기 논리 하이 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재하지 않는다고 판단하는 단계를 포함하는 메모리 장치의 복구 검증 방법.
  20. 제17 항에 있어서,
    상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과를 검증하는 단계는,
    상기 데이터 중 상기 제2 여분 블록에 상응하는 일부 데이터가 상기 논리 하이 값을 가지거나 상기 데이터에서 상기 일부 데이터를 제외한 나머지 데이터가 상기 논리 로우 값을 가지는 경우, 상기 어드레스 디코더가 상기 제2 불량 블록을 상기 제2 여분 블록으로 대체한 결과에 오류가 존재한다고 판단하는 단계를 포함하는 메모리 장치의 복구 검증 방법.
KR1020150163295A 2015-11-20 2015-11-20 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법 KR20170059219A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150163295A KR20170059219A (ko) 2015-11-20 2015-11-20 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
US15/249,928 US10115479B2 (en) 2015-11-20 2016-08-29 Memory device, memory system and method of verifying repair result of memory device
CN201610987132.7A CN107039088B (zh) 2015-11-20 2016-11-09 验证存储器件的修复结果的存储器件、存储器系统以及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150163295A KR20170059219A (ko) 2015-11-20 2015-11-20 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법

Publications (1)

Publication Number Publication Date
KR20170059219A true KR20170059219A (ko) 2017-05-30

Family

ID=58719752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150163295A KR20170059219A (ko) 2015-11-20 2015-11-20 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법

Country Status (3)

Country Link
US (1) US10115479B2 (ko)
KR (1) KR20170059219A (ko)
CN (1) CN107039088B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220057093A (ko) * 2020-10-29 2022-05-09 에스케이하이닉스 주식회사 반도체 테스트 시스템

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105406441B (zh) 2015-12-15 2019-04-09 陈泽 一种电源接地故障保护电路
US10395750B2 (en) * 2017-10-05 2019-08-27 Dell Products, Lp System and method for post-package repair across DRAM banks and bank groups
US11437120B2 (en) 2017-10-31 2022-09-06 SK Hynix Inc. Memory system for activating redundancy memory cell and operating method thereof
KR102373315B1 (ko) * 2017-10-31 2022-03-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102447152B1 (ko) 2017-12-26 2022-09-26 삼성전자주식회사 비휘발성 메모리 장치, 비휘발성 메모리 장치의 동작 방법 및 저장 장치
JP7171286B2 (ja) * 2018-07-20 2022-11-15 ラピスセミコンダクタ株式会社 半導体メモリ装置
CN110879931B (zh) * 2018-09-05 2022-04-05 长鑫存储技术有限公司 可视化的存储器芯片修补分析程式检验方法和装置
CN111312319B (zh) * 2018-12-12 2022-03-01 北京兆易创新科技股份有限公司 一种数据替换的方法以及装置
CN114116324A (zh) 2020-08-27 2022-03-01 长鑫存储技术(上海)有限公司 数据传输电路和存储器
US11335426B2 (en) * 2020-10-16 2022-05-17 Micron Technology, Inc. Targeted test fail injection
CN112667445B (zh) * 2021-01-12 2022-05-03 长鑫存储技术有限公司 封装后的内存修复方法及装置、存储介质、电子设备
CN112927744B (zh) * 2021-03-22 2023-10-13 西安紫光国芯半导体有限公司 3d芯片的存储器修复方法及相关设备
CN113539347B (zh) * 2021-07-21 2023-08-18 长鑫存储技术有限公司 存储器修补线路确定方法及装置、存储介质及电子设备
US11657888B1 (en) * 2022-03-01 2023-05-23 Nanya Technology Corporation Test platform and redundancy fuse latch analysis method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708601A (en) 1993-12-09 1998-01-13 Sgs-Thomson Microelectronics S.R.L. Integrated circuitry for checking the utilization rate of redundancy memory elements in a semiconductor memory device
KR100205006B1 (ko) * 1996-10-08 1999-06-15 윤종용 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치
US6032264A (en) 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
JP2001358296A (ja) * 2000-06-14 2001-12-26 Mitsubishi Electric Corp 半導体集積回路装置
US7930592B2 (en) * 2002-12-16 2011-04-19 International Business Machines Corporation Enabling memory redundancy during testing
US7734966B1 (en) 2002-12-26 2010-06-08 Marvell International Ltd. Method and system for memory testing and test data reporting during memory testing
DE10307027A1 (de) * 2003-02-20 2004-09-09 Infineon Technologies Ag Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
US6985391B2 (en) * 2004-05-07 2006-01-10 Micron Technology, Inc. High speed redundant data sensing method and apparatus
US7457167B2 (en) * 2006-10-26 2008-11-25 Atmel Corporation Method for preventing over-erasing of unused column redundant memory cells in a flash memory having single-transistor memory cells
KR100882484B1 (ko) * 2007-04-10 2009-02-09 삼성전자주식회사 에러 검출 기능을 가지는 반도체 메모리 장치, 이를 구비한메모리 시스템 및 반도체 메모리 장치의 데이터 출력 방법
JP2008299918A (ja) * 2007-05-29 2008-12-11 Toshiba Microelectronics Corp 不揮発性半導体記憶装置及びその不良ブロック置き換え方法
KR101369362B1 (ko) 2008-01-09 2014-03-05 삼성전자주식회사 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및액세스 방법
US8683276B2 (en) 2012-02-15 2014-03-25 Industrial Technology Research Institute Apparatus and method for repairing an integrated circuit
KR101862379B1 (ko) * 2013-04-19 2018-07-05 삼성전자주식회사 Ｅｃｃ 동작과 리던던시 리페어 동작을 공유하는 메모리 장치
KR102124987B1 (ko) * 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20150033859A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220057093A (ko) * 2020-10-29 2022-05-09 에스케이하이닉스 주식회사 반도체 테스트 시스템

Also Published As

Publication number Publication date
CN107039088A (zh) 2017-08-11
US10115479B2 (en) 2018-10-30
CN107039088B (zh) 2021-07-13
US20170148529A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
KR20170059219A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
CN108694017B (zh) 存储器系统及其操作方法
US9727412B2 (en) Memory device having error notification function
US8799717B2 (en) Hardwired remapped memory
US20140047300A1 (en) Memory storage device, memory controller thereof, and method for processing data thereof
US20160034348A1 (en) Semiconductor memory device having selective ecc function
US9460816B2 (en) Semiconductor memory devices and memory systems including the same
US9007856B2 (en) Repair control circuit and semiconductor memory device including the same
CN110716883A (zh) 存储器系统及其操作方法
US9437327B2 (en) Combined rank and linear address incrementing utility for computer memory test operations
US20120297115A1 (en) Program code loading and accessing method, memory controller, and memory storage apparatus
US9859023B2 (en) Memory test system and method of testing memory device
KR20160060956A (ko) 어드레스 리매핑된 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
US20140372833A1 (en) Data protecting method, memory controller and memory storage device
US9467175B2 (en) Decoding method, memory storage device and memory controlling circuit unit
US20150199201A1 (en) Memory system operating method providing hardware initialization
US9472305B2 (en) Method of repairing a memory device and method of booting a system including the memory device
US8738847B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
US20140198593A1 (en) Redundancy circuit and semiconductor memory device including the same
KR102144107B1 (ko) 리페어 제어 회로 및 이를 포함하는 반도체 메모리 장치
US20170115925A1 (en) Valid data merging method, memory controller and memory storage apparatus
US20150128000A1 (en) Method of operating memory system
US11689224B2 (en) Error correction device and method for generating syndromes and partial coefficient information in a parallel
CN112540866B (zh) 存储器装置及其数据存取方法
KR20150051641A (ko) 메모리 시스템의 동작 방법