CN113539347B - 存储器修补线路确定方法及装置、存储介质及电子设备 - Google Patents

存储器修补线路确定方法及装置、存储介质及电子设备 Download PDF

Info

Publication number
CN113539347B
CN113539347B CN202110824854.1A CN202110824854A CN113539347B CN 113539347 B CN113539347 B CN 113539347B CN 202110824854 A CN202110824854 A CN 202110824854A CN 113539347 B CN113539347 B CN 113539347B
Authority
CN
China
Prior art keywords
line
data
area
normal area
repaired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110824854.1A
Other languages
English (en)
Other versions
CN113539347A (zh
Inventor
杨波
骆晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110824854.1A priority Critical patent/CN113539347B/zh
Priority to PCT/CN2021/121341 priority patent/WO2023000499A1/zh
Publication of CN113539347A publication Critical patent/CN113539347A/zh
Priority to US17/651,446 priority patent/US11862279B2/en
Application granted granted Critical
Publication of CN113539347B publication Critical patent/CN113539347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本公开是关于一种存储器修补线路确定方法及装置、计算机可读存储介质及电子设备，该存储器修补线路确定方法包括：在正常区域的各线路中均写入第一预设数据组，在冗余区域的各线路中写入第二预设数据组，冗余区域的各线路中写入的第二预设数据组不同，第二预设数据组与第一预设数据组不同；使用冗余区域中的线路对正常区域中的线路进行修补；读取修补后的正常区域中各线路的数据；根据正常区域中各线路的数据、修补后的正常区域中各线路的数据或冗余区域中各线路的数据，确定正常区域中的被修补线路以及冗余区域中的去修补线路。本公开可以用于验证修补规则的准确性。

Description

存储器修补线路确定方法及装置、存储介质及电子设备
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种存储器修补线路确定方法及存储器修补线路确定装置、计算机可读存储介质及电子设备。
背景技术
随着存储器制作体积的不断缩小、存储容量的不断增加，存储器芯片在研制、生产和使用过程中产生的失效问题不可避免，通常可以采用冗余区域对存储器芯片中的失效位置进行修补处理。
现有技术，通常是根据特定的修补规则，分派冗余区域中的修补线路，以对失效位置进行修补。
验证修补规则被执行的准确性是芯片中的失效位置被顺利修补的前提。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种存储器修补线路确定方法及存储器修补线路确定装置、计算机可读存储介质及电子设备，用于验证修补规则的准确性。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的第一方面，提供一种存储器修补线路确定方法，所述方法包括：
在正常区域的各线路中均写入第一预设数据组，在冗余区域的各线路中写入第二预设数据组，所述冗余区域的各线路中写入的所述第二预设数据组不同，所述第二预设数据组与所述第一预设数据组不同；
使用所述冗余区域中的线路对所述正常区域中的线路进行修补；
读取修补后的所述正常区域中各线路的数据；
根据所述正常区域中各线路的数据、修补后的所述正常区域中各线路的数据或所述冗余区域中各线路的数据，确定所述正常区域中的被修补线路以及所述冗余区域中的去修补线路。
在一种可选的实施方式中，所述第一预设数据组为全0或全1的数据。
在一种可选的实施方式中，在所述正常区域的各线路中写入的所述第一预设数据组至少部分不同。
在一种可选的实施方式中，使用所述冗余区域中的线路对所述正常区域中的线路进行修补包括：
开启所述正常区域的修补功能。
在一种可选的实施方式中，所述方法还包括：
在正常区域的各线路中写入第一预设数据组之前，关闭所述正常区域的修补功能。
在一种可选的实施方式中，所述线路为列线路或行线路。
在一种可选的实施方式中，在所述线路为列线路时，所述第一预设数据组为第一预设数据列，所述第二预设数据组为第二预设数据列。
在一种可选的实施方式中，在所述线路为行线路时，所述第一预设数据组为第一预设数据行，所述第二预设数据组为第二预设数据行。
在一种可选的实施方式中，根据所述正常区域中各线路的数据、修补后的所述正常区域中各线路的数据或所述冗余区域中各线路的数据，确定所述正常区域中的被修补线路以及所述冗余区域中的去修补线路包括：
根据所述正常区域中各线路的数据和修补后的所述正常区域中各线路的数据，确定所述正常区域中的被修补线路；
根据修补后的所述正常区域中各线路的数据与所述冗余区域中各线路的数据，确定所述冗余区域中的去修补线路。
在一种可选的实施方式中，根据所述正常区域中各线路的数据和修补后的所述正常区域中各线路的数据，确定所述正常区域中的被修补线路包括：
将修补后的所述正常区域中与所述正常区域中数据不同的线路，确定为所述被修补线路。
在一种可选的实施方式中，根据修补后的所述正常区域中各线路的数据与所述冗余区域中各线路的数据，确定所述冗余区域中的去修补线路包括：
将所述冗余区域中与修补后的所述正常区域中数据相同的线路确定为所述去修补线路。
在一种可选的实施方式中，所述方法还包括：
根据所述去修补线路和所述被修补线路，验证预设修补规则的准确性。
根据本公开的第二方面，提供一种存储器修补线路确定装置，所述装置包括：
数据写入模块，用于在正常区域的各线路中均写入第一预设数据组，在冗余区域的各线路中写入第二预设数据组，所述冗余区域的各线路中写入的所述第二预设数据组不同，所述第二预设数据组与所述第一预设数据组不同；
线路修补模块，用于使用所述冗余区域中的线路对所述正常区域中的线路进行修补；
数据读取模块，用于读取修补后的所述正常区域中各线路的数据；
线路确定模块，用于根据所述正常区域中各线路的数据、修补后的所述正常区域中各线路的数据或所述冗余区域中各线路的数据，确定所述正常区域中的被修补线路以及所述冗余区域中的去修补线路。
根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的存储器修补线路确定方法。
根据本公开的第四方面，提供一种电子设备，包括：
处理器；
存储器，用于存储一个或多个程序，当所述一个或多个程序被所述处理器执行时，使得所述处理器实现上述的存储器修补线路确定方法。
本公开提供的技术方案可以包括以下有益效果：
本公开的示例性实施例中的存储器修补线路确定方法及装置，一方面，通过在正常区域的各线路中写入第一预设数据组，再在冗余区域的各线路中写入不同的第二预设数据组，以对冗余区域的各线路分别进行标记，以便于在使用冗余区域中的线路对正常区域中的线路进行修补时，可以根据读取的修补后的正常区域中各线路的数据，判断是正常区域中的被修补线路。另一方面，通过对比读取的修补后的正常区域中各线路的数据与冗余区域中各线路的数据，可以确定是用于进行修补的冗余区域中的去修补线路。又一方面，根据上述的被修补线路和去修补线路可以判断实际的修补方式是否与预设修补规则中指定的修补方式相同，以达到验证预设修补规则准确性的目的。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施方式的一种芯片的结构示意图；
图2示意性示出了根据本公开的示例性实施方式的存储器修补线路确定方法的流程示意图；
图3示意性示出了根据本公开的示例性实施方式的一种存储器修补线路确定的步骤流程图；
图4示意性示出了根据本公开的示例性实施方式的一种存储器修补线路确定装置的框图；
图5示意性示出了根据本公开的示例性实施方式中的电子设备的模块示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在一个芯片中，通常包含有多个单元。举例来说，一个典型的动态随机存取存储器芯片有多达6千4百万个单元，这些单元可以按行和列的方式排列成主阵列，以便于通过字线和位线来寻址。
在典型的动态随机存取存储器芯片的制造过程中，可能会发生主阵列中一百万甚至数百万个单元存在着缺陷，即所谓的失效位置。为了提高芯片的成品率，通常会在芯片上制作冗余区域，这些冗余区域可以替代有缺陷的失效位置所在的字线或位线，从而旁路这些有缺陷的失效位置并使存储器可以正常使用。
通常，芯片在研制、生产和使用过程中产生失效位置后，可以根据预先设置的修补规则，分派冗余区域中指定的线路去修补上述的失效位置。此处的线路可以是字线，也可以是位线。
然而，在实际修补过程中，芯片内部是否真正按照修补规则进行了修补，还需要进行相关的验证，如果并没有按照修补规则进行修补，很可能会导致修补过程出现故障，对失效位置的修补达不到预期的目标，甚至出现芯片报废的情况。
基于此，本示例性实施方式中提供了一种存储器修补线路确定方法及装置。
参照图1，示出了根据本公开的示例性实施方式的一种芯片的结构示意图，一个芯片100通常包括正常区域110和冗余区域120，正常区域110中含有较多的单元，正常区域110包括两种正交的线路：字线111(Word Line，WL)和位线112(Bit Line，BL)，其中，字线111为列线路，位线112为行线路。同时，在正常区域110之外，芯片100上还设置有包含冗余单元的冗余区域120，冗余区域120包括两种正交的笔直线路：冗余字线121(Redundancy Word-Line，RWL)和冗余位线122(Redundancy Bit-Line，RBL)，其中，冗余字线121为列线路，用于修补字线111上的失效位置；冗余位线122为行线路，用于修补位线112上的失效位置。其中，图1中的冗余字线121和冗余位线122的设置位置以及数量只是一种示例，不作为对本方案的限定。
在具体修补过程中，可以根据预设修补规则使用指定的冗余位线122去修补指定的位线112，或者，使用指定的冗余字线121去修补指定的字线111。
图2示意性示出了根据本公开的一些实施例的存储器修补线路确定方法的流程示意图。参考图2，该存储器修补线路确定方法可以包括以下步骤：
步骤S210，在正常区域的各线路中均写入第一预设数据组，在冗余区域的各线路中写入第二预设数据组，冗余区域的各线路中写入的第二预设数据组不同，第二预设数据组与第一预设数据组不同；
步骤S220，使用冗余区域中的线路对正常区域中的线路进行修补；
步骤S230，读取修补后的正常区域中各线路的数据；
步骤S240，根据正常区域中各线路的数据、修补后的正常区域中各线路的数据或冗余区域中各线路的数据，确定正常区域中的被修补线路以及冗余区域中的去修补线路。
根据本示例实施例中的存储器修补线路确定方法，一方面，通过在正常区域的各线路中写入第一预设数据组，再在冗余区域的各线路中写入不同的第二预设数据组，以对冗余区域的各线路分别进行标记，以便于在使用冗余区域中的线路对正常区域中的线路进行修补时，可以根据读取的修补后的正常区域中各线路的数据，判断是正常区域中的被修补线路。另一方面，通过对比读取的修补后的正常区域中各线路的数据与冗余区域中各线路的数据，可以确定是用于进行修补的冗余区域中的去修补线路。又一方面，根据上述的被修补线路和去修补线路可以判断实际的修补方式是否与预设修补规则中指定的修补方式相同，以达到验证预设修补规则准确性的目的。
下面，将对本示例实施例中的存储器修补线路确定方法进行进一步的说明。
在步骤S210中，在正常区域的各线路中均写入第一预设数据组，在冗余区域的各线路中写入第二预设数据组，冗余区域的各线路中写入的第二预设数据组不同，第二预设数据组与第一预设数据组不同。
在本公开的一些示例性实施方式中，如图1所示，失效位置113是正常区域110中的位置，而且该失效位置113在字线111或者位线112上，所以可以通过冗余字线121替换字线111来对失效位置113进行修补，或者，也可以通过冗余位线122替换位线112来对失效位置113进行修补。通过本公开示例性实施方式提供的存储器修补线路确定方法，即可确定出在修补过程中，具体去修补的位置以及被修补的位置。
本公开示例性实施方式中，正常区域和冗余区域中的各线路可以是列线路，即字线，也可以是行线路，即位线。在上述的各线路为列线路时，第一预设数据组为第一预设数据列，第二预设数据组为第二预设数据列。在上述的各线路为行线路时，第一预设数据组为第一预设数据行，第二预设数据组为第二预设数据行。
下面，以字线的修补为例，即以列线路为例，来举例说明对正常区域的各线路中均写入第一预设数据组，其中的各线路之间写入的第一预设数据组可以相同，也可以不同，在冗余区域的各线路中写入不同的第二预设数据组的情况：
假如在修补之前，正常区域中各线路写入的数据如表1所示。
表1
其中，列线路包括WL0-WL4总共五个字线，行线路包括BL0-BL7总共八个位线。每个列线路中写入的第一预设数据组为全0的数据。
在本公开的一些示例性实施方式中，第一预设数据组还可以是全1的数据，或者是在正常区域的各线路中写入的第一预设数据组至少部分不同，例如，WL0对应的列线路中写入全0的数据组，WL1对应的列线路中写入全1的数据组，WL2对应的列线路中写入全1的数据组，WL3对应的列线路中写入全0的数据组，WL4对应的列线路中写入全1的数据组等，只要便于在修补后对被修补线路进行确定即可，本公开示例性实施方式对于具体的第一预设数据组不做特殊限定。
与表1所示的在修补前的正常区域中各线路写入的数据对应的，表2示出了用于对正常区域中线路进行修补的冗余区域中各线路写入的数据。
表2
冗余区域中的列线路RWL0-RWL4，用于对正常区域中的列线路WL0-WL4中的一个或多个进行修补，具体的去修补线路以及被修补线路在后续步骤中确定。
从表2可以看出，冗余区域中各列线路中写入的第二预设数据组是不同的，以达到对各列线路进行标记的目的，便于后续的去修补线路的确定。
另外，结合表1和表2可以看出，第二预设数据组与第一预设数据组不同，从而在使用冗余区域中的线路修补正常区域中的线路后，很容易可以确定出正常区域中的被修补线路。
需要说明的是，将正常区域中各线路中写入相同的第一预设数据组，在确定被修补线路的时候，只需在整个正常区域中找出不同的数据所在的线路，可以减小确定正常区域中被修补线路的耗时，提高确定被修补线路的速率。例如，如果正常区域中各线路写入的是全0的数据，那么，在修补之后，只需要寻找正常区域中的数据1，有1的线路即为所要确定的被修补线路。如果正常区域中各线路写入全1的数据，那么，在修补之后，只需要寻找正常区域中的数据0，有0的线路即为所要确定的被修补线路.
在本公开的一些示例性实施方式中，具体的在正常区域的各线路中写入第一预设数据组可以包括：在正常区域中逐条线路写入对应的第一预设数据组。例如，先写入列线路WL0对应的第一预设数据组；接着，写入列线路WL1对应的第一预设数据组；然后，写入列线路WL2对应的第一预设数据组；再写入列线路WL3对应的第一预设数据组；最后写入列线路WL4对应的第一预设数据组。正常区域中每条线路中写入的第一预设数据组可以相同，也可以不同。
同样的，在冗余区域的各线路中写入不同的第二预设数据组可以包括：在冗余区域中逐条线路写入对应的第二预设数据组，冗余区域中每条线路写入的第二预设数据组不同。
在步骤S220中，使用冗余区域中的线路对正常区域中的线路进行修补。
本公开示例性实施方式提供的存储器修补线路确定方法，可以用于正常区域的测试阶段。在该测试阶段，可以在正常区域的各线路中写入第一预设数据组之前，关闭正常区域的修补功能。由于在测试阶段，对正常区域的修补属于临时修补，会在修补之后恢复至修补前的状态，从而可以为正常区域修补方案的确定提供实验数据支持。
在根据步骤S210执行完第一预设数据组和第二预设数据组的写入工作之后，就可以开启正常区域的修补功能，以使用冗余区域中的线路对正常区域中的线路进行修补。
在步骤S230中，读取修补后的正常区域中各线路的数据。
以表1所示的正常区域中各线路写入的数据，和表2所示的冗余区域中各线路写入的数据为例。使用表2中的冗余区域中线路对表1中的正常区域中线路进行修补之后，读取出的修补后的正常区域中各线路数据如表3所示：
表3
从表3可以看出，修补后的正常区域中，列线路WL2中的数据发生了变化，也就是说，列线路WL2为正常区域中的被修补线路。
需要说明的是，在读取修补后的正常区域中各线路的数据过程中，可以采用逐条线路读取的方式，也可以采用按阵列批量读取的方式，本公开示例性实施方式对此不做特殊限定。
在步骤S240中，根据正常区域中各线路的数据、修补后的正常区域中各线路的数据或冗余区域中各线路的数据，确定正常区域中的被修补线路以及冗余区域中的去修补线路。
本公开的示例性实施方式中，在确定被修补线路和去修补线路过程中，只需要进行数据对比即可，从而提高了修补线路确定的便利性。
其中，可以根据正常区域中各线路的数据和修补后的正常区域中各线路的数据，确定正常区域中的被修补线路。具体的，可以将修补后的正常区域中与正常区域中数据不同的线路，确定为被修补线路。例如，对比表1和表3可以看出，表3中的列线路WL2中的数据与表1中列线路WL2中的数据不同，发生了变化，因此，可以确定正常区域中的列线路WL2为被修补线路。
本公开示例性实施方式中，还可以根据修补后的正常区域中各线路的数据与冗余区域中各线路的数据，确定冗余区域中的去修补线路。具体的，可以将冗余区域中与修补后的正常区域中数据相同的线路确定为去修补线路。例如，对比表2和表3可以看出，表3中的列线路WL2中的数据与表2中列线路WL4中的数据相同，因此，可以确定冗余区域中的列线路WL4为去修补线路。
本公开示例性实施方式中，在确定出被修补线路和去修补线路后，既可根据上述确定的去修补线路和被修补线路，验证预设修补规则的准确性。例如，假设预设修补规则中设定的就是使用冗余区域中的列线路WL4去修补正常区域中的列线路WL2，那么，从上面的结果可以确定该预设修补规则是准确的。
然而，假设预设修补规则中设定的是使用冗余区域中的列线路WL3去修补正常区域中的列线路WL2，那么，从上面的结果可以确定该预设修补规则是不准确的。另外，假如确定的被修补线路中的数据与冗余区域中的数据均不同，那么，也说明了预设修补规则是不准确的。在确定预设修补规则不准确的情况下，则需要对该预设修补规则进行调整修改，以重新确定新的修补规则等。
在本公开的一些示例性实施方式中，上述预设修补规则只是一种举例说明，在实际情况中可以有多种不同的规则。但无论是哪一种预设修补规则，均可以采用本公开示例性实施方式提供的存储器修补线路确定方法进行验证。本公开示例性实施方式对于预设修补规则不做特殊限定。
参照图3，示出了本公开示例性实施方式对应的一种存储器修补线路确定的步骤流程图。图3中，在执行存储器修补线路确定过程中，先进入步骤S301，关闭正常区域的修补功能；接着，进入步骤S302，在正常区域的各线路中写入第一预设数据组；步骤S303，在冗余区域的各线路中写入第二预设数据组；步骤S304，开启正常区域的修补功能；步骤S305，读取修补后的正常区域中各线路的数据；步骤S306，根据正常区域中各线路的数据和修补后的正常区域中各线路的数据，确定正常区域中的被修补线路；步骤S307，根据修补后的正常区域中各线路的数据与冗余区域中各线路的数据，确定冗余区域中的去修补线路；步骤S308，根据去修补线路和被修补线路，验证预设修补规则的准确性。
需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
此外，在本示例实施例中，还提供了一种存储器修补线路确定装置。参考图4，该存储器修补线路确定装置400可以包括：数据写入模块410、线路修补模块420、数据读取模块430和线路确定模块440，其中：
数据写入模块410，可以用于在正常区域的各线路中均写入第一预设数据组，在冗余区域的各线路中写入第二预设数据组，冗余区域的各线路中写入的第二预设数据组不同，第二预设数据组与第一预设数据组不同；
线路修补模块420，可以用于使用冗余区域中的线路对正常区域中的线路进行修补；
数据读取模块430，可以用于读取修补后的正常区域中各线路的数据；
线路确定模块440，可以用于根据正常区域中各线路的数据、修补后的正常区域中各线路的数据或冗余区域中各线路的数据，确定正常区域中的被修补线路以及冗余区域中的去修补线路。
上述中各存储器修补线路确定装置400的虚拟模块的具体细节已经在对应的存储器修补线路确定方法中进行了详细的描述，因此此处不再赘述。
应当注意，尽管在上文详细描述中提及了存储器修补线路确定装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
下面参照图5来描述根据本发明的这种实施方式的电子设备500。图5显示的电子设备500仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图5所示，电子设备500以通用计算设备的形式表现。电子设备500的组件可以包括但不限于：上述至少一个处理单元510、上述至少一个存储单元520、连接不同系统组件(包括存储单元520和处理单元510)的总线530、显示单元540。
其中，所述存储单元520存储有程序代码，所述程序代码可以被所述处理单元510执行，使得所述处理单元510执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元510可以执行如图2中所示的步骤S210，在正常区域的各线路中写入第一预设数据组，在冗余区域的各线路中写入不同的第二预设数据组，第二预设数据组与第一预设数据组不同；步骤S220，使用冗余区域中的线路对正常区域中的线路进行修补；步骤S230，读取修补后的正常区域中各线路的数据；步骤S240，根据正常区域中各线路的数据、修补后的正常区域中各线路的数据与冗余区域中各线路的数据，确定正常区域中的被修补线路以及冗余区域中的去修补线路。
存储单元520可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)5201和/或高速缓存存储单元5202，还可以进一步包括只读存储单元(ROM)5203。
存储单元520还可以包括具有一组(至少一个)程序模块5205的程序/实用工具5204，这样的程序模块5205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线530可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备500也可以与一个或多个外部设备570(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备500交互的设备通信，和/或与使得该电子设备500能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口550进行。并且，电子设备500还可以通过网络适配器560与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器560通过总线530与电子设备500的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备500使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
在本公开的示例性实施例中，可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (15)

1.一种存储器修补线路确定方法，其特征在于，所述方法包括：
在正常区域的各线路中均写入第一预设数据组，在冗余区域的各线路中写入第二预设数据组，所述冗余区域的各线路中写入的所述第二预设数据组不同，所述第二预设数据组与所述第一预设数据组不同；
使用所述冗余区域中的线路对所述正常区域中的线路进行修补；
读取修补后的所述正常区域中各线路的数据；
根据所述正常区域中各线路的数据、修补后的所述正常区域中各线路的数据或所述冗余区域中各线路的数据，确定所述正常区域中的被修补线路以及所述冗余区域中的去修补线路。
2.根据权利要求1所述的存储器修补线路确定方法，其特征在于，所述第一预设数据组为全0或全1的数据。
3.根据权利要求1所述的存储器修补线路确定方法，其特征在于，在所述正常区域的各线路中写入的所述第一预设数据组至少部分不同。
4.根据权利要求1所述的存储器修补线路确定方法，其特征在于，使用所述冗余区域中的线路对所述正常区域中的线路进行修补包括：
开启所述正常区域的修补功能。
5.根据权利要求4所述的存储器修补线路确定方法，其特征在于，所述方法还包括：
在正常区域的各线路中写入第一预设数据组之前，关闭所述正常区域的修补功能。
6.根据权利要求1所述的存储器修补线路确定方法，其特征在于，所述线路为列线路或行线路。
7.根据权利要求6所述的存储器修补线路确定方法，其特征在于，在所述线路为列线路时，所述第一预设数据组为第一预设数据列，所述第二预设数据组为第二预设数据列。
8.根据权利要求6所述的存储器修补线路确定方法，其特征在于，在所述线路为行线路时，所述第一预设数据组为第一预设数据行，所述第二预设数据组为第二预设数据行。
9.根据权利要求1所述的存储器修补线路确定方法，其特征在于，根据所述正常区域中各线路的数据、修补后的所述正常区域中各线路的数据或所述冗余区域中各线路的数据，确定所述正常区域中的被修补线路以及所述冗余区域中的去修补线路包括：
根据所述正常区域中各线路的数据和修补后的所述正常区域中各线路的数据，确定所述正常区域中的被修补线路；
根据修补后的所述正常区域中各线路的数据与所述冗余区域中各线路的数据，确定所述冗余区域中的去修补线路。
10.根据权利要求9所述的存储器修补线路确定方法，其特征在于，根据所述正常区域中各线路的数据和修补后的所述正常区域中各线路的数据，确定所述正常区域中的被修补线路包括：
将修补后的所述正常区域中与所述正常区域中数据不同的线路，确定为所述被修补线路。
11.根据权利要求9所述的存储器修补线路确定方法，其特征在于，根据修补后的所述正常区域中各线路的数据与所述冗余区域中各线路的数据，确定所述冗余区域中的去修补线路包括：
将所述冗余区域中与修补后的所述正常区域中数据相同的线路确定为所述去修补线路。
12.根据权利要求1-11中任一项所述的存储器修补线路确定方法，其特征在于，所述方法还包括：
根据所述去修补线路和所述被修补线路，验证预设修补规则的准确性。
13.一种存储器修补线路确定装置，其特征在于，所述装置包括：
数据写入模块，用于在正常区域的各线路中均写入第一预设数据组，在冗余区域的各线路中写入第二预设数据组，所述冗余区域的各线路中写入的所述第二预设数据组不同，所述第二预设数据组与所述第一预设数据组不同；
线路修补模块，用于使用所述冗余区域中的线路对所述正常区域中的线路进行修补；
数据读取模块，用于读取修补后的所述正常区域中各线路的数据；
线路确定模块，用于根据所述正常区域中各线路的数据、修补后的所述正常区域中各线路的数据或所述冗余区域中各线路的数据，确定所述正常区域中的被修补线路以及所述冗余区域中的去修补线路。
14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-12中任一项所述的存储器修补线路确定方法。
15.一种电子设备，其特征在于，包括：
处理器；
存储器，用于存储一个或多个程序，当所述一个或多个程序被所述处理器执行时，使得所述处理器实现如权利要求1-12中任一项所述的存储器修补线路确定方法。
CN202110824854.1A 2021-07-21 2021-07-21 存储器修补线路确定方法及装置、存储介质及电子设备 Active CN113539347B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110824854.1A CN113539347B (zh) 2021-07-21 2021-07-21 存储器修补线路确定方法及装置、存储介质及电子设备
PCT/CN2021/121341 WO2023000499A1 (zh) 2021-07-21 2021-09-28 存储器修补线路确定方法及装置、存储介质及电子设备
US17/651,446 US11862279B2 (en) 2021-07-21 2022-02-17 Method and device for determining repaired line and repairing line in memory, storage medium, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110824854.1A CN113539347B (zh) 2021-07-21 2021-07-21 存储器修补线路确定方法及装置、存储介质及电子设备

Publications (2)

Publication Number Publication Date
CN113539347A CN113539347A (zh) 2021-10-22
CN113539347B true CN113539347B (zh) 2023-08-18

Family

ID=78100702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110824854.1A Active CN113539347B (zh) 2021-07-21 2021-07-21 存储器修补线路确定方法及装置、存储介质及电子设备

Country Status (3)

Country Link
US (1) US11862279B2 (zh)
CN (1) CN113539347B (zh)
WO (1) WO2023000499A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005315A (ja) * 2013-06-20 2015-01-08 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体記憶装置
CN110970083A (zh) * 2018-09-30 2020-04-07 长鑫存储技术有限公司 集成电路修复方法及装置、存储介质、电子设备
CN110968985A (zh) * 2018-09-30 2020-04-07 长鑫存储技术有限公司 集成电路修补算法确定方法及装置、存储介质、电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000067595A (ja) * 1998-06-09 2000-03-03 Mitsubishi Electric Corp 半導体記憶装置
JP2002093192A (ja) 2000-09-18 2002-03-29 Mitsubishi Electric Corp 半導体記憶装置の試験方法
DE102004036545B3 (de) * 2004-07-28 2006-03-16 Infineon Technologies Ag Integrierter Halbleiterspeicher mit redundanten Speicherzellen
TWI393145B (zh) 2007-10-29 2013-04-11 Elpida Memory Inc 具有反熔絲電路之半導體裝置及將位址寫入至反熔絲電路的方法
US8472265B2 (en) * 2011-05-10 2013-06-25 Elite Semiconductor Memory Technology Inc. Repairing circuit for memory circuit and method thereof and memory circuit using the same
KR20160004585A (ko) * 2014-07-03 2016-01-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20160031631A (ko) * 2014-09-12 2016-03-23 삼성전자주식회사 반도체 메모리 장치의 리던던시 영역 테스트 방법
US9626297B2 (en) * 2014-10-08 2017-04-18 Wisconsin Alumni Research Foundation Memory fault patching using pre-existing memory structures
KR20170059219A (ko) * 2015-11-20 2017-05-30 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
KR20190060527A (ko) 2017-11-24 2019-06-03 삼성전자주식회사 반도체 메모리 장치 및 그 동작 방법
JP7171286B2 (ja) * 2018-07-20 2022-11-15 ラピスセミコンダクタ株式会社 半導体メモリ装置
KR20200140048A (ko) * 2019-06-05 2020-12-15 에스케이하이닉스 주식회사 메모리 장치 및 그의 동작 방법
CN112667445B (zh) * 2021-01-12 2022-05-03 长鑫存储技术有限公司 封装后的内存修复方法及装置、存储介质、电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005315A (ja) * 2013-06-20 2015-01-08 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体記憶装置
CN110970083A (zh) * 2018-09-30 2020-04-07 长鑫存储技术有限公司 集成电路修复方法及装置、存储介质、电子设备
CN110968985A (zh) * 2018-09-30 2020-04-07 长鑫存储技术有限公司 集成电路修补算法确定方法及装置、存储介质、电子设备

Also Published As

Publication number Publication date
US11862279B2 (en) 2024-01-02
CN113539347A (zh) 2021-10-22
WO2023000499A1 (zh) 2023-01-26
US20230031361A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
CN101369240B (zh) 用于在信息处理系统中管理存储错误的系统和方法
CN107039088B (zh) 验证存储器件的修复结果的存储器件、存储器系统以及方法
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US8621264B2 (en) Backup line allocation apparatus, memory repairing apparatus, backup line allocation method, memory manufacturing method, and recording medium
US20100332895A1 (en) Non-volatile memory to store memory remap information
CN112667445B (zh) 封装后的内存修复方法及装置、存储介质、电子设备
US20120266016A1 (en) Memory address remapping architecture and repairing method thereof
KR20180102904A (ko) 리페어 장치 및 이를 포함하는 반도체 장치
KR102529171B1 (ko) 메모리 장치 진단 시스템
WO2022110858A1 (zh) 备用电路修补位置确定方法及装置、集成电路修补方法
CN113539347B (zh) 存储器修补线路确定方法及装置、存储介质及电子设备
US20200089598A1 (en) Reconfigurable simulation system and method for testing firmware of storage
US11416163B2 (en) Systems and methods for dynamic logical block address distribution between multicores
US7139209B2 (en) Zero-enabled fuse-set
US6282622B1 (en) System, method, and program for detecting and assuring DRAM arrays
KR20110010381A (ko) 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법
US20220223222A1 (en) Post package repairing method and apparatus for memory, storage medium, and electronic device
US10970086B1 (en) Efficient use of RAM in resource-constrained embedded systems
CN115440285A (zh) 芯片修补方法及装置、电子设备和存储介质
US11984182B2 (en) Repair system and repair method for semiconductor structure, storage medium and electronic device
US11842788B2 (en) Method for determining repair location for redundancy circuit, method for repairing integrated circuit, electronic device and storage medium
CN116540059B (zh) 半导体芯片测试方法、装置、设备及存储介质
US20230187004A1 (en) Fuse blowing method and apparatus for memory, storage medium, and electronic device
WO2023178788A1 (zh) 存储器测试方法及装置、介质及设备
CN116741253A (zh) 存储器失效测试方法及装置、存储介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant