KR20160004585A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20160004585A
KR20160004585A KR1020140083071A KR20140083071A KR20160004585A KR 20160004585 A KR20160004585 A KR 20160004585A KR 1020140083071 A KR1020140083071 A KR 1020140083071A KR 20140083071 A KR20140083071 A KR 20140083071A KR 20160004585 A KR20160004585 A KR 20160004585A
Authority
KR
South Korea
Prior art keywords
word line
test
redundancy
memory cell
cell array
Prior art date
Application number
KR1020140083071A
Other languages
English (en)
Inventor
김상희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140083071A priority Critical patent/KR20160004585A/ko
Priority to US14/572,305 priority patent/US9589668B2/en
Publication of KR20160004585A publication Critical patent/KR20160004585A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

리페어 대상 어드레스를 저장하고 노말 동작시 이를 사용하여 리페어 동작을 수행하는 반도체 메모리 장치에 관한 것으로, 다수의 워드 라인을 포함하는 메모리 셀 어레이, 리페어 대상 어드레스가 프로그래밍되는 리페어 퓨즈부, 테스트 동작시 상기 리페어 퓨즈부의 프로그래밍된 정보에 응답하여 상기 다수의 워드 라인에 대응하는 테스트 어드레스를 생성하기 위한 어드레스 생성부, 및 상기 테스트 어드레스에 응답하여 상기 다수의 워드 라인의 액티브 여부를 제어하기 위한 워드 라인 제어부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 리페어 대상 어드레스를 저장하고 노말 동작시 이를 사용하여 리페어 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 무수히 많은 메모리 셀을 구비하고 있으며, 공정 기술이 발달함에 따라 집적도가 증가하여 그 개수가 더욱 증가하고 있다. 이러한 메모리 셀들 중 1 개라도 불량이 발생하게 되면 이를 구비하는 반도체 메모리 장치는 원하는 동작을 수행하지 못하기 때문에 폐기 처분되어야 한다. 하지만, 요즈음 반도체 메모리 장치의 공정 기술이 발달함에 따라 확률적으로 소량의 메모리 셀에만 결함이 발생하며, 이러한 소량의 불량으로 인하여 반도체 메모리 장치 전체를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다. 따라서, 이를 보완하기 위하여 반도체 메모리 장치 내에는 노말 메모리 셀(nomal memory cell)과 더불어 리던던시 메모리 셀(redundancy memory cell)을 추가적으로 구비한다.
리던던시 메모리 셀은 노말 메모리 셀에 불량이 발생하는 경우 이 불량이 발생한 메모리 셀(이하, '리페어 대상 메모리 셀'이라 칭함)을 리페어하기 위한 목적으로 구비되는 회로이다. 보다 자세히 설명하면, 예컨대 읽기 및 쓰기 동작시 리페어 대상 메모리 셀이 액세스 되는 경우 내부적으로 리페어 대상 메모리 셀이 아닌 정상적인 메모리 셀을 액세스하는데, 이때 액세스되는 메모리 셀이 리던던시 메모리 셀이다. 따라서, 반도체 메모리 장치는 리페어 대상 메모리 셀에 대응하는 어드레스가 입력되는 경우 리페어 대상 메모리 셀이 아닌 리던던시 메모리 셀을 액세스하기 위한 동작(이하, '리페어 동작'이라 칭함)을 수행하며, 이러한 리페어 동작을 통해 반도체 메모리 장치는 정상적인 동작을 보장받는다.
한편, 반도체 메모리 장치는 리페어 동작을 수행하기 위하여 리던던시 메모리 셀 이외에 다른 회로 구성을 필요로 하며 그중 하나가 리페어 퓨즈 회로이다. 리페어 퓨즈 회로는 리페어 대상 메모리 셀에 대응하는 어드레스(이하, '리페어 대상 어드레스'라 칭함)를 저장하기 위한 것으로 다수의 퓨즈로 구성되며, 다수의 퓨즈에는 리페어 대상 어드레스가 프로그래밍된다. 반도체 메모리 장치는 다수의 퓨즈에 프로그래밍된 리페어 대상 어드레스를 이용하여 불량 메모리 셀에 대한 리페어 동작을 수행한다.
여기서, 프로그래밍이란 퓨즈에 어떤 정보(위의 예로는 리페어 대상 어드레스)를 저장하기 위한 일련의 동작을 의미한다. 퓨즈에 어떤 상태 정보를 프로그래밍하기 위한 방법은 크게 물리적 방식과 전기적 방식이 있다.
우선, 물리적 방식은 레이저 빔을 이용하여 프로그래밍 될 상태 정보에 따라 퓨즈를 블로잉(blowing)함으로써 단선하는 방식이다. 이때 사용되는 퓨즈를 물리적 타입의 퓨즈(physical type fuse)라고 하며, 레이저 빔을 이용하여 퓨즈의 연결 상태를 끊어버리기 때문에 이를 레이저 블로잉 타입(laser blowing type)의 퓨즈라고도 한다. 이러한 물리적 타입의 퓨즈의 경우 반도체 메모리 장치가 패키지(package)로 제작되기 이전 단계인 웨이퍼(wafer) 상태에서 프로그래밍 동작을 수행할 수 있으며, 그 이후 단계에서는 프로그래밍 동작을 수행할 수 없다는 단점을 가지고 있다.
다음으로, 전기적 방식은 프로그래밍 될 상태 정보에 따라 퓨즈에 과전류를 인가하여 퓨즈의 연결 상태를 변화시키는 방식이다. 이때 사용되는 퓨즈를 전기적 타입의 퓨즈(electrical type fuse)라고 한다. 이러한 전기적 타입의 퓨즈는 오픈(open) 상태를 쇼트(short) 상태로 변화시키는 안티 타입 퓨즈(anti type fuse)와, 쇼트 상태를 오픈 상태로 변화시키는 블로잉 타입 퓨즈(blowing type fuse)로 나뉠 수 있다. 이러한 전기적 타입의 퓨즈의 경우 물리적 타입의 퓨즈와 달리 웨이퍼 이후 상태 즉, 패키지 상태에서도 프로그래밍 동작이 가능하다는 장점이 있기 때문에 요즈음 반도체 메모리 장치를 설계하는데 있어서 필수 구성 요소로 인정되고 있다. 따라서, 요즈음에는 리페어 퓨즈 회로 대신에 전기적 방식인 퓨즈 어레이를 사용하기도 한다.
도 1 은 기존의 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 1 을 참조하면, 반도체 메모리 장치는 워드 라인 제어부(110)와, 리페어 퓨즈부(120)와, 메모리 셀 어레이(130), 및 데이터 입/출력부(140)를 구비한다.
워드 라인 제어부(110)는 외부에서 입력되는 외부 어드레스(ADD_EXT)와 다수의 히팅 정보(INF_TH<1:@>)에 응답하여 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)을 액티브시키도록 제어한다. 이후 설명하겠지만, 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)은 노말 메모리 셀 어레이(131)에 대응하는 다수의 노말 워드 라인(NOR_WL<1:#>)과, 리던던시 메모리 셀 어레이(132)에 대응하는 다수의 리던던시 워드 라인(RDN_WL<1:@>)으로 구분된다.
리페어 퓨즈부(120)는 외부 어드레스(ADD_EXT)와 프로그래밍된 리페어 대상 어드레스를 비교하여 다수의 히팅 정보(INF_TH<1:@>)를 생성한다. 여기서, 다수의 히팅 정보(INF_TH<1:@>)는 다수의 리던던시 워드 라인(RDN_WL<1:@>) 각각에 대응하는 신호로써, 다수의 노말 워드 라인(NOR_WL<1:#>) 대신에 다수의 리던던시 워드 라인(RDN_WL<1:@>)을 액티브시키기 위한 정보를 가진다. 위에서 설명한 바와 같이, 리페어 퓨즈부(120)에는 리페어 대상 어드레스가 프로그래밍될 수 있다.
메모리 셀 어레이(130)는 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)에 연결되어 있는 다수의 메모리 셀을 포함하는 영역으로써, 노말 메모리 셀 어레이(131)와 리던던시 메모리 셀 어레이(132)를 구비한다. 여기서, 노말 메모리 셀 어레이(131)는 일반적으로 데이터가 저장되는 메모리 영역을 의미하며, 리던던시 메모리 셀 어레이(131)는 노말 메모리 셀 어레이(131)에 만약, 불량이 발생하는 경우 이를 대체하기 위한 메모리 영역을 의미한다.
데이터 입/출력부(140)는 메모리 셀 어레이(130)와 외부와의 데이터 교환을 위한 것으로, 읽기 동작시 메모리 셀 어레이(130)에 저장된 데이터를 외부로 전달하고 쓰기 동작시 외부에서 입력되는 데이터(DAT)를 메모리 셀 어레이(130)로 전달한다.
한편, 공정 기술과 설계 기술이 나날이 발전함에 따라 기존의 회로 동작을 수행하는데 있어서 문제시되지 않았던 부분에서 새로운 문제들이 발생하곤 한다. 일반적으로 반도체 메모리 장치는 소비자에게 공급되기 이전에 여러 가지 다양한 테스트 동작을 수행하는데, 이러한 새로운 문제점들로 인하여 테스트 동작을 추가하거나 또는 보완해야할 필요성이 요구되고 있다. 테스트 동작은 반도체 메모리 장치의 경쟁력을 결정하는 중요한 요소로써, 이러한 테스트 동작을 어떻게 최적화하여 효율적으로 제어냐는 반도체 메모리 장치를 생산하는 생산자 입장에서 매우 중요한 부분이라 할 수 있다.
리페어 동작과 관련된 회로들에 대한 테스트 동작을 수행할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 다수의 워드 라인을 포함하는 메모리 셀 어레이; 리페어 대상 어드레스가 프로그래밍되는 리페어 퓨즈부; 테스트 동작시 상기 리페어 퓨즈부의 프로그래밍된 정보에 응답하여 상기 다수의 워드 라인에 대응하는 테스트 어드레스를 생성하기 위한 어드레스 생성부; 및 상기 테스트 어드레스에 응답하여 상기 다수의 워드 라인의 액티브 여부를 제어하기 위한 워드 라인 제어부를 구비할 수 있다.
바람직하게, 상기 메모리 셀 어레이는 노말 메모리 셀 어레이를 포함하고, 상기 워드 라인 제어부는 상기 프로그래밍된 정보 중 상기 리페어 대상 어드레스에 대응하는 정보에 응답하여 상기 노말 메모리 셀 어레이에 대응하는 노말 워드 라인의 액티브 여부를 제어하는 것을 특징으로 하고, 상기 메모리 셀 어레이는 리던던시 셀 어레이를 포함할 수 있고, 상기 워드 라인 제어부는 상기 프로그래밍된 정보 중 상기 리페어 대상 어드레스의 사용 여부에 대응하는 정보에 응답하여 상기 리던던시 메모리 셀 어레이에 대응하는 리던던시 워드 라인의 액티브 여부를 제어하는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 리페어 대상 어드레스 정보를 검출하여 다수의 노말 워드 라인 중 테스트 대상 노말 워드 라인을 설정하는 단계; 상기 리페어 대상 어드레스의 사용 여부에 대응하는 정보를 검출하여 다수의 리던던시 워드 라인 중 테스트 대상 리던던시 워드 라인을 설정하는 단계; 및 상기 테스트 대상 노말 워드 라인과 상기 테스트 대상 리던던시 워드 라인의 테스트 동작을 수행하는 단계를 포함할 수 있다.
바람직하게, 상기 테스트 대상 노말 워드 라인을 설정하는 단계는 상기 리페어 대상 어드레스 정보에 따라 리페어 대상 어드레스에 대응하는 노말 워드 라인을 상기 테스트 대상 노말 워드 라인에서 제외하는 것을 특징으로 할 수 있고, 상기 테스트 대상 리던던시 워드 라인을 설정하는 단계는 상기 리페어 대상 어드레스 사용 여부에 대응하는 정보에 따라 사용하지 않는 리던던시 워드 라인을 상기 테스트 대상 리던던시 워드 라인에서 제외하는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치는, 다수의 워드 라인을 포함하는 메모리 셀 어레이; 테스트 동작시 상기 다수의 워드 라인을 액티브시켜 상기 메모리 셀 어레이에 저장된 데이터를 출력하게 하기 위한 워드 라인 제어부; 리페어 대상 어드레스가 프로그래밍되는 리페어 퓨즈부; 및 테스트 동작시 상기 리페어 퓨즈부의 프로그래밍된 정보에 응답하여 상기 메모리 셀 어레이에서 출력되는 테스트 결과 값을 제어하기 위한 테스트 출력 제어부를 구비할 수 있다.
바람직하게, 상기 테스트 출력 제어부는 상기 프로그래밍 정보 중 상기 리페어 대상 어드레스의 사용 여부에 대응하는 정보에 응답하여 상기 테스트 결과 값을 예정된 결과 값으로 출력하는 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 다수의 리던던시 워드 라인을 포함하는 리던던시 메모리 셀 어레이에 테스트 데이터를 저장하는 단계; 상기 다수의 리던던시 워드 라인 중 테스트 대상 리던던시 워드 라인을 연속적으로 액티브하는 단계; 상기 테스트 대상 리던던시 워드 라인에 인접한 리던던시 워드 라인의 데이터를 테스트 결과 값으로 출력하는 단계; 상기 인접한 리던던시 워드 라인의 사용 여부에 따라 상기 테스트 결과 값을 예정된 결과 값으로 조정하는 단계; 및 상기 테스트 결과 값에 응답하여 상기 다수의 리던던시 워드 라인의 불량 여부를 판단하는 단계를 포함할 수 있다.
바람직하게, 상기 인접한 리던던시 워드 라인의 사용 여부는 리페어 대상 어드레스의 사용 여부에 따라 정의되는 것을 특징으로 할 수 있다.
또한, 바람직하게, 상기 조정하는 단계는, 상기 리페어 대상 어드레스의 사용 여부에 대응하는 정보에 응답하여 상기 인접한 워드 라인의 사용 여부를 판단하는 단계; 상기 사용 여부를 판단하는 단계의 출력 결과에 따라 상기 테스트 결과 값을 그대로 출력하는 단계; 및 상기 사용 여부를 판단하는 단계의 출력 결과에 따라 상기 예정된 결과 값을 출력하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리페어 동작과 관련된 회로들에 대한 테스트 동작을 효율적으로 제어하여 수행하는 것이 가능하다.
리페어 동작과 관련된 회로들에 대한 테스트 동작을 효율적으로 제어하여 수행함으로써, 이 회로들을 구비하는 반도체 메모리 장치의 데이터 읽기/쓰기 동작에 대한 신뢰성을 높여줄 수 있는 효과를 얻을 수 있다.
도 1 은 기존의 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 3 은 도 2 의 노말 메모리 셀 어레이(241)의 테스트 동작을 설명하기 위한 개략도이다.
도 4 는 도 2 의 리던던시 메모리 셀 어레이(242)의 테스트 동작을 설명하기 위한 개략도이다.
도 5 는 도 2 내지 도 4 의 테스트 동작을 설명하기 위한 동작 순서도이다.
도 6 은 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 7 은 도 6 의 테스트 출력 제어부(640)를 설명하기 위한 블록도이다.
도 8 은 도 6 및 도 7 의 테스트 동작을 설명하기 위한 동작 순서도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 2 를 참조하면, 반도체 메모리 장치는 워드 라인 제어부(210)와, 리페어 퓨즈부(220)와, 테스트 어드레스 생성부(230)와, 메모리 셀 어레이(240), 및 데이터 입출력부(250)를 구비한다.
워드 라인 제어부(210)는 노말 동작시 외부에서 입력되는 외부 어드레스(ADD_EXT)와 다수의 히팅 정보(INF_TH<1:@>)에 응답하여 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)의 액티브 여부를 제어한다. 이후 설명하겠지만, 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)은 노말 메모리 셀 어레이(241)에 대응하는 다수의 노말 워드 라인(NOR_WL<1:#>)과, 리던던시 메모리 셀 어레이(242)에 대응하는 다수의 리던던시 워드 라인(RDN_WL<1:@>)으로 구분된다. 그리고, 워드 라인 제어부(210)는 테스트 동작시 테스트 노말 어드레스(ADD_NOR<1:#>)와 테스트 리던던시 어드레스(ADD_RDN<1:@>)에 응답하여 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)의 액티브 여부를 제어한다.
리페어 퓨즈부(220)는 노말 동작시 외부 어드레스(ADD_EXT)와 프로그래밍된 리페어 대상 어드레스를 비교하여 다수의 히팅 정보(INF_TH<1:@>)를 생성한다. 여기서, 다수의 히팅 정보(INF_TH<1:@>)는 다수의 리던던시 워드 라인(RDN_WL<1:@>) 각각에 대응하는 신호로써, 다수의 노말 워드 라인(NOR_WL<1:#>) 대신에 다수의 리던던시 워드 라인(RDN_WL<1:@>)을 액티브시키기 위한 정보를 가진다. 그리고, 리페어 퓨즈부(220)는 테스트 동작시 프로그래밍된 정보(INF_RF)를 생성하여 이후 설명될 테스트 어드레스 생성부(230)에 제공한다. 여기서, 프로그래밍된 정보(INF_RF)는 리페어 대상 어드레스에 대응하는 정보와 리페어 대상 어드레스의 사용 여부에 대응하는 정보 등이 포함될 수 있다.
테스트 어드레스 생성부(230)는 리페어 퓨즈부(220)에 프로그래밍된 정보(INF_RF)에 응답하여 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>) 각각을 액티브시키기 위한 테스트 노말 어드레스(ADD_NOR<1:#>)와 테스트 리던던시 어드레스(ADD_RDN<1:@>)를 생성한다. 위에서 설명하였듯이, 테스트 동작시 워드 라인 제어부(210)는 테스트 노말 어드레스(ADD_NOR<1:#>)와 테스트 리던던시 어드레스(ADD_RDN<1:@>)에 응답하여 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)의 액티브 여부를 제어한다.
메모리 셀 어레이(240)는 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)에 연결되는 다수의 메모리 셀을 포함하는 영역으로써, 노말 메모리 셀 어레이(241)와 리던던시 메모리 셀 어레이(242)를 구비한다. 여기서, 노말 메모리 셀 어레이(241)는 일반적으로 데이터가 저장되는 메모리 영역을 의미하며, 리던던시 메모리 셀 어레이(241)는 노말 메모리 셀 어레이(241)에 만약, 불량이 발생하는 경우 이를 대체하기 위한 메모리 영역을 의미한다.
마지막으로, 데이터 입출력부(250)는 메모리 셀 어레이(240)와 외부와의 데이터 교환을 위한 것으로, 읽기 동작시 메모리 셀 어레이(240)에 저장된 데이터를 외부로 전달하고 쓰기 동작시 외부에서 입력되는 데이터(DAT)를 메모리 셀 어레이(240)로 전달한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 테스트 동작시 리페어 퓨즈부(220)에 프로그래밍된 정보(INF_RF)에 응답하여 다수의 워드 라인(NOR_WL<1:#>, RDN_WL<1:@>)의 액티브 여부를 제어하는 것이 가능하다. 다시 말하면, 리페어 퓨즈부(220)에는 리페어 대상 어드레스와 리페어 대상 어드레스의 프로그래밍 여부 등이 프로그래밍된다. 그래서, 노말 메모리 셀 어레이(241)에 대한 테스트 동작을 수행하는 경우 프로그래밍된 정보(INF_RF)인 리페어 대상 어드레스에 응답하여 해당 노말 워드 라인을 제외하고 테스트 동작을 수행하는 것이 가능하고, 리던던시 메모리 셀 어레이(242)에 대한 테스트 동작을 수행하는 경우 리페어 대상 어드레스의 사용 여부에 따라 해당 리던던시 워드 라인 이외의 리던던시 워드 라인을 제외하고 테스트 동작을 수행하는 것이 가능하다. 이렇게 테스트 대상 워드 라인을 선별할 수 있다는 것은 그만큼 테스트 동작 및 테스트 시간을 최적화할 수 있다는 것을 의미한다.
한편, 일반적으로 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 여기서, 메모리 셀 각각은 셀 커패시터와 셀 트랜지스터로 구성되며, 반도체 메모리 장치는 이 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다. 셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로는 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 즉, 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 곧 저장된 데이터의 유실을 의미한다. 참고로, 반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬 동작(refresh operation)을 수행한다.
한편, 공정 기술 나날이 발달함에 따라 반도체 메모리 장치의 집적도는 점점 증가하고 있으며, 반도체 메모리 장치의 집적도 증가는 메모리 뱅크의 크기에도 영향을 미치고 있다. 여기서, 메모리 뱅크의 크기가 점점 줄어든다는 것은 메모리 셀 간의 간격이 줄어듦을 의미하며, 이는 곧 인접한 메모리 셀들 각각에 연결되어 있는 워드 라인(word line) 간의 사이 간격이 줄어듦을 의미한다. 기존에는 워드 라인 간의 사이 간격과 관련하여 별다른 문제점이 발생하지 않았다. 하지만, 요즈음에는 워드 라인 간의 사이 간격이 워낙 좁아지면서 기존에 문제시되지 않았던 새로운 문제점들이 야기되고 있다. 그 중 하나가 워드 라인과 워드 라인 사이에 발생하는 커플링 현상이다.
반도체 메모리 장치에서 어떤 메모리 셀을 액세스(access)하기 위해서는 워드 라인의 액티브 동작이 이루어져야 한다. 하지만, 워드 라인 간의 사이 간격이 워낙 좁아지다 보니 이러한 액티브 동작은 인접한 워드 라인에 커플링 현상을 야기한다. 인접한 워드 라인에 커플링 현상이 발생하게 되면 해당 워드 라인에 연결되어 있는 메모리 셀은 저장된 데이터를 유지하기 어려운 상태가 될 수 있으며, 이러한 상태는 데이터가 유실될 수 있는 확률을 크게 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 이러한 문제점을 방지하기 위하여 테스트 동작이 가능하다. 이하, 이 테스트 동작에 대하여 보다 자세히 알아보기로 한다. 설명의 편의를 위하여, 도 2 의 노말 메모리 셀 어레이(241)를 테스트하는 경우를 도 3 을 통해 알아보기로 하고, 도 2 의 리던던시 메모리 셀 어레이(242)를 테스트하는 경우를 도 4 를 통해 알아보기로 한다.
도 3 은 도 2 의 노말 메모리 셀 어레이(241)의 테스트 동작을 설명하기 위한 개략도이다. 도 3 에는 도 2 의 노말 메모리 셀 어레이(241)와 리던던시 메모리 셀 어레이(242)가 도시되어 있으며, 설명의 편의를 위하여 노말 메모리 셀 어레이(241)의 'NOR_WLx' 노말 워드 라인이 'RDN_WL1' 리던던시 워드 라인으로 대체되었다고 가정하기로 한다.
도 2 및 도 3 을 참조하면, 테스트 동작시 리페어 퓨즈부(220)는 프로그래밍된 정보(INF_RF) 중 리페어 대상 어드레스에 대응하는 정보를 테스트 어드레스 생성부(230)에 제공한다. 즉, 테스트 어드레스 생성부(230)는 'NOR_WLx' 노말 워드 라인에 대응하는 어드레스 정보를 제공받으며, 이에 따라 테스트 노말 어드레스(ADD_NOR<1:#>)를 생성한다.
우선, 'NOR_WL2' 워드 라인에 인접한 워드 라인에 대한 테스트 동작을 수행하는 경우, 'NOR_WL2' 워드 라인에 대한 액티브 동작과 프리차지 동작을 예정된 만큼 충분히 반복한 이후 인접한 워드 라인을 액티브시켜 데이터를 출력해 봄으로써 테스트 동작을 수행한다. 만약, 인접한 워드 라인의 데이터가 정상적으로 출력된다면 이는 'NOR_WL2' 워드 라인의 연속적인 액티브 동작이 인접한 워드 라인에 커플링 현상을 야기하지 않다는 것을 의미하며, 반대로 인접한 워드 라인의 데이터가 비정상적으로 출력된다면 이는 'NOR_WL2' 워드 라인의 연속적인 액티브 동작이 인접한 워드 라인에 커플링 현상을 야기했다는 것을 의미한다.
한편, 위에서 설명한 바와 같이 테스트 어드레스 생성부(230)는 리페어 퓨즈부(220)로 부터 'NOR_WLx' 노말 워드 라인에 대응하는 어드레스 정보를 제공받기 때문에 테스트 노말 어드레스(ADD_NOR<1:#>)는 'NOR_WLx' 노말 워드 라인을 제외하여 테스트 동작을 수행할 수 있도록 생성된다. 즉, 'NOR_WLx-2' 노말 워드 라인에 대한 연속적인 액티브 동작을 반복한 이후 인접한 'NOR_WLx-3' 노말 워드 라인과 'NOR_WLx-1' 노말 워드 라인의 데이터를 출력하여 해당 다수의 노말 워드 라인의 정상 여부를 판단하고, 이어서, 'NOR_WLx+2' 노말 워드 라인에 대한 연속적인 액티브 동작을 반복한 이후 인접한 'NOR_WLx+1' 노말 워드 라인과 'NOR_WL+3' 노말 워드 라인의 데이터를 출력하여 해당 노말 워드 라인의 정상 여부를 판단하는 것이 가능하다.
본 발명의 실시예에 따른 반도체 메모리 장치는 노말 메모리 셀 어레이(241)에 대한 테스트 동작시 리페어 대상 어드레스를 제공받아 리페어 대상 어드레스에 대응하는 다수의 노말 워드 라인을 제외하고 테스트 동작을 수행함으로써, 노말 메모리 셀 어레이(241)에 대한 테스트 동작 및 테스트 시간을 최적화하는 것이 가능하다.
도 4 는 도 2 의 리던던시 메모리 셀 어레이(242)의 테스트 동작을 설명하기 위한 개략도이다. 설명의 편의를 위하여 'RDN_WL1' 리던던시 워드 라인을 사용하지 않는 것을 가정하기로 한다. 여기서, 'RDN_WL1' 리던던시 워드 라인을 사용하지 않는 것은 리페어 퓨즈부(220)에 구비된 다수의 퓨즈 중 'RDN_WL1' 리던던시 워드 라인에 대응하는 퓨즈에 리페어 대상 어드레스가 아직 프로그래밍 되지 않았거나 프로그래밍 되었다 하더라도 불량으로 인하여 사용하지 않는 것을 모두 포함하며, 이는 곧 해당 리던던시 워드 라인의 사용 여부에 대응한다.
도 2 및 도 4 를 참조하면, 테스트 동작시 리페어 퓨즈부(220)는 프로그래밍된 정보(INF_RF) 중 리페어 대상 어드레스의 사용 여부에 대응하는 정보를 테스트 어드레스 생성부(230)에 제공한다. 즉, 테스트 어드레스 생성부(230)는 'RDN_WL1' 리던던시 워드 라인의 사용 여부에 대응하는 정보를 제공받으며, 이에 따라 테스트 리던던시 어드레스(ADD_RDN<1:@>)를 생성한다.
리던던시 메모리 셀 어레이(242)는 노말 메모리 셀 어레이(241)와 마찬가지로 'RDN_WL1' 리던던시 워드 라인을 제외하고 테스트 동작을 수행하는 것이 가능하다. 다시 말하면, 테스트 어드레스 생성부(230)는 리페어 퓨즈부(220)로 부터 'RDN_WL1' 리던던시 워드 라인의 사용 여부에 대응하는 정보를 제공받기 때문에 테스트 리던던시 어드레스(ADD_RDN<1:@>)는 'RDN_WL1' 리던던시 워드 라인을 제외하고 테스트 동작을 수행할 수 있도록 생성된다. 즉, 'RDN_WL3' 리던던시 워드 라인에 대한 연속적인 액티브 동작을 반복한 이후 인접한 'RDN_WL2' 리던던시 워드 라인과 'RDN_WL4' 리던던시 워드 라인의 데이터를 출력하여 해당 리던던시 워드 라인의 정상 여부를 판단하고, 이후 다른 리던던시 워드 라인의 테스트 동작을 수행하는 것이 가능하다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리던던시 메모리 셀 어레이(242)에 대한 테스트 동작시 리페어 대상 어드레스의 사용 여부를 제공받아 사용하지 않는 다수의 리던던시 워드 라인을 제외하고 테스트 동작을 수행함으로써, 리던던시 메모리 셀 어레이(242)에 대한 테스트 동작 및 테스트 시간을 최적화하는 것이 가능하다.
도 5 는 도 2 내지 도 4 의 테스트 동작을 설명하기 위한 동작 순서도이다.
도 2 내지 도 5 를 참조하면, 반도체 메모리 장치는 프로그래밍된 정보 검출 단계(S510)와, 테스트 대상 워드 라인 설정 단계(S520), 및 테스트 동작 수행 단계(S530)를 포함한다.
'S510' 단계는 프로그래밍된 정보를 검출하는 단계로써, 도 2 의 리페어 퓨즈부(220)는 노말 메모리 셀 어레이(241)의 테스트 동작을 위한 리페어 대상 어드레스를 검출하여 테스트 어드레스 생성부(230)로 제공하고, 리던던시 메모리 셀 어레이(242)의 테스트 동작을 위한 리페어 대상 어드레스의 사용 여부, 즉 리페어 대상 워드 라인의 사용 여부를 검출하여 테스트 어드레스 생성부(230)로 제공한다.
'S520' 단계는 테스트 대상 워드 라인을 설정하는 단계로써, 도 2 의 테스트 어드레스 생성부(230)는 프로그래밍된 정보(INF_RF), 즉 리페어 대상 어드레스를 입력받아 다수의 노말 워드 라인(NOR_WL<1:#>) 중 테스트 동작시 액티브될 노말 워드 라인(이하, '테스트 대상 노말 워드 라인'이라 칭함)을 설정하여 테스트 노말 어드레스(ADD_NOR<1:#>)를 생성한다. 그리고, 테스트 어드레스 생성부(230)는 프로그래밍된 정보(INF_RF), 즉 리페어 대상 어드레스의 사용 여부를 입력받아 다수의 리던던시 워드 라인(RDN_WL<1:@>) 중 테스트 동작시 액티브될 리던던시 워드 라인(이하, '테스트 대상 리던던시 워드 라인'이라 칭함)을 설정하여 테스트 리던던시 어드레스(ADD_RDN<1:@>)를 생성한다.
'S530' 단계는 테스트 동작을 수행하는 단계로써, 'S520' 단계에서 설정된 테스트 대상 노말 워드 라인과 테스트 대상 리던던시 워드 라인에 대한 테스트 동작을 수행한다. 위에서 설명한 바와 같이, 테스트 동작은 해당 워드 라인을 연속적으로 액티브시킨 이후 인접한 워드 라인의 데이터를 출력함으로써 이루어지며, 이를 통해 액티브되는 워드 라인과 인접한 워드 라인과의 이상 여부를 판단하는 것이 가능하다.
도 6 은 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 6 을 참조하면, 반도체 메모리 장치는 워드 라인 제어부(610)와, 리페어 퓨즈부(620)와, 메모리 셀 어레이(630)와, 테스트 출력 제어부(640), 및 데이터 입출력부(650)를 구비한다. 여기서, 도 6 의 워드 라인 제어부(610)와, 리페어 퓨즈부(620)와, 메모리 셀 어레이(630) 각각은 도 2 의 워드 라인 제어부(210)와, 리페어 퓨즈부(220)와, 메모리 셀 어레이(240) 각각에 대응한다. 따라서, 도 2 의 구성과 도 6 의 구성 중 서로 대응되는 구성에 대한 회로 동작 설명은 생략하기로 하며, 이하, 차이가 있는 구성에 대하여 살펴보기로 한다.
도 6 의 구성은 도 2 의 구성에서 테스트 어드레스 생성부(230)가 제외되고, 테스트 출력 제어부(640)가 추가되었다. 테스트 출력 제어부(640)는 리페어 퓨즈부(620)에서 제공되는 프로그래밍 정보(INF_RF)에 응답하여 메모리 셀 어레이(630)에서 출력되는 테스트 결과 값(QQ)을 제어한다. 여기서, 프로그래밍 정보(INF_RF)는 리페어 대상 어드레스의 사용 여부에 대응하는 정보만 있어도 된다.
이어서, 데이터 입출력부(650)는 테스트 동작시 활성화되는 테스트 신호(TM)에 응답하여 테스트 출력 제어부(640)의 출력 신호(KK)를 입력받아 출력한다. 그리고, 데이터 입출력부(650)는 노말 동작시 메모리 셀 어레이(630)와 외부와의 데이터 교환을 위한 것으로, 읽기 동작시 메모리 셀 어레이(630)에 저장된 데이터를 외부로 전달하고 쓰기 동작시 외부에서 입력되는 데이터(DAT)를 메모리 셀 어레이(630)로 전달한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 테스트 동작시 프로그래밍된 정보(INF_RF)에 응답하여 메모리 셀 어레이(630)에서 출력되는 테스트 결과 값(QQ)을 예정된 결과 값으로 조정하여 출력하는 것이 가능하다.
보다 자세히 설명하면, 위에서 설명한 바와 같이 리페어 퓨즈부(620)에 구비되는 다수의 퓨즈는 리페어 대상 어드레스가 아직 프로그래밍 되지 않았거나 프로그래밍 되었다 하더라도 불량으로 인하여 사용하지 않을 수 있으며, 이는 곧 해당 퓨즈에 대응하는 다수의 리던던시 워드 라인을 사용하지 않는다는 것을 의미한다. 따라서, 테스트 동작시 사용하지 않는 다수의 리던던시 워드 라인이 인접한 워드 라인에 해당하는 경우 엉뚱한 테스트 결과 값을 출력하게 되며, 이로 인하여 테스트 동작의 신뢰성은 낮아진다. 따라서, 사용하지 않는 리던던시 워드 라인의 경우 테스트 결과 값을 예정된 값으로 조정하여 출력할 필요가 있으며, 본 발명의 실시예에 따른 반도체 메모리 장치는 이러한 동작을 보장한다.
도 7 은 도 6 의 테스트 출력 제어부(640)를 설명하기 위한 블록도이다.
도 7 을 참조하면, 테스트 출력 제어부(640)는 프로그래밍 정보(INF_RF)에 응답하여 테스트 결과 값(QQ)을 출력하거나 예정된 결과 값인 예컨대, 논리'하이'(H)를 출력(KK)한다. 여기서, 논리'하이'(H)는 해당 리던던시 워드 라인이 정상이라는 테스트 결과 값에 대응한다.
도 8 은 도 6 및 도 7 의 테스트 동작을 설명하기 위한 동작 순서도이다.
도 8 을 참조하면, 반도체 메모리 장치는 리던던시 메모리 셀 어레이에 테스트 데이터를 저장하는 단계(S810)와, 테스트 대상 리던던시 워드 라인을 연속적으로 액티브하는 단계(S820)와, 인접한 리던던시 워드 라인의 데이터를 검출하는 단계(S830)와, 리던던시 워드 라인의 사용 여부를 판단하는 단계(S840)와, 테스트 결과 값을 출력하는 단계(S850)와, 정상 결과 값을 출력하는 단계(S860), 및 불량 여부를 판단하는 단계(S870)를 포함한다.
이하, 도 6 내지 도 8 을 참조하여 설명하기로 한다. 설명의 편의를 위하여 도 6 의 리던던시 메모리 셀 어레이(632)는 테스트 동작시 직접적인 액세스 동작이 가능한 것을 일례로 한다. 여기서, 직접적인 액세스 동작이 가능하다는 것은 리던던시 메모리 셀 어레이(632)에 포함되는 다수의 리던던시 워드 라인을 선택적으로 액티브할 수 있음을 의미한다.
'S810' 단계는 테스트하고자하는 리던던시 메모리 셀 어레이(632)에 테스트 데이터를 저장하기 위한 단계로써, 리던던시 메모리 셀 어레이(632)는 예정된 테스트 데이터를 저장된다. 여기서는 도 7 의 구성을 이용하기 위하여 논리'하이'(H)를 저장한다고 가정하기로 한다. 즉, 논리'하이'(H)가 검출되는 경우 이에 해당하는 리던던시 워드 라인은 정상으로 판단하기로 한다.
'S820' 단계는 테스트 대상 리던던시 워드 라인을 연속적으로 액티브하는 단계로써, 만약 연속적으로 액티브된 리던던시 워드 라인에 인접한 리던던시 워드 라인이 불량인 경우 이러한 연속적인 액티브 동작으로 인하여 인접한 리던던시 워드 라인에 저장된 데이터는 논리'하이'(H)를 유지하지 못하게 된다.
'S830' 단계는 인접한 리던던시 워드 라인의 데이터를 검출하는 단계로써, 연속적인 액티브 동작을 수행한 리던던시 워드 라인에 인접한 리던던시 워드 라인에 저장된 데이터를 검출한다. 위에서 설명한 바와 같이, 인접한 리던던시 워드 라인이 불량인 경우 논리'하이'(H)가 아닌 논리'로우'(L)가 검출될 것이고, 인접한 리던던시 워드 라인이 정상인 경우 논리'하이'(H)가 검출될 것이다.
'S840' 단계는 리던던시 워드 라인의 사용 여부를 판단하는 단계로써, 리페어 퓨즈부(620)에서 제공되는 프로그래밍 정보(INF_RF)에 따라 해당 리던던시 워드 라인을 '사용'하는 경우 'S850' 단계를 수행하고, 해당 리던던시 워드 라인을 '미사용'하는 경우 'S860' 단계를 수행한다. 이때, 프로그래밍 정보(INF_RF)는 리페어 대상 어드레스의 사용 여부에 대응하는 정보만 있어도 된다.
'S850' 단계는 테스트 결과 값을 출력하는 단계로써, 해당 리던던시 워드 라인을 사용하는 경우(사용) 'S840' 단계에서 검출된 데이터를 출력한다. 그리고, 'S860' 단계는 정상 결과 값을 출력하는 단계로써, 해당 리던던시 워드 라인을 사용하지 않는 경우(미사용) 'S840' 단계에서 검출된 데이터를 무시하고 예정된 테스트 결과 값인 논리'하이'(H)를 출력한다.
'S870' 단계는 불량 여부를 판단하는 단계로써, 'S850' 단계와 'S860' 단계를 통해 출력되는 테스트 결과 값을 분석하여 리던던시 메모리 셀 어레이(632)에 포함된 다수의 리던던시 워드 라인의 불량 여부를 판단한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 'S840' 단계와 'S850' 단계와 'S860' 단계를 통해 사용하는 다수의 리던던시 워드 라인에 대하여 저장된 데이터를 테스트 결과 값으로 출력하고, 사용하지 않는 다수의 리던던시 워드 라인에 대하여 예정된 결과 값을 테스트 결과 값으로 출력하는 것이 가능하다. 즉, 다수의 리던던시 워드 라인의 사용 여부에 따라 테스트 결과 값을 조정하는 것이 가능하며, 이를 통해 원하는 테스트 결과를 얻는 것이 가능하다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 리페어 동작을 위하여 리페어 대상 어드레스를 프로그래밍하는데 이렇게 프로그래밍된 정보를 이용하여 테스트 동작을 효율적으로 제어하는 것이 가능하다. 특히, 테스트 동작은 다수의 워드 라인 중 일부 워드 라인을 프로그래밍된 정보에 따라 제외하여 수행하는 것이 가능하다. 그리고, 또한 테스트 동작은 다수의 워드 라인에 대한 테스트 동작을 수행하되, 프로그래밍된 정보에 따라 사용하지 않는 리던던시 워드 라인에 대한 테스트 결과 값을 예정된 결과 값으로 조정하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
210 : 워드 라인 제어부
220 : 리페어 퓨즈부
230 : 테스트 어드레스 생성부
240 : 메모리 셀 어레이
250 : 데이터 입출력부

Claims (17)

  1. 다수의 워드 라인을 포함하는 메모리 셀 어레이;
    리페어 대상 어드레스가 프로그래밍되는 리페어 퓨즈부;
    테스트 동작시 상기 리페어 퓨즈부의 프로그래밍된 정보에 응답하여 상기 다수의 워드 라인에 대응하는 테스트 어드레스를 생성하기 위한 어드레스 생성부; 및
    상기 테스트 어드레스에 응답하여 상기 다수의 워드 라인의 액티브 여부를 제어하기 위한 워드 라인 제어부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 메모리 셀 어레이는 노말 메모리 셀 어레이를 포함하고,
    상기 워드 라인 제어부는 상기 프로그래밍된 정보 중 상기 리페어 대상 어드레스에 대응하는 정보에 응답하여 상기 노말 메모리 셀 어레이에 대응하는 노말 워드 라인의 액티브 여부를 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 어드레스 생성부는 상기 테스트 동작시 상기 노말 워드 라인에 대응하는 테스트 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 메모리 셀 어레이는 리던던시 셀 어레이를 포함하고,
    상기 워드 라인 제어부는 상기 프로그래밍된 정보 중 상기 리페어 대상 어드레스의 사용 여부에 대응하는 정보에 응답하여 상기 리던던시 메모리 셀 어레이에 대응하는 리던던시 워드 라인의 액티브 여부를 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 어드레스 생성부는 상기 테스트 동작시 상기 리던던시 워드 라인에 대응하는 어드레스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 리페어 대상 어드레스 정보를 검출하여 다수의 노말 워드 라인 중 테스트 대상 노말 워드 라인을 설정하는 단계;
    상기 리페어 대상 어드레스의 사용 여부에 대응하는 정보를 검출하여 다수의 리던던시 워드 라인 중 테스트 대상 리던던시 워드 라인을 설정하는 단계; 및
    상기 테스트 대상 노말 워드 라인과 상기 테스트 대상 리던던시 워드 라인의 테스트 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  7. 제6항에 있어서,
    상기 테스트 동작을 수행하는 단계는,
    상기 테스트 대상 노말 워드 라인 또는 상기 테스트 대상 리던던시 워드 라인을 연속적으로 액티브시키는 단계; 및
    상기 액티브시키는 단계 이후 해당 워드 라인에 인접한 워드 라인의 데이터를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  8. 제6항에 있어서,
    상기 테스트 대상 노말 워드 라인을 설정하는 단계는 상기 리페어 대상 어드레스 정보에 따라 리페어 대상 어드레스에 대응하는 노말 워드 라인을 상기 테스트 대상 노말 워드 라인에서 제외하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  9. 제6항에 있어서,
    상기 테스트 대상 리던던시 워드 라인을 설정하는 단계는 상기 리페어 대상 어드레스 사용 여부에 대응하는 정보에 따라 사용하지 않는 리던던시 워드 라인을 상기 테스트 대상 리던던시 워드 라인에서 제외하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  10. 다수의 워드 라인을 포함하는 메모리 셀 어레이;
    테스트 동작시 상기 다수의 워드 라인을 액티브시켜 상기 메모리 셀 어레이에 저장된 데이터를 출력하게 하기 위한 워드 라인 제어부;
    리페어 대상 어드레스가 프로그래밍되는 리페어 퓨즈부; 및
    테스트 동작시 상기 리페어 퓨즈부의 프로그래밍된 정보에 응답하여 상기 메모리 셀 어레이에서 출력되는 테스트 결과 값을 제어하기 위한 테스트 출력 제어부
    를 구비하는 반도체 메모리 장치.
  11. 제10항에 있어서,
    상기 테스트 출력 제어부는 상기 프로그래밍 정보 중 상기 리페어 대상 어드레스의 사용 여부에 대응하는 정보에 응답하여 상기 테스트 결과 값을 예정된 결과 값으로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제10항에 있어서,
    상기 테스트 출력 제어부는,
    상기 프로그래밍된 정보에 응답하여 상기 테스트 결과 값 또는 예정된 결과 값을 출력하기 위한 다중화부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제10항에 있어서,
    노말 동작시 상기 메모리 셀 어레이와 데이터를 교환하고, 상기 테스트 동작시 상기 테스트 출력 제어부에서 출력되는 상기 테스트 결과 값을 출력하기 위한 데이터 입출력부를 더 구비하는 반도체 메모리 장치.
  14. 다수의 리던던시 워드 라인을 포함하는 리던던시 메모리 셀 어레이에 테스트 데이터를 저장하는 단계;
    상기 다수의 리던던시 워드 라인 중 테스트 대상 리던던시 워드 라인을 연속적으로 액티브하는 단계;
    상기 테스트 대상 리던던시 워드 라인에 인접한 리던던시 워드 라인의 데이터를 테스트 결과 값으로 출력하는 단계;
    상기 인접한 리던던시 워드 라인의 사용 여부에 따라 상기 테스트 결과 값을 예정된 결과 값으로 조정하는 단계; 및
    상기 테스트 결과 값에 응답하여 상기 다수의 리던던시 워드 라인의 불량 여부를 판단하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 인접한 리던던시 워드 라인의 사용 여부는 리페어 대상 어드레스의 사용 여부에 따라 정의되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 조정하는 단계는,
    상기 리페어 대상 어드레스의 사용 여부에 대응하는 정보에 응답하여 상기 인접한 워드 라인의 사용 여부를 판단하는 단계;
    상기 사용 여부를 판단하는 단계의 출력 결과에 따라 상기 테스트 결과 값을 그대로 출력하는 단계; 및
    상기 사용 여부를 판단하는 단계의 출력 결과에 따라 상기 예정된 결과 값을 출력하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  17. 제14항에 있어서,
    상기 예정된 결과 값과 상기 테스트 데이터는 서로 동일한 값인 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020140083071A 2014-07-03 2014-07-03 반도체 메모리 장치 및 그 동작 방법 KR20160004585A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140083071A KR20160004585A (ko) 2014-07-03 2014-07-03 반도체 메모리 장치 및 그 동작 방법
US14/572,305 US9589668B2 (en) 2014-07-03 2014-12-16 Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140083071A KR20160004585A (ko) 2014-07-03 2014-07-03 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20160004585A true KR20160004585A (ko) 2016-01-13

Family

ID=55017470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140083071A KR20160004585A (ko) 2014-07-03 2014-07-03 반도체 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US9589668B2 (ko)
KR (1) KR20160004585A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9535787B2 (en) * 2015-02-12 2017-01-03 International Business Machines Corporation Dynamic cache row fail accumulation due to catastrophic failure
KR102312957B1 (ko) * 2015-05-26 2021-10-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN113299336B (zh) * 2020-02-24 2024-06-28 长鑫存储技术(上海)有限公司 修复电路、存储器和修复方法
CN113539347B (zh) * 2021-07-21 2023-08-18 长鑫存储技术有限公司 存储器修补线路确定方法及装置、存储介质及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771195A (en) * 1995-12-29 1998-06-23 Sgs-Thomson Microelectronics, Inc. Circuit and method for replacing a defective memory cell with a redundant memory cell
KR100191784B1 (ko) 1996-08-16 1999-06-15 윤종용 리던던시 검증회로를 갖는 반도체 메모리장치
JP3594891B2 (ja) * 2000-09-12 2004-12-02 沖電気工業株式会社 半導体記憶装置およびその検査方法
US6728910B1 (en) * 2000-09-20 2004-04-27 Lsi Logic Corporation Memory testing for built-in self-repair system
US7028234B2 (en) * 2002-09-27 2006-04-11 Infineon Technologies Ag Method of self-repairing dynamic random access memory
US7304901B2 (en) * 2002-12-16 2007-12-04 International Business Machines Corporation Enabling memory redundancy during testing
US7222274B2 (en) * 2004-02-25 2007-05-22 International Business Machines Corporation Testing and repair methodology for memories having redundancy
US20060294443A1 (en) * 2005-06-03 2006-12-28 Khaled Fekih-Romdhane On-chip address generation
KR101125953B1 (ko) * 2007-07-11 2012-03-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 기억 장치 및 시스템
JP5737003B2 (ja) * 2011-06-27 2015-06-17 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの製造方法

Also Published As

Publication number Publication date
US20160005496A1 (en) 2016-01-07
US9589668B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
KR102117633B1 (ko) 셀프 리페어 장치
TWI543191B (zh) 用於記憶體之目標更新之裝置及方法
KR101890820B1 (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
US7336549B2 (en) Redundancy circuit and repair method for a semiconductor memory device
US10726937B2 (en) Semiconductor device and operating method thereof
CN105989893B (zh) 半导体器件
KR20160148347A (ko) 셀프 리페어 장치 및 방법
KR20150018106A (ko) 리페어 회로를 포함한 반도체 메모리 장치
US8913451B2 (en) Memory device and test method thereof
US9472308B1 (en) Semiconductor memory device and test method thereof
US8867288B2 (en) Memory device and test method thereof
US9852814B1 (en) Rupture control device and semiconductor device to improve yield
KR20160004585A (ko) 반도체 메모리 장치 및 그 동작 방법
KR101877818B1 (ko) 리페어 제어 회로 및 이를 이용한 반도체 집적회로
KR20130072094A (ko) 반도체 메모리 장치 및 그 동작 방법
US10535418B2 (en) Memory device including repair circuit and operation method thereof
KR102312957B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20170221588A1 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
KR20150105048A (ko) 반도체 메모리 장치
KR20170022655A (ko) 반도체 장치
KR20140083471A (ko) 메모리, 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
KR102179568B1 (ko) 반도체장치 및 반도체시스템
KR20130072017A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20130071930A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination