KR20160148347A

KR20160148347A - 셀프 리페어 장치 및 방법

Info

Publication number: KR20160148347A
Application number: KR1020150085296A
Authority: KR
Inventors: 심영보
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2015-06-16
Filing date: 2015-06-16
Publication date: 2016-12-26
Also published as: TW201701294A; CN106257595B; TWI661430B; US20160372214A1; US9508456B1; CN106257595A

Abstract

본 발명은 셀프 리페어 장치 및 방법에 관한 것으로, 패키지 리페어 동작시 리페어 효율을 향상시킬 수 있도록 하는 기술이다. 이러한 본 발명은 패일 어드레스에 대한 각 비트 정보를 퓨즈에 저장하는 ARE 어레이, 패일 발생시 패일 비트에 해당하는 로오 어드레스 또는 컬럼 어드레스를 저장하고, 테스트시 입력되는 패일 어드레스와 기 저장된 어드레스를 비교하여 리페어 어드레스를 생성하며, 패일 어드레스에 대응하여 ARE 어레이의 럽처 동작을 제어하기 위한 럽처 인에이블신호와, 로오 퓨즈셋 데이터 또는 컬럼 퓨즈셋 데이터를 출력하는 ARE 제어부 및 ARE 어레이로부터 인가되는 로오 퓨즈셋 데이터 또는 컬럼 퓨즈셋 데이터에 대응하여 로오 리던던시 또는 컬럼 리던던시 동작을 수행하는 로오/컬럼 리던던시부를 포함하는 것을 특징으로 한다.

Description

셀프 리페어 장치 및 방법{Self repair device and method}

본 발명은 셀프 리페어 장치 및 방법에 관한 것으로, 패키지 리페어 동작시 리페어 효율을 향상시킬 수 있도록 하는 기술이다.

디램(DRAM: Dynamic Random Access Memory)은 매트릭스 형태로 배열되는 복수개의 메모리 셀(memory cell) 들로 구성된다. 그런데, 많은 메모리 셀 들 중 하나의 메모리 셀에서라도 결함이 발생하면, 반도체 메모리 장치는 제대로 동작을 수행하지 못하므로 불량 처리된다. 더욱이 반도체 메모리 장치의 고집적화 및 고속화에 따라 결함 셀이 발생 될 확률도 높아진다.

그러므로, 디램의 제조비용을 결정하는 전체 칩 수에 대한 양품 칩 수의 비로 나타내는 수율이 낮아지고 있다. 따라서, 반도체 메모리 장치의 고집적화 및 고속화 방안과 더불어 수율을 향상시키기 위해 결함 셀을 효율적으로 리페어(repair) 하기 위한 방안에 대한 연구가 이루어진다.

결함 셀을 리페어하기 위한 하나의 방법으로 결함 셀을 여분의 다른 셀(redundancy cell)로 대체하는 리페어 회로(repair circuit)를 내장하는 기술이 사용되고 있다. 일반적으로 리페어 회로는 여분의 메모리 셀 들로 이루어지는 컬럼(column)과, 로오(row)로 배열되는 리던던시(redundancy) 컬럼/로오를 구비한다. 그리고, 결함이 발생 된 컬럼/로오를 대신하여 리던던시 컬럼/로오를 선택한다.

즉, 결함 셀을 지정하는 로우 및/또는 컬럼 어드레스 신호가 입력되면 노멀(normal) 메모리 셀 뱅크(block)의 결함 컬럼/로오를 대신하여 리던던시 컬럼/로우가 선택된다.

결함 셀을 지정하는 어드레스(address)를 알아내기 위해 일반적으로 절단 가능한 다수개의 퓨즈(fuse)들이 구비되고, 이들이 선택적으로 절단됨으로써 결함 셀의 어드레스가 프로그램(program) 된다.

현재 디램(DRAM)에서의 불량 셀(cell)에 대한 리페어(repair) 방법은 웨이퍼(wafer) 상태에서 리페어하는 방법과 패키징(package) 상태에서 리페어 하는 방법이 있다.

여기서, 웨이퍼 리페어 방법은 웨이퍼 레벨에서 테스트(test)를 수행한 후 불량 셀을 리던던시 셀(redundancy cell)로 교체하는 방법이다. 그리고, 패키징 리페어 방법은 패키징 상태에서 테스트를 진행한 후 패키징 상태에서 리던던시 셀로 불량 셀을 대체하는 방법이다.

그런데, 종래의 패키지 셀프 리페어 모드에서는 로오 리던던시만 사용하여 리페어 동작을 수행하고 컬럼 리던던시를 사용하지 않는다. 이에 따라, 컬럼 성 불량이 발생하는 경우 이를 구제할 수가 없어 패키지 수율이 감소하게 된다.

즉, 패키지 기능 테스트에서 비트 성, 로오 성, 컬럼 성 패일이 발생하게 된다. 이러한 불량을 구제하기 위해서는 패일 구제를 위한 회로의 면적이 증가하여 넷 다이가 감소하게 되고 리페어 알고리즘이 복합해진다.

이에 따라, 패키지에서 로오 셀프 리페어 모드만 사용하게 되므로 셀프 리페어는 로오 리던던시만 가능하다. 따라서, 비트 성 패일, 로오 성 패일은 구제가 가능하지만 컬럼 패일은 구제가 불가능하다.

뿐만 아니라, 패키지 수율 포화(Saturation)를 위해서는 웨이퍼 테스트 컨디션을 강화하여 패키지 수율 확인 과정을 수차례 반복해야 한다. 이러한 상황이 반복되는 경우 수율 램프 업(ramp-up) 시간이 길고 많은 실험자재가 필요하게 된다.

본 발명은 패키지 기능 테스트시 로오 셀프 리페어 모드와 컬럼 셀프 리페어 모드를 선택 적용하여 리던던시 동작을 수행하도록 함으로써 리페어 효율을 향상시킬 수 있도록 하는 특징을 갖는다.

본 발명의 실시예에 따른 셀프 리페어 장치는, 패일 어드레스에 대한 각 비트 정보를 퓨즈에 저장하는 ARE 어레이; 패일 발생시 패일 비트에 해당하는 로오 어드레스 또는 컬럼 어드레스를 저장하고, 테스트시 입력되는 패일 어드레스와 기 저장된 어드레스를 비교하여 리페어 어드레스를 생성하며, 패일 어드레스에 대응하여 ARE 어레이의 럽처 동작을 제어하기 위한 럽처 인에이블신호와, 로오 퓨즈셋 데이터 또는 컬럼 퓨즈셋 데이터를 출력하는 ARE 제어부; 및 ARE 어레이로부터 인가되는 로오 퓨즈셋 데이터 또는 컬럼 퓨즈셋 데이터에 대응하여 로오 리던던시 또는 컬럼 리던던시 동작을 수행하는 로오/컬럼 리던던시부를 포함하는 것을 특징으로 한다.

본 발명의 다른 실시예에 따른 셀프 리페어 방법은, 퓨즈셋 선택신호에 대응하여 로오 셀프 리페어 모드 또는 컬럼 셀프 리페어 모드가 선택되는 단계; 첫 번째 패일 비트에 대응하는 로오 어드레스 또는 컬럼 어드레스를 래치에 저장하는 단계; 테스트시 입력되는 패일 어드레스와 래치에 저장된 어드레스를 비교하여 리페어 어드레스를 생성하는 단계; 부트 업 동작시 ARE 어레이로부터 인가된 퓨즈 정보에 대응하여 미 사용된 퓨즈셋 정보를 서치하는 단계; 리페어 어드레스와, 퓨즈셋 정보를 입력받아 ARE 어레이를 럽처하여 리페어하는 단계; 및 ARE 어레이의 출력 데이터에 대응하여 로오 리던던시 동작 또는 컬럼 리던던시 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.

본 발명은 패키지에서 발생하는 다양한 불량유형에 따라 로오 리던던시나 컬럼 리던던시를 선택하여 최적의 리페어를 가능하도록 함으로써 패키지 수율 향상에 기여할 수 있고 수율 램프 업 시간을 단축할 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 본 발명의 실시예에 따른 셀프 리페어 장치의 구성도.
도 2는 도 1의 ARE 제어부에 관한 상세 구성도.
도 3은 도 2의 어드레스 레지스터에 관한 상세 구성도.
도 4는 도 1의 ARE 어레이에 관한 상세 구성도.
도 5는 본 발명의 실시예에 따른 셀프 리페어 장치의 동작을 설명하기 위한 흐름도.
도 6은 본 발명의 실시예에서 로오/컬럼 리던던시 패일 리페어 알고리즘을 설명하기 위한 도면.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 셀프 리페어 장치의 구성도이다.

본 발명의 실시예에 따른 셀프 리페어 장치는, ARE(Array Rupture Electrical fuse) 어레이(100), ARE 제어부(200) 및 로오/컬럼 리던던시부(300)를 포함한다.

여기서, ARE 어레이(100)는 모든 패일 어드레스의 각 비트에 대한 정보를 저장한다. 메모리 테스트시 발생하는 모든 패일 어드레스에 대한 정보를 메모리 테스터 저장 장치에 임시 저장하고 있다가, 테스트가 끝나면 이들 정보를 메모리에 인가하고, ARE 어레이(100)에서 각 비트에 해당하는 전기 퓨즈를 럽처하여 패일 정보를 영구히 저장한다.

이러한 ARE 어레이(100)는 퓨즈셋 선택신호 XY_SEL, 럽처 인에이블신호 RUP_EN, 로오 퓨즈셋 인에이블신호 XFZEN, 컬럼 퓨즈셋 인에이블신호 YFZEN, 미사용 퓨즈신호 AFUSE_SET<0:U>, 리페어 어드레스 AADD<0:V> 및 클록 X_CLK, Y_CLK을 입력받는다. 그리고, ARE 어레이(100)는 퓨즈셋 인에이블신호 FS_EN, 퓨즈셋 디스에이블신호 FS_DIS를 ARE 제어부(200)에 출력하고, 로오 퓨즈셋 데이터 X_FUSEDATA<0:D>, 컬럼 퓨즈셋 데이터 Y_FUSESATA<0:C>를 로오/컬럼 리던던시부(300)에 출력한다.

반도체 집적 회로 장치를 구성하는 각 소자의 사이즈가 미세화되고, 한 개의 반도체 칩 내에 포함되는 소자의 수가 거대화됨에 따라, 결함 밀도의 수준도 증대되고 있다. 이러한 결함 밀도의 증대는 반도체 장치의 수율을 저하시키는 직접적인 원인이 된다. 결함 밀도가 심하게 증가할 경우 반도체 소자가 형성되는 웨이퍼를 폐기처분하여야 한다.

이러한 결함 밀도를 낮추기 위해, 결함 셀을 여분의 셀로 교체하는 리던던시(redundancy) 회로가 제안되었다. 리던던시 회로(혹은 퓨즈 회로)는 반도체 메모리 장치의 경우, 로오(row)계 배선(예컨대, 워드 라인) 및 컬럼(column)계 배선(예컨대, 비트 라인) 각각에 대해 설치될 수 있다.

이러한 리던던시 회로는 결함 셀의 어드레스 정보를 저장하는 ARE 어레이(100)를 포함한다. ARE 어레이(100)는 복수의 퓨즈 배선들을 포함하는 복수의 퓨즈셋들로 구성된다. ARE 어레이(100)는 모든 패일 어드레스의 각 비트에 대한 정보를 저장하고 있는 메모리이다. ARE 어레이(100)는 퓨즈 선택정보인 어드레스에 따라 해당하는 로오 라인을 선택하게 된다.

그리고, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍한다. 또한, 메모리의 패키지 상태에서 비트 패일의 구제 목적으로 셀프 리페어(repair or rupture)를 진행한다.

ARE 어레이(100)는 메모리의 테스트가 끝나면 이들 정보를 메모리에 인가하여 ARE 어레이(100)에서 각 비트에 해당하는 전기 퓨즈(Electrical Fuse)를 럽처(Rupture) 하여 패일 정보를 영구히 저장한다. 이때, ARE 어레이(100)는 ARE 제어부(200)로부터 인가되는 럽처 인에이블신호 RUP_EN에 대응하여 럽처 동작을 제어하게 된다.

ARE 어레이(100)는 럽처 인에이블신호 RUP_EN의 활성화시 럽처(Rupture) 동작에 따라 결함 셀의 어드레스 정보를 저장한다. 반면에, ARE 어레이(100)는 럽처 인에이블신호 RUP_EN의 비활성화시 럽처(Rupture) 동작을 수행하지 않는다. 여기서, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍하는 전기 퓨즈(E-fuse)로 이루어질 수 있다.

그리고, ARE 제어부(200)는 메모리 테스터로부터 패일 어드레스에 대한 데이터를 입력받아 ARE 어레이(100)로 출력하여 전기 퓨즈(E-fuse)의 럽처를 제어한다. 그리고, 파워 업 이후에 메모리 동작에 앞서 ARE 어레이(100)에 있는 로오/컬럼 퓨즈 데이터를 로오/컬럼 리던던시부(300)에 출력한다.

이러한 ARE 제어부(200)는 멀티 비트 인에이블신호 MBIT_EN, 퓨즈셋 선택신호 XY_SEL, 부트업신호 TBOOTUP, 럽처신호 TRUPTURE, 로오 어드레스 X_ADD<0:E>, 컬럼 어드레스 Y_ADD<0:F>, 글로벌 라인 TGIO<0:G>, 입력 제어신호 PIN, 어드레스 선택신호 ADD_SEL<0:2>, 퓨즈셋 인에이블신호 FS_EN 및 퓨즈셋 디스에이블신호 FS_DIS를 입력받는다. 그리고, ARE 제어부(200)는 럽처 인에이블신호 RUP_EN, 로오 퓨즈셋 인에이블신호 XFZEN, 컬럼 퓨즈셋 인에이블신호 YFZEN, 미사용 퓨즈신호 AFUSE_SET<0:U>, 리페어 어드레스 AADD<0:V> 및 클록 X_CLK, Y_CLK을 출력한다.

또한, 로오/컬럼 리던던시부(300)는 메모리 동작 전에 ARE 어레이(100)로부터 이미 럽처된 각 패일 어드레스의 퓨즈 데이터(커트 또는 No 커트 정보)를 로드하여 저장한다. 그리고, 로오/컬럼 리던던시부(300)는 메모리 동작시 입력되는 어드레스와 비교하여 노말 로오(또는, 컬럼)이나 스페어 로오(또는, 컬럼)를 인에이블시킨다.

이러한 로오/컬럼 리던던시부(300)는 로오 퓨즈셋 데이터 X_FUSEDATA<0:D>, 컬럼 퓨즈셋 데이터 Y_FUSESATA<0:C> 및 클록 X_CLK, Y_CLK을 입력받아 리던던시 동작을 제어한다.

여기서, 로오 퓨즈셋 데이터 X_FUSEDATA<0:D>는 ARE 어레이(100)의 부트 업 동작시 ARE 로오 셀 어레이에서 퓨즈셋 정보들을 로오 리던던시부(300)로 출력하기 위한 퓨즈셋 데이터이다. 그리고, 컬럼 퓨즈셋 데이터 Y_FUSEDATA<0:C>는 ARE 어레이(100)의 부트 업 동작시 ARE 컬럼 셀 어레이에서 퓨즈셋 정보들을 컬럼 리던던시부(300)로 출력하기 위한 퓨즈셋 데이터이다.

도 2는 도 1의 ARE 제어부(200)에 관한 상세 구성도이다.

ARE 제어부(200)는 럽처/부트업 제어부(210), 어드레스 선택부(220), 어드레스 레지스터(230), 퓨즈셋 래치부(240) 및 데이터 선택부(250)를 포함한다.

여기서, 럽처/부트업 제어부(210)는 외부의 메모리 테스터(memory tester)에서 입력되는 패일 어드레스를 근거로 ARE 어레이(100)에 있는 전기 퓨즈(E-fuse)의 럽처를 제어한다. 그리고, 럽처/부트업 제어부(210)는 파워 업 후 메모리 동작 전에 전기 퓨즈(E-fuse)에 저장된 패일 어드레스에 대한 퓨즈 데이터를 로오/컬럼 리던던시부(300)에 출력한다.

이러한 럽처/부트업 제어부(210)는 부트업신호 TBOOTUP, 럽처신호 TRUPTURE를 입력받아 클록 X_CLK, Y_CLK, 카운트신호 CNT_OUT<0:P>, 로오 퓨즈셋 인에이블신호 XFZEN, 컬럼 퓨즈셋 인에이블신호 YFZEN, 전원신호 PGM_PWR 및 셀프 럽처신호 SELFRUP를 출력한다.

부트업신호 TBOOTUP는 메모리의 동작 전에 ARE 어레이(100) 내에 있는 전기 퓨즈(E-fuse) 정보를 로오/컬럼 리던던시부(300)에 전달하도록 제어하는 신호이다. 그리고, 럽처신호 TRUPTURE는 패일 어드레스를 근거로 ARE 어레이(100)에 있는 전기 퓨즈(E-fuse)의 럽처(rupture) 동작을 제어하는 신호이다.

그리고, 클록 X_CLK, Y_CLK은 럽처/부트업 제어부(210)에 있는 오실레이터 및 카운터에서 발생 된 신호로, ARE 어레이(100)와 로오/컬럼 리던던시부(300)에 출력된다. 그리고, 카운트신호 CNT_OUT<0:P>는 럽처/부트업 제어부(210)에 있는 오실레이터 및 카운터에서 발생되어 퓨즈셋 래치부(240)와 데이터 선택부(250)에 출력된다. 이러한 카운트신호 CNT_OUT<0:P>는 패일 어드레스 영역의 미 사용 퓨즈셋을 서치하는데 ARE 어레이(100)의 퓨즈셋 번지와 얼라인(align) 되는 신호이다.

또한, 로오 퓨즈셋 인에이블신호 XFZEN는 ARE 어레이(100)의 부트업 동작에서 로오 퓨즈셋 정보 영역을 인에이블 하는 신호이다. 컬럼 퓨즈셋 인에이블신호 YFZEN는 ARE 어레이(100)의 부트업 동작에서 컬럼 퓨즈셋 정보 영역을 인에이블 하는 신호이다. 그리고, 셀프 럽처신호 SELFRUP는 셀프 리페어 동작시 인에이블 ㄷ되어 메모리 리페어 데이터 MRD<0:W> 대신 셀프 리페어 정보인 미사용 퓨즈셋 신호FUSE_SET<0:U>, 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스FADD<0:S>를 선택하는 역할을 한다.

그리고, 어드레스 선택부(220)는 외부에서 입력되는 로오 어드레스와 컬럼 어드레스를 선택하여 어드레스 레지스터(230)에 출력한다. 이러한 어드레스 선택부(220)는 로오 어드레스 X_ADD<0:E>, 컬럼 어드레스 Y_ADD<0:F> 및 퓨즈셋 선택신호 XY_SEL를 입력받아 선택신호 MADD<0:S>를 출력한다.

여기서, 퓨즈셋 선택신호 XY_SEL는 ARE 어레이(100)의 부트업 동작 전이나 메모리 테스트 전에 입력되어 로오 셀프 리페어 모드 또는 컬럼 셀프 리페어 모드를 선택하는 신호이다. 그리고, 로오 어드레스 X_ADD<0:E>는 메모리 액티브 명령과 함께 입력되는 로오 어드레스이다. 또한, 컬럼 어드레스 Y_ADD<0:F>는 메모리 라이트/리드 명령과 함께 입력되는 컬럼 어드레스이다. 선택신호 MADD<0:S>는 로오 어드레스 X_ADD<0:E>와 컬럼 어드레스 Y_ADD<0:F> 중에 퓨즈셋 선택신호 XY_SEL에 의해 선택된 신호이다.

또한, 어드레스 레지스터(230)는 어드레스 선택부(220)에서 인가되는 패일 어드레스에서 퓨즈정보(뱅크, 퓨즈 영역 등등)를 추출하여 퓨즈셋 래치부(240)와 데이터 선택부(250)에 출력한다. 그리고, 어드레스 레지스터(230)는 셀프 리페어 동작을 위해 메모리 테스트 중에 패일이 발생하면, 패일 셀에 대한 뱅크, 매트, 로오/컬럼 어드레스 정보들을 저장한다.

이러한 어드레스 레지스터(230)는 글로벌 라인 TGIO<0:G>, 선택신호 MADD<0:S>, 입력 제어신호 PIN 및 어드레스 선택신호 ADD_SEL<0:2>를 입력받아, 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스 FADD<0:S> 및 멀티비트 플래그신호 MBIT_FLAG를 출력한다.

여기서, 글로벌 라인 TGIO<0:G>는 특정 테스트 모드에서 동작하는 글로벌 데이터 라인이다. 메모리 리드 동작시 액세스 된 메모리 셀이 패스이면 하이 레벨로 활성화되고, 패일이면 로우 레벨로 천이하여 메모리의 데이터 출력 버퍼에 셀의 패일 또는 패일 정보를 전달한다.

그리고, 입력 제어신호 PIN는 메모리 리드 동작시 메모리 셀의 패스 또는 패일 정보를 데이터 출력 버퍼에 전달하는 과정에서, 글로벌 라인 TGIO<0:G>에 실린 데이터를 파이프 레지스터에 저장하기 위해 파이프 레지스터 입력부를 제어하는 펄스 신호이다. 입력 제어신호 PIN와 글로벌 라인 TGIO<0:G>의 출력이 조합되어 패일 어드레스가 어드레스 레지스터(230)에 저장된다.

또한, 어드레스 선택신호 ADD_SEL<0:2>는 어드레스 레지스터(230)의 첫 번째, 두 번째, 세 번째 래치에 저장된 패일 어드레스를 하나씩 선택하여 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스 FADD<0:S> 및 멀티비트 플래그신호 MBIT_FLAG를 출력한다.

뱅크신호 FBANK<0:K>는 어드레스 레지스터(230)에 저장된 다수의 패일 어드레스들 중 어드레스 선택신호 ADD_SEL<0:2>에 의해 선택된 뱅크 정보이다. 그리고, 매트신호 FMAT<0:R>는 어드레스 레지스터(230)에 저장된 다수의 패일 어드레스 들 중 어드레스 선택신호 ADD_SEL<0:2>에 의해 선택된 매트 정보이다. 그리고, 선택 어드레스 FADD<0:S>는 어드레스 레지스터(230)에 저장된 다수의 패일 어드레스들 중 어드레스 선택신호 ADD_SEL<0:2>에 의해 선택된 어드레스 정보이다.

또한, 멀티비트 플래그신호 MBIT_FLAG는 어드레스 레지스터(230)에 저장된 다수의 패일 어드레스들 중 어드레스 선택신호 ADD_SEL<0:2>에 의해 선택된 패일 어드레스가 멀티 비트 불량(로오 성 불량 또는 컬럼 성 불량)인지를 나타내는 신호이다.

그리고, 퓨즈셋 래치부(240)는 ARE 어레이(100)의 부트업 동작시 ARE 어레이(100)에서 패일 어드레스가 위치한 퓨즈 영역을 서치하여 미 사용된 퓨즈셋 정보를 저장한다. 이러한 퓨즈셋 래치부(240)는 카운트신호 CNT_OUT<0:P>, 퓨즈셋 인에이블신호 FS_EN, 퓨즈셋 디스에이블신호 FS_DIS, 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 멀티비트 인에이블신호 MBIT_EN 및 멀티비트 플래그신호 MBIT_FLAG를 입력받는다. 그리고, 퓨즈셋 래치부(240)는 럽처 인에이블신호 RUP_EN와, 미사용 퓨즈신호 AFUSE_SET<0:U>를 출력한다.

여기서, 퓨즈셋 인에이블신호 FS_EN는 ARE 어레이(100)의 로오 셀 어레이 또는 컬럼 셀 어레이 중에서 퓨즈셋 선택신호 XY_SEL에 의해 선택된 셀 어레이를 인에이블 시키기 위한 비트 신호이다.(즉, 해당하는 퓨즈셋의 사용 유무를 나타냄) 그리고, 퓨즈셋 디스에이블신호 FS_DIS는 ARE 어레이(100)의 로오 셀 어레이 또는 컬럼 셀 어레이 중에서 퓨즈셋 선택신호 XY_SEL에 의해 선택된 셀 어레이를 디스에이블 시키기 위한 비트 신호이다.(즉, 해당하는 퓨즈셋의 불량 유무를 나타냄)

멀티비트 인에이블신호 MBIT_EN는 선택된 패일 어드레스가 멀비 비트일 경우만 리페어 가능을 제어하는 신호로, 멀티비트 플래그신호 MBIT_FLAG와 조합되어 럽처 인에이블신호 RUP_EN를 제어한다. 예를 들어, 멀티비트 인에이블신호 MBIT_EN가 하이이면 패일 어드레스가 멀티 비트일 때만 럽처 인에이블신호 RUP_EN가 인에이블 된다. 반면에, 멀티비트 인에이블신호가 로우이면 멀티비트와 단일비트의 구분없이 모든 패일 어드레스에 대해 럽처 인에이블신호 RUP_EN가 인에이블된다.

럽처 인에이블신호 RUP_EN는 멀티비트 인에이블신호 MBIT_EN, 멀티비트 플래그신호 MBIT_FLAG를 조합한 신호로 해당하는 패일 어드레스에 대한 럽처 가능성 유무를 나타내는 신호이다. 예를 들어, 럽처 인에이블신호 RUP_EN가 하이이면 리페어가 가능하므로 셀프 리페어 시퀀스를 수행하면 해당 퓨즈가 럽처된다. 반면에, 럽처 인에이블신호 RUP_EN가 로우이면 리페어가 불가능하므로 셀프 리페어 시퀀스를 수행하더라도 해당 퓨즈는 럽처가 안 된다.

또한, 데이터 선택부(250)는 로오 또는 컬럼 셀프 리페어를 위하여 어드레스 레지스터(230)에서 인가되는 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R> 및 선택 어드레스 FADD<0:S> 정보와 메모리 리페어 데이터 MRD<0:W> 정보 중 셀프 럽처신호 SELFRUP에 의해 한쪽을 선택하여 리페어 어드레스 AADD<0:V>를 ARE 어레이(100)에 출력한다. 그리고, 데이터 선택부(250)는 퓨즈셋 래치부(240)에서 입력되는 미사용 퓨즈셋 신호 FUSE_SET<0:U>를 선택하여 미사용 퓨즈신호 AFUSE_SET<0:U>를 ARE 어레이(100)에 출력한다. 또한, 데이터 선택부(250)는 럽처/부트업 제어부(210)로부터 인가되는 카운트신호 CNT_OUT<0:P>를 입력받는다.

여기서, 메모리 리페어 데이터 MRD<0:W>는 웨이퍼 테스트 후 불량 메모리 셀을 리페어 하기 위해 메모리 테스터로부터 입력되는 퓨즈셋, 패일 뱅크, 패일 매트, 패일 어드레스 등의 리페어 정보를 포함한다. 그리고, 미사용 퓨즈셋 신호 FUSE_SET<0:U>는 부트 업 동작 중 패일 어드레스 영역에서 서치 된 미 사용 퓨즈셋정보를 나타낸다.

미사용 퓨즈신호 AFUSE_SET<0:U>는 리페어 동작을 수행하기 위해 ARE 어레이(100)로 출력되는 미사용 퓨즈셋 정보이다. 리페어 어드레스 AADD<0:V>는 리페어 동작을 수행하기 위해 ARE 어레이(100)에 출력되는 어드레스 정보이다.

도 3은 도 2의 어드레스 레지스터(230)에 관한 상세 구성도이다.

어드레스 레지스터(230)는 복수의 래치(231~233)와, 복수의 어드레스 비교부(234~236) 및 어드레스 조합부(237)를 포함한다.

여기서, 복수의 래치(231~233)는 글로벌 라인 TGIO<0:G>, 선택신호 MADD<0:S>, 입력 제어신호 PIN를 입력받아 래치한다. 래치(231)는 글로벌 라인 데이터 TGIO_1<0:G>, 선택신호 MADD_1<0:S>를 출력한다. 그리고, 래치(232)는 글로벌 라인 데이터 TGIO_2<0:G>, 선택신호 MADD_2<0:S>를 출력한다. 그리고, 래치(233)는 글로벌 라인 데이터 TGIO_3<0:G>, 선택신호 MADD_3<0:S>를 출력한다.

그리고, 어드레스 비교부(234)는 어드레스 선택신호 ADD_SEL<0>에 따라 래치(231)에서 출력된 글로벌 라인 데이터 TGIO_1<0:G>, 선택신호 MADD_1<0:S>와, 글로벌 라인 TGIO<0:G>, 선택신호 MADD<0:S>를 비교한다. 그리고, 어드레스 비교부(235)는 어드레스 선택신호 ADD_SEL<1>에 따라 래치(232)에서 출력된 글로벌 라인 데이터 TGIO_2<0:G>, 선택신호 MADD_2<0:S>와, 글로벌 라인 TGIO<0:G>, 선택신호 MADD<0:S>를 비교한다. 또한, 어드레스 비교부(236)는 어드레스 선택신호 ADD_SEL<2>에 따라 래치(233)에서 출력된 글로벌 라인 데이터 TGIO_3<0:G>, 선택신호 MADD_3<0:S>와, 글로벌 라인 TGIO<0:G>, 선택신호 MADD<0:S>를 비교한다.

이러한 복수의 어드레스 비교부(234~236)는 글로벌 라인 TGIO<0:G>의 신호, 어드레스 선택부(220)로부터 인가되는 선택신호 MADD<0:S>를 래치(231~233)에 저장된 신호와 비교하여 뱅크신호 FBANK_S<0:K>, 매트신호 FMAT_S<0:R> 및 멀티비트 플래그신호 MBIT_FLAG_S를 출력한다.

그리고, 어드레스 조합부(237)는 뱅크신호 FBANK_S<0:K>, 매트신호 FMAT_S<0:R> 및 멀티비트 플래그신호 MBIT_FLAG_S를 조합하여 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스 FADD<0:S> 및 멀티비트 플래그신호 MBIT_FLAG를 출력한다.

도 4는 도 1의 ARE 어레이(100)에 관한 상세 구성도이다.

ARE 어레이(100)는 컬럼 셀 어레이(110)와, 로오 셀 어레이(120), 선택부(130, 140) 및 셀 어레이 제어부(150)를 포함한다.

여기서, 컬럼 셀 어레이(110)는 복수의 셀 어레이(111~113)와, 복수의 센스앰프 S/A<0:C>를 포함한다. 복수의 셀 어레이(111~113)와, 복수의 센스앰프 S/A<0:C>는 비트라인 BL<0:a>을 통해 서로 연결된다. 복수의 셀 어레이(111~113)는 워드라인 YWL<0:L>에 따라 셀 어레이가 선택된다. 그리고, 복수의 센스앰프 S/A<0:C>는 비트라인 선택신호 YBLSEL<0:a>와, 센스앰프 선택신호 YSASEL<0:C>를 입력받아 컬럼 퓨즈셋 데이터 Y_FUSESATA<0:C>와, 퓨즈셋 인에이블신호 Y_FS_EN 및 퓨즈셋 디스에이블신호 Y_FS_DIS를 출력한다.

그리고, 로오 셀 어레이(120)는 복수의 셀 어레이(121~123)와, 복수의 센스앰프 S/A<0:D>를 포함한다. 복수의 셀 어레이(121~123)와, 복수의 센스앰프S/A<0:D>는 비트라인 BL<0:b>을 통해 서로 연결된다. 복수의 셀 어레이(121~123)는 워드라인 XWL<0:M>에 따라 셀 어레이가 선택된다. 그리고, 복수의 센스앰프 S/A<0:D>는 비트라인 선택신호 XBLSEL<0:b>와, 센스앰프 선택신호 XSASEL<0:D>를 입력받아 로오 퓨즈셋 데이터 X_FUSESATA<0:D>와, 퓨즈셋 인에이블신호 X_FS_EN 및 퓨즈셋 디스에이블신호 X_FS_DIS를 출력한다.

그리고, 선택부(130)는 퓨즈셋 선택신호 XY_SEL에 대응하여 퓨즈셋 인에이블신호 X_FS_EN 및 퓨즈셋 인에이블신호 Y_FS_EN 중 어느 하나를 선택하여 퓨즈셋 인에이블신호 FS_EN로 출력한다. 그리고, 선택부(140)는 퓨즈셋 선택신호 XY_SEL에 대응하여 퓨즈셋 디스에이블신호 X_FS_DIS 및 퓨즈셋 디스에이블신호 Y_FSDIS 중 어느 하나를 선택하여 퓨즈셋 디스에이블신호 FS_DIS로 출력한다.

또한, 셀 어레이 제어부(150)는 클록 X_CLK, Y_CLK, 로오 퓨즈셋 인에이블신호 XFZEN, 컬럼 퓨즈셋 인에이블신호 YFZEN, 럽처 인에이블신호 RUP_EN, 미사용 퓨즈신호 AFUSE_SET<0:U> 및 리페어 어드레스 AADD<0:V>를 입력받아 워드라인 YWL<0:L>, 비트라인 선택신호 YBLSEL<0:a>, 센스앰프 선택신호 YSASEL<0:C>와, 워드라인 XWL<0:M>, 비트라인 선택신호 XBLSEL<0:b>, 센스앰프 선택신호 XSASEL<0:D>를 출력한다.

도 5는 본 발명의 실시예에 따른 셀프 리페어 장치의 동작을 설명하기 위한 흐름도이다.

반도체 장치는 웨이퍼 상태에서 모든 다이(Die)를 테스트하여 발생 된 모든 패일 셀을 리페어 한 후, 양품 다이(good die) 들을 패키지 어셈블리(package assembly) 하여 다시 패키지 테스트를 진행한다. 이때, 리프레쉬 위크(refresh weak)나 센싱 마진(sensing margin) 부족 등으로 인한 마진 성 불량들이 일부 발생하게 된다. 이러한 불량 셀을 구제하기 위해 메모리 자체적으로 리페어를 진행하는데 이것을 "셀프 리페어" 라고 한다.

먼저, 셀프 리페어 모드의 진입시(단계 S1) 퓨즈셋 선택신호 XY_SEL가 로우이면 로오 셀프 리페어 모드로 전환되고, 퓨즈셋 선택신호 XY_SEL가 하이이면 컬럼 셀프 리페어 모드로 전환된다.

즉, 첫 번째 기능 테스트시 퓨즈셋 선택신호 XY_SEL가 로우이면 로오 셀프 리페어 모드로 진입하여(단계 S2) 로오 리페어 동작을 수행하게 된다.(단계 S3) 이후에, 두 번째 기능 테스트시 퓨즈셋 선택신호 XY_SEL가 하이이면 컬럼 셀프 리페어 모드로 진입하여(단계 S4) 컬럼 셀프 리페어 동작을 수행하게 된다.(단계 S5)

이어서, N-1 번째 기능 테스트시 퓨즈셋 선택신호 XY_SEL가 로우이면 다시 로오 셀프 리페어 모드로 진입하여(단계 S6) 로오 셀프 리페어 동작을 수행하게 된다.(단계 S7) 이후에, N 번째 기능 테스트시 퓨즈셋 선택신호 XY_SEL가 하이이면 다시 컬럼 셀프 리페어 모드로 진입하여(단계 S8) 컬럼 셀프 리페어 동작을 수행하게 된다.(단계 S9)

이하에서는 로오 셀프 리페어 모드의 동작에 대해 살펴보기로 한다.

어드레스 레지스터(230)는 3개의 래치(231~233)를 포함하므로 메모리 테스트시 3개 패일에 대한 어드레스 정보를 저장할 수 있다. 본 발명의 실시예에서는 어드레스 레지스터(230)가 3개의 래치(231~233)를 포함하는 것을 일 예로 설명하였으나, 본 발명의 실시예에서 래치의 개수는 한정되지 않는다.

메모리를 특정 테스트 모드로 진입시킨 후, 뱅크를 액티브시키면 외부의 뱅크 어드레스는 무시되고 동시에 모든 뱅크가 액티브된다. 그리고, 퓨즈셋 선택신호 XY_SEL가 로우 레벨로 입력되면 어드레스 선택부(220)는 로오 어드레스 X_ADD<0:E>를 선택하여 선택신호 MADD<0:S>로 출력한다.

그리고, 메모리의 모든 셀에 데이터를 라이트하고 리드 동작을 수행한다. 리드 동작의 수행중 불 특정 셀에서 불량이 발생하면 글로벌 라인 TGIO<0:G>의 데이터가 하이 레벨에서 로우 레벨로 천이하게 된다.

이때, 입력 제어신호 PIN에 의해 패일 된 셀의 로오 어드레스 정보와 글로벌 라인 TGIO에 실린 뱅크 정보가 어드레스 레지스터(230)의 첫 번째 래치(231)에 저장된다.

이어지는 메모리의 리드 과정에서 서로 다른 로오 어드레스에서 두 번째, 세 번째 패일이 발생한다. 그러면, 글로벌 라인 TGIO과 입력 제어신호 PIN에 의해 패일 된 셀의 로오 어드레스 정보와 글로벌 라인 TGIO에 실린 뱅크 정보가 어드레스 레지스터(230)의 두 번째 래치(232)와 세 번째 래치(233)에 각각 저장된다.

이후에, 어드레스 비교부(234)는 메모리의 리드 과정에서 패일이 발생하면 글로벌 라인 TGIO에서 인가되는 어드레스를 래치(231~233)에서 래치된 어드레스와 비교한다. 그리고, 어드레스 비교부(234)는 어드레스가 같으면 해당하는 멀티비트 플래그신호 MBIT_FLAG_S를 증가시켜 단일 비트 불량인지, 멀티 비트 불량인지를 출력한다.

여기서, 멀티 비트의 개수 정의는 리페어 유닛 단위보다 큰 숫자로 정의한다. 예를 들어, 한번 리페어시 2개의 워드라인을 대치한다면 멀티 비트란 3 비트 이상을 의미할 수 있다.

이후에, 메모리 테스트가 끝나면 어드레스 레지스터(230)의 래치에 저장된 3개 패일 어드레스들이 단일 비트인지, 멀티 비트인지 각 멀티비트 플래그신호 MBIT_FLAG에 표현될 수 있다. 예를 들어, 멀티비트 플래그신호 MBIT_FLAG가 로우이면 단일 비트를 의미하고, 하이이면 멀티 비트를 의미한다.

이상은 로오 셀프 리페어를 하기 위해 로오 패일 어드레스를 캡처(capture)하는 과정을 설명하였다. 다음은, 첫 번째(1st) 래치(231), 두 번째(2nd) 래치(232) 및 세 번째(3rd) 래치(233)에 저장된 로오 패일 어드레스들을 순차적으로 선택하면서 리페어 하는 방법을 설명하기로 한다.

첫 번째 패일 어드레스를 리페어 하기 위해 어드레스 선택신호 ADD_SEL<0:2>를 인에이블시켜 첫 번째 래치(231)에 저장된 패일 어드레스를 선택하면, 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스 FADD<0:S> 및 멀티비트 플래그신호 MBIT_FLAG가 퓨즈셋 래치부(240)에 출력된다.

그런 다음 부트업신호 TBOOTUP 신호를 인에이블시키면 럽처/부트업 제어부(210)에서 클록 X_CLK, Y_CLK이 출력된다. 이 클록 X_CLK, Y_CLK에 의해 카운터가 동작하여 카운트신호 CNT_OUT<0:P>가 데이터 선택부(250)에 출력된다. 데이터 선택부(250)는 리페어 어드레스 AADD<0:V>를 ARE 어레이(100)에 출력하고, ARE 어레이(100)는 리페어 어드레스 AADD<0:V>에 의해 퓨즈셋을 스캔하게 된다.

즉, 어드레스 선택신호 ADD_SEL<0>가 인에이블 되면 퓨즈셋 래치부(240)에 입력된 뱅크, 매트, 선택 어드레스를 근거로 하여 퓨즈셋 영역을 스캔하게 된다. 그리고, 퓨즈셋 래치부(240)는 퓨즈셋 인에이블신호 FS_EN와, 퓨즈셋 디스에이블신호 FS_DIS를 서치하여 미 사용된 퓨즈셋을 저장한다.

이상은 불량 어드레스를 리페어 하는데 필요한 패일 어드레스와 패일 어드레스 영역의 미 사용 퓨즈셋을 준비하는 과정이고. 다음은 리페어 과정을 설명하기로 한다.

해당 불량을 리페어 하기 위해 럽처신호 TRUPTURE를 입력하면 럽처/부트업 제어부(210)에서 전원신호 PGM_PWR를 인에이블시켜 퓨즈 럽처에 필요한 전압을 발생한다. 데이터 선택부(250)에서는 럽처/부트업 제어부(210)부로부터 입력된 셀프 럽처신호 SELFRUP에 의해 미사용 퓨즈셋 신호 FUSE_SET<0:U>를 미사용 퓨즈신호 AFUSE_SET<0:U>를 통해 ARE 어레이(100)에 출력한다. 그리고, 데이터 선택부(250)는 패일 어드레스와 관련된 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스 FADD<0:S>를 조합하여 리페어 어드레스 AADD<0:V>를 ARE 어레이(100)에 출력한다.

이후에, 선택된 미 사용 퓨즈셋에서 패일 어드레스에 해당하는 비트들을 순차적으로 증가하면서 럽처를 진행하면 선택된 패일 어드레스에 대한 리페어가 완료된다.

이상은 첫 번째 래치(231)에 있는 로오 패일 어드레스를 리페어하는 과정을 설명하였다. 다음은 두 번째 래치(232), 세 번째 래치(233)에 저장된 로오 패일 어드레스에 대한 리페어 과정을 설명하기로 한다.

두 번째 패일 어드레스를 리페어 하기 위해 어드레스 선택신호 ADD_SEL<0>는 디스에이블시키고, 어드레스 선택신호 ADD_SEL<1>을 인에이블 시킨다. 그리고, 두 번째 래치(232)에 저장된 패일 어드레스에 대한 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스 FADD<0:S> 및 멀티비트 플래그신호 MBIT_FLAG를 퓨즈셋 래치부(240)에 출력한다. 그리고, 미사용 퓨즈셋 서치 및 두 번째 패일 어드레스 리페어는 위의 리페어 과정을 반복하면 된다.

세 번째 패일 어드레스를 리페어 하기 위해 어드레스 선택신호 ADD_SEL<1>는 디스에이블시키고, 어드레스 선택신호 ADD_SEL<2>을 인에이블 시킨다. 그리고, 세 번째 래치(233)에 저장된 패일 어드레스에 대한

뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스 FADD<0:S> 및 멀티비트 플래그신호 MBIT_FLAG를 퓨즈셋 래치부(240)에 출력한다. 그리고, 미사용 퓨즈셋 서치 및 세 번째 패일 어드레스 리페어는 위의 리페어 과정을 반복하면 된다.

이와 같이, 로오 셀프 리페어 모드인 경우에 퓨즈셋 선택신호 XY_SEL는 로우 레벨이 된다. 첫 번째 재 부트업 동작이 이루어지면(단계 S10), 첫 번째 비트에 대해 셀프 럽처 동작을 수행한다.(단계 S11) 그리고, 두 번째 재 부트업 동작이 이루어지면(단계 S12), 두 번째 비트에 대해 셀프 럽처 동작을 수행한다.(단계 S13) 이후에, 세 번째 재 부트업 동작이 이루어지면(단계 S14), 세 번째 비트에 대해 셀프 럽처 동작을 수행한다.(단계 S15)

이상은 3개 패일에 대한 로오 셀프 리페어 과정을 설명하였다. 다음은 컬럼 셀프 리페어 모드로 전환하여 패일 어드레스를 캡처하고 리페어 하는 과정을 알아보기로 한다.

메모리를 특정 테스트 모드로 진입시킨 후, 뱅크를 액티브시키면 외부의 뱅크 어드레스는 무시되고 동시에 모든 뱅크가 액티브된다. 그리고, 퓨즈셋 선택신호 XY_SEL가 하이 레벨로 입력되면 어드레스 선택부(220)는 컬럼 어드레스 Y_ADD<0:F>를 선택하여 선택신호 MADD<0:S>로 출력한다.

이때, 입력 제어신호 PIN에 의해 패일 된 셀의 컬럼 어드레스 정보와 글로벌 라인 TGIO에 실린 뱅크 정보가 어드레스 레지스터(230)의 첫 번째 래치(231)에 저장된다.

이어지는 메모리의 리드 과정에서 서로 다른 컬럼 어드레스에서 두 번째, 세 번째 패일이 발생한다. 그러면, 글로벌 라인 TGIO과 입력 제어신호 PIN에 의해 패일 된 셀의 컬럼 어드레스 정보와 글로벌 라인 TGIO에 실린 뱅크 정보가 어드레스 레지스터(230)의 두 번째 래치(232)와 세 번째 래치(233)에 각각 저장된다.

여기서, 멀티 비트의 개수 정의는 리페어 유닛 단위보다 큰 숫자로 정의한다. 예를 들어, 한번 리페어시 1개의 1개의 컬럼 라인을 대치한다면 멀티 비트란 2 비트 이상을 의미할 수 있다.

이상은 컬럼 셀프 리페어를 하기 위해 컬럼 패일 어드레스를 캡처(capture)하는 과정을 설명하였다. 다음은, 첫 번째(1st) 래치(231), 두 번째(2nd) 래치(232) 및 세 번째(3rd) 래치(233)에 저장된 컬럼 패일 어드레스들을 순차적으로 선택하면서 리페어 하는 방법을 설명하기로 한다.

이상은 첫 번째 래치(231)에 있는 컬럼 패일 어드레스를 리페어하는 과정을 설명하였다. 다음은 두 번째 래치(232), 세 번째 래치(233)에 저장된 컬럼 패일 어드레스에 대한 리페어 과정을 설명하기로 한다.

세 번째 패일 어드레스를 리페어 하기 위해 어드레스 선택신호 ADD_SEL<1>는 디스에이블시키고, 어드레스 선택신호 ADD_SEL<2>을 인에이블 시킨다. 그리고, 세 번째 래치(233)에 저장된 패일 어드레스에 대한 뱅크신호 FBANK<0:K>, 매트신호 FMAT<0:R>, 선택 어드레스 FADD<0:S> 및 멀티비트 플래그신호 MBIT_FLAG를 퓨즈셋 래치부(240)에 출력한다. 그리고, 미사용 퓨즈셋 서치 및 세 번째 패일 어드레스 리페어는 위의 리페어 과정을 반복하면 된다.

이와 같이, 컬럼 셀프 리페어 모드인 경우에 퓨즈셋 선택신호 XY_SEL는 하이 레벨이 된다. 첫 번째 재 부트업 동작이 이루어지면(단계 S20), 첫 번째 비트에 대해 셀프 럽처 동작을 수행한다.(단계 S21) 그리고, 두 번째 재 부트업 동작이 이루어지면(단계 S22), 두 번째 비트에 대해 셀프 럽처 동작을 수행한다.(단계 S23) 이후에, 세 번째 재 부트업 동작이 이루어지면(단계 S24), 세 번째 비트에 대해 셀프 럽처 동작을 수행한다.(단계 S25)

이상은 3개 패일에 대한 컬럼 셀프 리페어 과정을 설명하였다. 위의 과정들을 3개의 로오 패일 어드레스와 3개의 컬럼 패일 어드레스에 대한 캡처 및 리페어 과정을 살펴보았다.

위의 과정 후에도 패일 셀이 있다면 패일 셀이 전부 리페어 될 때까지 기능테스트시 로오나 컬럼 셀프 리페어 모드를 임의로 선택하여 패일 어드레스를 ㅋ캐캡쳐하여 리페어하면 된다.

이상과 같이 로오 셀프 리페어 모드와 컬럼 셀프 리페어 모드를 기능 테스트 아이템에 섞어 사용하면 단일 비트 패일, 로오 성 패일, 컬럼 성 패일을 전부 리페어 할 수 있어 패키지 수율 향상에 매우 효과적이다.

도 6은 본 발명의 실시예에서 로오/컬럼 리던던시 패일 리페어 알고리즘을 설명하기 위한 도면이다.

복수의 매트 Mat<0:R>는 리던던시 컬럼라인 RedY<0:C>와, 메인 컬럼라인 MainY<0:D>을 포함하고, 리던던시 워드라인 RedWL<0:H>과, 메인 워드라인 MainWL<0:J>을 포함한다. 여기서, 매트 Mat<0>는 리던던시 워드라인 RedWL<0:7>과, 메인 워드라인 MainWL<0:511>을 포함할 수 있고, 매트 Mat<1>는 리던던시 워드라인 RedWL<8:15>과, 메인 워드라인 MainWL<512:1023>을 포함할 수 있고, 매트 Mat<R>는 리던던시 워드라인 RedWL<H-8:H>과, 메인 워드라인 MainWL<J-512:J>을 포함할 수 있다.

로오 리페어 모드시 메인 워드라인 MWL<0:511>은 리던던시 워드라인 RWL<0:7>로 대체될 수 있다. 그리고, 컬럼 리페어 모드시 메인 컬럼라인 MY<0:D>은 리던던시 컬럼라인 RY<0:C>로 대체될 수 있다.

이상에서와 같이, 본 발명의 실시예에서 3개의 패일에 대한 리페어를 설명하였지만, 추가로 3개 패일 이상을 확장할 수도 있다. 그리고, 셀프 리페어시 ARE 어레이(100)에 있는 미사용된 로오나 컬럼 퓨즈셋을 사용하였는데, 패키지 셀프 리페어 전용으로 로오나 컬럼 퓨즈셋를 따로 구비해 놓고 사용할 수도 있다. 또한, 메모리 패키지 상태에서 패일 뱅크, 패일 로오/컬럼 어드레스, 퓨즈셋 정보 등을 메모리 내부에서 만들지 않고, 외부에서 메모리에 직접 인가하여 리페어 할 수도 있다. 럽처신호 TRUPTURE, 부트업신호 TBOOTUP, 퓨즈셋 선택신호 XY_SEL, 멀티 비트 인에이블 신호 MBIT_EN는 외부에서 인가하거나 내부적으로 자동 생성이 가능 하다. 또한, 셀프 리페어시 특정 테스트 모드에 진입하여 글로벌 라인 TGIO에 뱅크 정보를 실어 보냈는데, 특정 테스트 모드에 진입하지 않고 뱅크 정보도 액티브 명령과 함께 입력되는 뱅크 정보를 이용할 수도 있다.

이러한 본 발명은 패키지에서 발생하는 다양한 불량유형에 따라 로오나 컬럼 리던던시를 자동으로 선택하여 최적의 리페어를 가능하도록 하므로써 패키지 수율 향상에 기여할 수 있고 수율 램프 업 시간을 단축할 수 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims

패일 어드레스에 대한 각 비트 정보를 퓨즈에 저장하는 ARE 어레이;
패일 발생시 패일 비트에 해당하는 로오 어드레스 또는 컬럼 어드레스를 저장하고, 테스트시 입력되는 패일 어드레스와 기 저장된 어드레스를 비교하여 리페어 어드레스를 생성하며, 상기 패일 어드레스에 대응하여 상기 ARE 어레이의 럽처 동작을 제어하기 위한 럽처 인에이블신호와, 로오 퓨즈셋 데이터 또는 컬럼 퓨즈셋 데이터를 출력하는 ARE 제어부; 및
상기 ARE 어레이로부터 인가되는 상기 로오 퓨즈셋 데이터 또는 상기 컬럼 퓨즈셋 데이터에 대응하여 로오 리던던시 또는 컬럼 리던던시 동작을 수행하는 로오/컬럼 리던던시부를 포함하는 것을 특징으로 하는 셀프 리페어 장치.
제 1항에 있어서, 상기 ARE 제어부는
상기 패일 어드레스에 대응하여 상기 ARE 어레이의 럽처 및 부트업 동작을 제어하기 위한 럽처/부트업 제어부;
퓨즈셋 선택신호에 대응하여 로오 셀프 리페어 모드 또는 컬럼 셀프 리페어 모드를 선택하기 위한 어드레스 선택부;
상기 어드레스 선택부에서 인가되는 패일 어드레스에서 퓨즈정보를 추출하고, 패일 셀에 대한 뱅크, 매트, 로오/컬럼 어드레스 정보들을 저장하는 어드레스 레지스터;
상기 ARE 어레이의 부트업 동작시 패일 어드레스가 위치한 퓨즈 영역을 서치하여 미 사용된 퓨즈셋 정보를 저장하고, 상기 럽처/부트업 제어부의 출력과 상기 어드레스 래지스터의 출력에 대응하여 미사용 퓨즈신호와 상기 럽처 인에이블신호를 출력하는 퓨즈셋 래치부; 및
상기 미사용 퓨즈신호와 상기 럽처/부트업 제어부의 출력 및 상기 어드레스 레지스터의 출력에 대응하여 상기 리페어 어드레스를 생성하는 데이터 선택부를 포함하는 것을 특징으로 하는 셀프 리페어 장치.
제 2항에 있어서, 상기 럽처/부트업 제어부는
부트업신호, 럽처신호를 입력받아 클록을 상기 로오/컬럼 리던던시부에 출력하고, 로오 퓨즈셋 인에이블신호, 컬럼 퓨즈셋 인에이블신호를 상기 ARE 어레이에 출력하며, 카운트신호, 전원신호 및 셀프 럽처신호를 출력하는 것을 특징으로 하는 셀프 리페어 장치.
제 2항에 있어서, 상기 어드레스 선택부는
퓨즈셋 선택신호에 대응하여 로오 어드레스 또는 컬럼 어드레스를 선택신호로 출력하는 것을 특징으로 하는 셀프 리페어 장치.
제 2항에 있어서, 상기 어드레스 레지스터는
글로벌 라인, 선택신호, 입력 제어신호 및 어드레스 선택신호를 입력받아 뱅크신호, 매트신호, 선택 어드레스 및 멀티비트 플래그신호를 출력하는 것을 특징으로 하는 셀프 리페어 장치.
제 5항에 있어서, 상기 글로벌 라인은
특정 테스트 모드에서 동작하는 글로벌 데이터 라인이며, 메모리 리드 동작시 액세스 된 메모리 셀이 패스이면 하이 레벨로 활성화되고, 패일이면 로우 레벨로 천이하여 메모리의 데이터 출력 버퍼에 셀의 패일 또는 패일 정보를 전달하는 것을 특징으로 하는 셀프 리페어 장치.
제 5항에 있어서, 상기 입력 제어신호는
메모리 리드 동작시 메모리 셀의 패스 또는 패일 정보를 데이터 출력 버퍼에 전달하는 과정에서, 상기 글로벌 라인에 실린 데이터를 파이프 레지스터에 저장하기 위해 파이프 레지스터 입력부를 제어하는 펄스 신호인 것을 특징으로 하는 셀프 리페어 장치.
제 2항에 있어서, 상기 어드레스 레지스터는
글로벌 라인의 신호, 선택신호, 입력 제어신호를 래치하는 복수의 래치;
어드레스 선택신호에 대응하여 상기 복수의 래치의 출력과 글로벌 라인의 신호, 상기 선택신호를 비교하는 복수의 어드레스 비교부; 및
상기 복수의 어드레스 비교부의 출력을 조합하여 뱅크신호, 매트신호, 선택 어드레스 및 멀티비트 플래그신호를 출력하는 어드레스 조합부를 포함하는 것을 특징으로 하는 셀프 리페어 장치.
제 8항에 있어서, 상기 복수의 어드레스 비교부는
상기 어드레스 선택신호에 대응하여 복수의 어드레스 비교부가 순차적으로 하나씩 선택되는 것을 특징으로 하는 셀프 리페어 장치.
제 8항에 있어서, 상기 멀티비트 플래그신호는
상기 어드레스 레지스터에 저장된 다수의 패일 어드레스들 중 상기 어드레스 선택신호에 의해 선택된 패일 어드레스가 멀티 비트 불량인지를 나타내는 신호인 것을 특징으로 하는 셀프 리페어 장치.
제 2항에 있어서, 상기 퓨즈셋 래치부는
상기 ARE 어레이부로부터 인가되는 퓨즈셋 인에이블신호, 퓨즈셋 디스에이블신호와, 상기 럽처/부트업 제어부로부터 인가되는 카운트신호, 상기 어드레스 레지스터로부터 인가되는 뱅크신호, 매트신호, 멀티비트 플래그신호와, 멀티비트 인에이블신호를 입력받아, 상기 럽처 인에이블신호와, 상기 미사용 퓨즈신호를 출력하는 것을 특징으로 하는 셀프 리페어 장치.
제 11항에 있어서, 상기 퓨즈셋 인에이블신호는
상기 ARE 어레이의 로오 셀 어레이 또는 컬럼 셀 어레이 중에서 상기 퓨즈셋 선택신호에 의해 선택된 셀 어레이를 인에이블 시키기 위한 비트 신호로써 해당하는 퓨즈셋의 사용 유무를 나타내는 신호인 것을 특징으로 하는 셀프 리페어 장치.
제 11항에 있어서, 상기 퓨즈셋 디스에이블신호는
상기 ARE 어레이의 로오 셀 어레이 또는 컬럼 셀 어레이 중에서 상기 퓨즈셋 선택신호에 의해 선택된 셀 어레이를 디스에이블 시키기 위한 비트 신호로써 해당하는 퓨즈셋의 불량 유무를 나타내는 신호인 것을 특징으로 하는 셀프 리페어 장치.
제 11항에 있어서, 상기 퓨즈셋 래치부는
상기 멀티비트 인에이블신호가 하이이면 패일 어드레스가 멀티 비트일 때만 상기 럽처 인에이블신호가 인에이블되고, 상기 멀티비트 인에이블신호가 로우이면 멀티비트와 단일비트의 구분없이 모든 패일 어드레스에 대해 상기 럽처 인에이블신호가 인에이블되는 것을 특징으로 하는 셀프 리페어 장치.
제 2항에 있어서, 상기 데이터 선택부는
상기 어드레스 레지스터에서 인가되는 뱅크신호, 매트신호 및 선택 어드레스 정보와 메모리 리페어 데이터 정보 중 셀프 럽처신호에 의해 한쪽을 선택하여 상기 리페어 어드레스를 상기 ARE 어레이에 출력하는 것을 특징으로 하는 셀프 리페어 장치.
제 2항에 있어서, 상기 데이터 선택부는
상기 퓨즈셋 래치부에서 입력되는 미사용 퓨즈셋 신호를 선택하여 부트 업 동작 중 패일 어드레스 영역에서 서치 된 미사용 퓨즈신호를 상기 ARE 어레이에 출력하는 것을 특징으로 하는 셀프 리페어 장치.
제 1항에 있어서, 상기 ARE 어레이는
컬럼 워드라인에 의해 활성화되어 컬럼 퓨즈셋 데이터를 상기 로오/컬럼 리던던시부에 출력하고, 컬럼 퓨즈셋 인에이블신호와 컬럼 퓨즈셋 디스에이블신호를 출력하는 컬럼 셀 어레이;
로오 워드라인에 의해 활성화되어 로오 퓨즈셋 데이터를 상기 로오/컬럼 리던던시부에 출력하고, 로오 퓨즈셋 인에이블신호와 로오 퓨즈셋 디스에이블신호를 출력하는 로오 셀 어레이;
퓨즈셋 선택신호에 대응하여 상기 로오 퓨즈셋 인에이블신호와 컬럼 퓨즈셋 인에이블신호 중 어느 하나를 선택하여 퓨즈셋 인에이블신호로 출력하는 제 1선택부;
퓨즈셋 선택신호에 대응하여 상기 로오 퓨즈셋 디스에이블신호와 컬럼 퓨즈셋 디스에이블신호 중 어느 하나를 선택하여 퓨즈셋 디스에이블신호로 출력하는 제 2선택부; 및
상기 컬럼 셀 어레이와 상기 로오 셀 어레이의 동작을 제어하기 위한 제어신호들을 생성하는 셀 어레이 제어부를 포함하는 것을 특징으로 하는 셀프 리페어 장치.
제 17항에 있어서, 상기 셀 어레이 제어부는
클록, 로오 퓨즈셋 인에이블신호, 컬럼 퓨즈셋 인에이블신호, 상기 럽처 인에이블신호, 미사용 퓨즈신호 및 상기 리페어 어드레스를 입력받아 상기 컬럼 워드라인, 컬럼 비트라인 선택신호, 컬럼 센스앰프 선택신호와, 상기 로오 워드라인, 로오 비트라인 선택신호 및 로오 센스앰프 선택신호를 출력하는 것을 특징으로 하는 셀프 리페어 장치.
퓨즈셋 선택신호에 대응하여 로오 셀프 리페어 모드 또는 컬럼 셀프 리페어 모드가 선택되는 단계;
첫 번째 패일 비트에 대응하는 로오 어드레스 또는 컬럼 어드레스를 래치에 저장하는 단계;
테스트시 입력되는 패일 어드레스와 상기 래치에 저장된 어드레스를 비교하여 리페어 어드레스를 생성하는 단계;
부트 업 동작시 ARE 어레이로부터 인가된 퓨즈 정보에 대응하여 미 사용된 퓨즈셋 정보를 서치하는 단계;
상기 리페어 어드레스와, 상기 퓨즈셋 정보를 입력받아 상기 ARE 어레이를 럽처하여 리페어하는 단계; 및
상기 ARE 어레이의 출력 데이터에 대응하여 로오 리던던시 동작 또는 컬럼 리던던시 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 셀프 리페어 방법.
제 19항에 있어서,
첫 번째 패일 비트 이후에 입력되는 임의의 패일 비트들에 대해 상기 과정들을 반복하여 수행하는 단계를 더 포함하는 것을 특징으로 하는 셀프 리페어 방법.