CN106257595B - 自修复器件及其方法 - Google Patents

自修复器件及其方法 Download PDF

Info

Publication number
CN106257595B
CN106257595B CN201510658050.3A CN201510658050A CN106257595B CN 106257595 B CN106257595 B CN 106257595B CN 201510658050 A CN201510658050 A CN 201510658050A CN 106257595 B CN106257595 B CN 106257595B
Authority
CN
China
Prior art keywords
address
signal
fuse
row
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510658050.3A
Other languages
English (en)
Other versions
CN106257595A (zh
Inventor
沈荣辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106257595A publication Critical patent/CN106257595A/zh
Application granted granted Critical
Publication of CN106257595B publication Critical patent/CN106257595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

一种自修复器件可以包括：电熔丝阵列，被配置为将故障地址的位信息储存在熔丝中；电熔丝控制器，被配置为在出现故障时储存与故障位对应的行地址或列地址，通过将测试期间输入的故障地址与储存在其中的地址进行比较来产生修复地址，输出用于控制电熔丝阵列的熔断操作的熔断使能信号，以及响应于故障地址来输出行熔丝组数据或列熔丝组数据；以及行/列冗余单元，被配置为响应于从电熔丝阵列施加的行熔丝组数据或列熔丝组数据来执行行冗余操作或列冗余操作。

Description

自修复器件及其方法
相关申请的交叉引用
本申请要求2015年6月16日提交给韩国知识产权局的申请号为10-2015-0085296的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种集成电路，更具体地，涉及一种用于改善封装修复操作期间的修复效率的自修复器件和方法。
背景技术
半导体存储器(诸如，动态随机存取存储器(在下文中被称为“DRAM”))包括以矩阵布置的多个存储单元。对高度集成半导体存储器件的需求正导致设计规则(其定义芯片光刻的最小特征尺寸)的减少。设计规则的减少可能增大半导体存储器件中缺陷的概率，而芯片中的一个或更多个缺陷可能导致芯片废弃。
晶片上被发现正确执行的器件的比例被称为“良品率”。随着缺陷单元的增加，良品率会降低。因此，正在对用于有效修复缺陷单元的方法进行研究以便提高良品率。
用于修复缺陷单元的方法的示例可以包括使用修复电路(其用冗余单元代替缺陷单元)的技术。一般来说，修复电路包括以每个包括多个冗余存储单元的列和行布置的冗余列/行。修复电路选择冗余列/行来代替在其中出现缺陷的列/行。
即，当发现有缺陷的行地址和/或列地址被输入时，选择冗余列/行来代替正常存储单元体中的这种有缺陷的列/行。
半导体存储器件可以包括多个熔丝以储存关于被指定了缺陷单元的地址的信息。例如，半导体存储器件可以通过选择性地切断多个熔丝来将缺陷单元的地址储存在多个熔丝中。
用于修复DRAM中的缺陷单元的方法的示例可以包括用于在晶片级修复缺陷单元的方法以及在封装级修复缺陷单元的方法。
用于在晶片级修复缺陷单元的方法是在晶片级执行测试之后用冗余单元代替缺陷单元。用于在封装级修复缺陷单元的方法是在封装级执行测试之后在封装级用冗余单元代替缺陷单元。
在已知的封装级的自修复模式中，仅使用冗余行来执行修复操作，而不使用冗余列。因此，当出现基于列的缺陷时，良品率可能降低，因为基于列的缺陷不能够被修复。
在封装级测试期间，可能出现位故障、行故障或列故障。具有这种故障的半导体封装体需要修复电路，这导致每个半导体芯片的尺寸增加。因此，修复电路可以导致每个晶片中的净裸片(net die)的减少。
如果半导体存储器件仅具有用于行自修复模式(该行自修复模式用在半导体封装体中)的修复电路，则这样的自修复仅能够在行冗余中执行。因此，位故障和行故障可以被修复，但是列故障不能被修复。
此外，为了增加良品率，必须重复测试过程若干次。当重复这种情况时，可以增加良品率上升时间(yield ramp-up time)。
发明内容
各种实施例是针对一种自修复器件和方法，其能够在封装功能测试期间选择性地应用行自修复模式和列自修复模式并且执行冗余操作，从而改善修复效率。
在一个实施例中，一种自修复器件可以包括：电熔丝阵列，被配置为将故障地址的信息储存在熔丝中；电熔丝控制器，被配置为在出现故障时储存与故障位对应的行地址或列地址，通过将在测试期间输入的故障地址与储存在其中的地址进行比较来产生修复地址，输出用于控制电熔丝阵列的熔断操作的熔断使能信号，以及响应于故障地址来输出行熔丝组数据或列熔丝组数据；以及行/列冗余单元，被配置为响应于从电熔丝阵列施加的行熔丝组数据或列熔丝组数据来执行行冗余操作或列冗余操作。
在一个实施例中，一种自修复方法可以包括：响应于熔丝组选择信号来选择行自修复模式或列自修复模式；将与第一故障位对应的行地址或列地址储存在锁存器中；通过将在测试期间已经输入的故障地址与储存在锁存器中的地址进行比较来产生修复地址；在启动操作期间响应于从电熔丝阵列施加的熔丝信息来搜索未使用的熔丝组信息；接收修复地址和熔丝组信息，并且使电熔丝阵列熔断；以及响应于电熔丝阵列的输出数据来执行行冗余操作或列冗余操作。
根据实施例，自修复器件和方法可以根据在封装体中出现的各种类型的缺陷来选择行冗余或列冗余，并且使修复操作最优化，从而有助于改善封装良品率并且减少良品率上升时间。
附图说明
图1是根据实施例的自修复器件的配置图。
图2是图1中的ARE控制器的详细电路图。
图3是图2中的地址寄存器的详细电路图。
图4是图1中的ARE阵列的详细电路图。
图5是用于描述根据实施例的自修复器件的操作的流程图。
图6是用于描述实施例中的行/列冗余故障修复算法的示图。
具体实施方式
在下文中，以下将参照附图通过实施例的各种示例来描述自修复器件和方法。
图1是根据实施例的自修复器件的配置图。在一个实施例中，半导体存储器件可以包括自修复器件。
根据实施例的自修复器件可以包括阵列熔断电熔丝(Array Rupture Electricalfuse，在下文中被称为“ARE”)阵列100、ARE控制器200和行/列冗余单元300。
ARE阵列100可以储存关于已经出现故障的地址的信息。在存储器测试期间收集的这种信息可以被临时储存在存储器测试器的储存设备中，然后被施加至半导体存储器件以使与相应的地址对应的电熔丝熔断，以便将该信息永久地储存在半导体存储器件中。
ARE阵列100可以接收熔丝组选择信号XY_SEL、熔断使能信号RUP_EN、行熔丝组使能信号XFZEN、列熔丝组使能信号YFZEN、未使用熔丝信号AFUSE_SET<0:U>、修复地址AADD<0:V>以及时钟X_CLK和Y_CLK。ARE阵列100可以将熔丝组使能信号FS_EN和熔丝组禁止信号FS_DIS输出至ARE控制器200，并且将行熔丝组数据X_FUSEDATA<0:D>和列熔丝组数据Y_FUSEDATA<0:C>输出至行/列冗余单元300。
随着形成半导体集成电路器件的元件的尺寸的减小以及包括在一个半导体芯片中的元件的数量的增加，缺陷密度的水平也增加。缺陷密度的增加可能导致半导体器件的良品率降低。
为了降低缺陷密度，可以使用用冗余单元代替缺陷单元的冗余电路。在一个实施例中，半导体存储器件可以在行(例如，字线)和列(例如，位线)中的每个处具有冗余电路(例如，熔丝电路)。
冗余电路可以包括ARE阵列100以储存关于被发现有缺陷的地址(在下文中被称为“故障地址”)的信息。ARE阵列100可以包括多个熔丝组，每个熔丝组具有多个熔丝线。ARE阵列100可以是用于储存关于故障地址的信息的存储器。ARE阵列100可以根据表示熔丝选择信息的地址来选择对应的行线。
熔丝组中的每个可以通过使用过电流熔化熔丝来编程信息。此外，在半导体存储器件的封装级，熔丝组可以执行自修复(例如，修复或熔断)以便修复位故障。
当存储器的测试结束时，ARE阵列100可以将信息施加至半导体存储器件，并且使与相应的位对应的电熔丝熔断以便将信息永久地储存在半导体存储器件中。ARE阵列100可以响应于从ARE控制器200施加的熔断使能信号RUP_EN来控制熔断操作。
当熔断使能信号RUP_EN被激活时，ARE阵列100可以通过熔断操作来储存故障地址信息。熔丝组中的每个可以包括电熔丝(E-fuse)，并且可以通过使用过电流熔化熔丝来编程信息。
ARE控制器200可以从存储器测试器接收关于故障地址的数据，并且将接收到的数据输出至ARE阵列100以控制电熔丝的熔断。在上电操作之后存储器操作被执行之前，ARE控制器200可以将储存在ARE阵列100中的行/列熔丝数据输出至行/列冗余单元300。
ARE控制器200可以接收多位使能信号MBIT_EN、熔丝组选择信号XY_SEL、启动信号TBOOTUP、熔断信号TRUPTURE、行地址X_ADD<0:E>、列地址Y_ADD<0:F>、全局线数据TGIO<0:G>、输入控制信号PIN、地址选择信号ADD_SEL<0:2>、熔丝组使能信号FS_EN以及熔丝组禁止信号FS_DIS。ARE控制器200可以输出熔断使能信号RUP_EN、行熔丝组使能信号XFZEN、列熔丝组使能信号YFZEN、未使用熔丝信号AFUSE_SET<0:U>、修复地址AADD<0:V>以及时钟X_CLK和Y_CLK。
行/列冗余单元300可以在存储器操作之前储存来自ARE阵列100的故障地址的熔丝数据(例如，关于哪些熔丝被切断的信息)。行/列冗余单元300可以将在存储器操作期间输入的地址与储存的数据进行比较，并且使能正常的行/列或空闲的行/列。
行/列冗余单元300可以接收行熔丝组数据X_FUSEDATA<0:D>、列熔丝组数据Y_FUSEDATA<0:C>以及时钟X_CLK和Y_CLK，并且控制冗余操作。
行熔丝组数据X_FUSEDATA<0:D>可以包括用于在ARE阵列100的启动操作期间将储存在ARE行单元阵列中的熔丝组信息输出至行冗余单元300的熔丝组数据。列熔丝组数据Y_FUSEDATA<0:C>可以包括用于在ARE阵列100的启动操作期间将储存在ARE列单元阵列中的熔丝组信息输出至列冗余单元300的熔丝组数据。
图2是图1中的ARE控制器200的详细电路图。
ARE控制器200可以包括熔断/启动控制单元210、地址选择单元220、地址寄存器230、熔丝组锁存单元240和数据选择单元250。
熔断/启动控制单元210可以基于从外部存储器测试器输入的故障地址来控制针对包括在ARE阵列100中的电熔丝的熔断操作。熔断/启动控制单元210可以在上电之后但在存储器操作之前，将关于储存在电熔丝中的故障地址的熔丝数据输出至行/列冗余单元300。
熔断/启动控制单元210可以接收启动信号TBOOTUP和熔断信号TUPTURE，并且输出时钟X_CLK和Y_CLK、计数信号CNT_OUT<0:P>、行熔丝组使能信号XFZEN、列熔丝组使能信号YFZEN、电源信号PGM_PWR和自熔断信号SELFRUP。
启动信号TBOOTUP可以包括用于控制在存储器操作之前将储存在ARE阵列100中的电熔丝信息传输至行/列冗余单元300的操作的信号。熔断信号TRUPTURE可以包括用于基于故障地址来控制针对包括在ARE阵列100中的电熔丝的熔断操作的信号。
熔断/启动控制单元210可以包括振荡器和/或计数器(未示出)。振荡器和计数器可以产生时钟X_CLK和Y_CLK以将时钟X_CLK和Y_CLK提供给ARE阵列100和行/列冗余单元300。振荡器和计数器也可以产生计数信号CNT_OUT<0:P>以将计数信号CNT_OUT<0:P>提供给熔丝组锁存单元240和数据选择单元250。计数信号CNT_OUT<0:P>可以包括在搜索故障地址区中的未使用熔丝组时与ARE阵列100的熔丝组地址对准的信号。
行熔丝组使能信号XFZEN可以包括用于在ARE阵列100的启动操作期间使能行熔丝组信息区的信号。列熔丝组使能信号YFZEN可以包括用于在ARE阵列100的启动操作期间使能列熔丝组信息区的信号。自熔断信号SELFRUP可以在自修复操作期间被使能。自熔断信号SELFRUP可以用于选择对应于自修复信息的未使用熔丝组信号FUSE_SET<0:U>、存储体信号FBANK<0:K>、区块(mat)信号FMAT<0:R>和选择地址FADD<0:S>，而不是存储器修复数据MRD<0:W>。
地址选择单元220可以选择从外部输入的行地址和列地址，并且将选中地址输出至地址寄存器230。地址选择单元220可以接收行地址X_ADD<0:E>、列地址Y_ADD<0:F>和熔丝组选择信号XY_SEL，并且输出选择信号MADD<0:S>。
可以响应于在ARE阵列100的启动操作之前或在存储器测试之前输入的熔丝组选择信号XY_SEL来选择行自修复模式或列自修复模式。行地址X_ADD<0:E>可以包括与存储器激活命令一起输入的行地址。列地址Y_ADD<0:F>可以包括与存储器读/写命令一起输入的列地址。选择信号MADD<0:S>可以对应于通过熔丝组选择信号XY_SEL而在行地址X_ADD<0:E>和列地址Y_ADD<0:F>之间选择的信号。
地址寄存器230可以从从地址选择单元220施加的故障地址提取熔丝信息(例如，存储体或熔丝区)，并且将提取的信息输出至熔丝组锁存单元240和数据选择单元250。当在用于自修复操作的存储器测试期间出现故障时，地址寄存器230可以储存被发现有缺陷的存储体信息、区块信息和行/列地址(例如，关于故障单元的信息)。
地址寄存器230可以接收全局线数据TGIO<0:G>、选择信号MADD<0:S>、输入控制信号PIN和地址选择信号ADD_SEL<0:2>，并且输出存储体信号FBANK<0:R>、区块信号FMAT<0:R>、选择地址FADD<0:S>和多位标志信号MBIT_FLAG。
全局线TGIO<0:G>可以包括以特定测试模式操作的全局数据线。当在存储器读取操作期间被访问的存储单元是已经通过测试的存储单元时，全局线TGIO<0:G>可以被使能至高电平并且将存储单元已经通过测试的信息传输至存储器的数据输出缓冲器。另一方面，当存储单元是故障存储单元时，全局线TGIO<0:G>可以转变为低电平并且将存储单元未通过测试的信息传输至存储器的数据输出缓冲器。
输入控制信号PIN可以包括脉冲信号，脉冲信号用于控制管道寄存器输入单元来当关于存储单元是已经通过测试还是未通过测试的信息在存储器读取操作期间被传输至数据输出缓存器时将加载在全局线TGIO<0:G>中的数据储存至管道寄存器。可以组合输入控制信号PIN和全局线TGIO<0:G>的输出来将故障地址储存在地址寄存器230中。
地址选择信号ADD_SEL<0:2>可以用来逐个选择储存在地址寄存器230的第一锁存器至第三锁存器中的故障地址，并且输出存储体信号FBANK<0:K>、区块信号FMAT<0:R>、选择地址FADD<0:S>和多位标志信号MBIT_FLAG。
存储体信号FBANK<0:K>可以包括储存在地址寄存器230中的多个故障地址之中的通过地址选择信号ADD_SEL<0:2>选择的存储体信息。区块信号FMAT<0:R>可以包括储存在地址寄存器230中的多个故障地址之中的通过地址选择信号ADD_SEL<0:2>选择的区块信息。选择地址FADD<0:S>可以包括储存在地址寄存器230中的多个故障地址之中的通过地址选择信号ADD_SEL<0:2>选择的地址信息。
多位标志信号MBIT_FLAG可以指示储存在地址寄存器230中的多个故障地址之中的通过地址选择信号ADD_SEL<0:2>选择的故障地址是否是多位故障(例如，行故障或列故障)。
熔丝组锁存单元240可以在ARE阵列100的启动操作期间搜索ARE阵列100中的熔丝区(故障地址位于该熔丝区中)并且储存未使用的熔丝组信息。熔丝组锁存单元240可以接收计数信号CNT_OUT<0:P>、熔丝组使能信号FS_EN、熔丝组禁止信号FS_DIS、存储体信号FBANK<0:K>、区块信号FMAT<0:R>、多位使能信号MBIT_EN和多位标志信号MBIT_FLAG。熔丝组锁存单元240可以输出熔断使能信号RUP_EN和未使用熔丝信号AFUSE_SET<0:U>。
熔丝组使能信号FS_EN可以包括用于使能ARE阵列100的行单元阵列或列单元阵列之中的通过熔丝选择信号XY_SEL选择的单元阵列的位信号。即，熔丝组使能信号FS_EN可以指示对应的熔丝组是否被使用。熔丝组禁止信号FS_DIS可以包括用于禁止ARE阵列100的行单元阵列或列单元阵列之中的通过熔丝选择信号XY_SEL选择的单元阵列的位信号。即，熔丝组禁止信号FS_DIS可以指示对应的熔丝组是否是故障熔丝组。
多位使能信号MBIT_EN可以包括用于仅在选中故障地址是多位地址时控制修复功能的信号。可以组合多位使能信号MBIT_EN和多位标志信号MBIT_FLAG以控制熔断使能信号RUP_EN。例如，当多位使能信号MBIT_EN具有逻辑高电平时，熔断使能信号RUP_EN可以仅在故障地址是多位地址的情况下被使能。另一方面，当多位使能信号具有逻辑低电平时，熔断使能信号RUP_EN可以针对所有故障地址被使能，而不管故障地址中的每个是多位地址还是单位地址。
熔断使能信号RUP_EN可以通过组合多位使能信号MBIT_EN和多位标志信号MBIT_FLAG来获得，并且指示针对对应的故障地址的熔断操作是否可以被执行。例如，当熔断使能信号RUP_EN具有逻辑高电平时，修复操作可以被执行。因此，当执行自修复序列时，可以使对应的熔丝熔断。另一方面，当熔断使能信号RUP_EN具有逻辑低电平时，不能执行修复操作。因此，即使执行自修复序列，也不会使对应的熔丝熔断。
数据选择单元250可以根据自熔断信号SELFRUP来选择存储器修复数据MRD<0:W>与从地址寄存器230施加的存储体信号FBANK<0:K>、区块信号FMAT<0:R>或选择地址FADD<0:S>之间的一个以便执行行自修复或列自修复，以及将修复地址AADD<0:V>输出至ARE阵列100。数据选择单元250可以选择从熔丝组锁存单元240输入的未使用熔丝组信号FUSE_SET<0:U>，并且将未使用熔丝信号AFUSE_SET<0:U>输出至ARE阵列100。此外，数据选择单元250可以接收从熔断/启动控制单元210施加的计数信号CNT_OUT<0:P>。
存储器修复数据MRD<0:W>可以包括修复信息(诸如，从存储器测试器输入的用来在诸如晶片测试的测试操作之后执行修复操作的熔丝组信息、故障存储体信息、故障区块信息和故障地址信息)。未使用熔丝组信号FUSE_SET<0:U>可以指示在启动操作期间在故障地址区中搜索到的未使用的熔丝组信息。
未使用熔丝信号AFUSE_SET<0:U>可以包括被输出至ARE阵列100以执行修复操作的未使用的熔丝组信息。修复地址AADD<0:V>可以包括被输出至ARE阵列100以执行修复操作的地址信息。
图3是图2中的地址寄存器230的详细电路图。
地址寄存器230可以包括多个锁存器231至233、多个地址比较器234至236以及地址组合器237。
多个锁存器231至233可以储存全局线数据TGIO<0:G>、选择信号MADD<0:S>和输入控制信号PIN。锁存器231可以输出全局线数据TGIO_1<0:G>和选择信号MADD_1<0:S>。锁存器232可以输出全局线数据TGIO_2<0:G>和选择信号MADD_2<0:S>。锁存器233可以输出全局线数据TGIO_3<0:G>和选择信号MADD_3<0:S>。
地址比较器234可以根据地址选择信号ADD_SEL<0>来将从锁存器231输出的全局线数据TGIO_1<0:G>和选择信号MADD_1<0:S>与全局线数据TGIO<0:G>和选择信号MADD<0:S>进行比较。地址比较器235可以根据地址选择信号ADD_SEL<1>来将从锁存器232输出的全局线数据TGIO_2<0:G>和选择信号MADD_2<0:S>与全局线数据TGIO<0:G>和选择信号MADD<0:S>进行比较。地址比较器236可以根据地址选择信号ADD_SEL<2>来将从锁存器233输出的全局线数据TGIO_3<0:G>和选择信号MADD_3<0:S>与全局线数据TGIO<0:G>和选择信号MADD<0:S>进行比较。
多个地址比较器234至236可以将从地址选择单元220施加的全局线TGIO<0:G>的信号和选择信号MADD<0:S>与储存在锁存器231至233中的信号进行比较，并且输出全局线数据TGIO_S<0:G>、选择信号MADD_S<0:S>和多位标志信号MBIT_FLAG_S。
地址组合器237可以组合全局线数据TGIO_S<0:G>、选择信号MADD_S<0:S>和多位标志信号MBIT_FLAG_S，并且输出存储体信号FBANK<0:K>、区块信号FAMT<0:R>、选择地址FADD<0:S>和多位标志信号MBIT_FLAG。
图4是图1中的ARE阵列100的详细电路图。
ARE阵列100可以包括列单元阵列110、行单元阵列120、选择单元130和140以及单元阵列控制单元150。
列单元阵列110可以包括多个单元阵列111至113以及多个感测放大器S/A<0:C>。多个单元阵列111至113以及多个感测放大器S/A<0:C>可以通过位线BL<0:a>来彼此耦接。可以根据字线信号YWL<0:L>来在多个单元阵列111至113之间选择单元阵列。多个感测放大器S/A<0:C>可以接收位线感测选择信号YBLSEL<0:a>和感测放大器选择信号YSASEL<0:C>，并且输出列熔丝组数据Y_FUSEDATA<0:C>、熔丝组使能信号Y_FS_EN和熔丝组禁止信号Y_FS_DIS。
行单元阵列120可以包括多个单元阵列121至123以及多个感测放大器S/A<0:D>。多个单元阵列121至123以及多个感测放大器S/A<0:D>可以通过位线BL<0:b>来彼此耦接。可以根据字线信号XWL<0:L>来在多个单元阵列121至123之间选择单元阵列。多个感测放大器S/A<0:D>可以接收位线感测选择信号XBLSEL<0:b>和感测放大器选择信号XSASEL<0:D>，并且输出行熔丝组数据X_FUSEDATA<0:D>、熔丝组使能信号X_FS_EN和熔丝组禁止信号X_FS_DIS。
选择单元130可以响应于熔丝组选择信号XY_SEL来选择熔丝组使能信号X_FS_EN和熔丝组使能信号Y_FS_EN中的一个，并且将选中信号输出作为熔丝组使能信号FS_EN。此外，选择单元140可以响应于熔丝组选择信号XY_SEL来选择熔丝组禁止信号X_FS_DIS和熔丝组禁止信号Y_FS_DIS中的一个，并且将选中信号输出作为熔丝组禁止信号FS_DIS。
单元阵列控制单元150可以接收时钟X_CLK和Y_CLK、行熔丝组使能信号XFZEN、列熔丝组使能信号YFZEN、熔断使能信号RUP_EN、未使用熔丝信号AFUSE_SET<0:U>和修复地址AADD<0:V>，输出字线信号YWL<0:L>、位线选择信号YBLSEL<0:a>和感测放大器选择信号YSASEL<0:C>，以及输出字线信号XWL<0:M>、位线选择信号XBLSEL<0:b>和感测放大器选择信号XSASEL<0:D>。
图5是用于描述根据实施例的自修复器件的操作的流程图。
在半导体器件制造期间，对晶片上的所有裸片执行晶片测试以在晶片级修复所有故障单元。然后，好的裸片被装配在封装体中，并且执行封装测试。此时，由于刷新弱或缺乏感测裕度(sensing margin)，可能出现与裕度有关的故障。为了修复这样的故障单元，存储器可以自动地执行修复操作。该操作可以被称为“自修复”。
当在步骤S1处进入自修复模式时，自修复器件可以在熔丝组选择信号XY_SEL具有逻辑低电平的情况下切换至行自修复模式，以及在熔丝组选择信号XY_SEL具有逻辑高电平的情况下切换至列自修复模式。
即，当在第一功能测试期间熔丝组选择信号XY_SEL具有逻辑低电平时，自修复器件可以在步骤S2处进入行自修复模式，以及在步骤S3处执行行自修复操作。然后，当在第二功能测试期间熔丝组选择信号XY_SEL具有逻辑高电平时，自修复器件可以在步骤S4处进入列自修复模式，以及在步骤S5处执行列自修复操作。
然后，当在第(N-1)功能测试期间熔丝组选择信号XY_SEL具有逻辑低电平时，自修复器件可以在步骤S6处重新进入行自修复模式，以及在步骤S7处执行行自修复操作。然后，当在第N功能测试期间熔丝组选择信号XY_SEL具有逻辑高电平时，自修复器件可以在步骤S8处重新进入列自修复模式，以及在步骤S9处执行列自修复操作。
在下文中，行自修复模式的操作将被描述如下。
由于地址寄存器230包括三个锁存器231至233，因此地址寄存器230可以在存储器测试期间储存关于三个故障的地址信息。在一个实施例中，将地址寄存器230包括三个锁存器231至233的情况作为示例来描述。然而，锁存器的数量不局限于此。
当在半导体存储器件进入特定测试模式之后存储体被激活时，可以忽略外部存储体地址，而可以激活所有存储体。此外，当熔丝组选择信号XY_SEL以低电平输入时，地址选择单元220可以选择行地址X_ADD<0:E>，并且将选中地址输出作为选择信号MADD<0:S>。
然后，可以将数据写入至存储器的所有单元，并且可以执行读取操作。当在读取操作期间在非指定单元中出现故障时，全局线的数据TGIO<0:G>可以从高电平转变为低电平。
此时，故障单元的行地址信息和加载在全局线TGIO中的存储体信息可以通过输入控制信号PIN而储存在地址寄存器230的第一锁存器231中。
在随后的半导体存储器件的读取操作期间，可以在不同的行地址处出现第二故障和第三故障。然后，故障单元的行地址信息和加载在全局线TGIO中的存储体信息可以通过全局线TGIO和输入控制信号PIN而储存在地址寄存器230的第二锁存器232和第三锁存器233中。
然后，当在半导体存储器件的读取操作期间出现故障时，地址比较器234可以将从全局线TGIO施加的地址与锁存在锁存器231至233中的地址进行比较。当地址彼此相同时，地址比较器234可以增大对应的多位标志信号MBIT_FLAG_S以指示故障是单位故障还是多位故障。
在此，多位故障的位数可以被限定为比修复单位的数目大的数目。例如，当在修复操作期间两个字线被代替时，多位故障可以指示三位或更多位。
然后，当存储器测试结束时，多位标志信号MBIT_FLAG可以指示储存在地址寄存器230的锁存器中的三个故障地址中的每个是单位地址还是多位地址。例如，当多位标志信号MBIT_FLAG具有逻辑低电平时，可以指示故障地址是单位地址，以及当多位标志信号MBIT_FLAG具有逻辑高电平时，可以指示故障地址是多位地址。
到目前为止，已经描述了捕获故障行地址以执行行自修复的过程。接下来，在顺序地选择故障行地址时修复储存在第一锁存器231、第二锁存器232和第三锁存器233中的故障行地址的过程将被描述如下。
当地址选择信号ADD_SEL<0:2>被使能以选择储存在第一锁存器231中的故障地址以便修复第一故障地址时，存储体信号FBANK<0:K>、区块信号FMAT<0:R>、选择地址FADD<0:S>和多位标志信号BMIT_FLAG可以被输出至熔丝组锁存单元240。
然后，当启动信号TBOOTUP被使能时，熔断/启动控制单元210可以输出时钟X_CLK和Y_CLK。根据时钟X_CLK和Y_CLK，计数器可以被操作以将计数信号CNT_OUT<0:P>输出至数据选择单元250。数据选择单元250可以将修复地址AADD<0:V>输出至ARE阵列100，以及ARE阵列100可以根据修复地址AADD<0:V>来扫描熔丝组。
即，当地址选择信号ADD_SEL<0>被使能时，ARE阵列100可以基于被输入至熔丝组锁存单元240的存储体信号、区块信号和选择地址来扫描熔丝组区。熔丝组锁存单元240可以搜索熔丝组使能信号FS_EN和熔丝组禁止信号FS_DIS，并且储存未使用的熔丝组信息。
到目前为止，已经描述了准备修复缺陷地址所需的故障地址以及故障地址区中未使用的熔丝组的过程。接下来，将描述修复过程。
当熔断信号TRUPTURE被输入以修复对应的故障时，熔断/启动控制单元210可以使能电源信号PGM_PWR以产生熔丝熔断所需的电压。数据选择单元250可以根据从熔断/启动控制单元210输入的自熔断信号SELFRUP通过未使用熔丝组信号FUSE_SET<0:U>来将未使用熔丝信号AFUSE_SET<0:U>输出至ARE阵列100。然后，数据选择单元250可以组合与故障地址有关的存储体信号FBANK<0:K>、区块信号FMAT<0:R>和选择地址FADD<0:S>，并且将修复地址AADD<0:V>输出至ARE阵列100。
然后，当熔断操作被执行而选中的未使用的熔丝组中与故障地址对应的位顺序地增加时，针对选中故障地址的修复操作可以完成。
到目前为止，已经描述了修复第一锁存器231中的故障行地址的过程。接下来，将描述修复储存在第二锁存器232和第三锁存器233中的故障行地址的过程。
为了修复第二故障地址，可以禁止地址选择信号ADD_SEL<0>，而可以使能地址选择信号ADD_SEL<1>。然后，用于储存在第二锁存器232中的故障地址的存储体信号FBANK<0:K>、区块信号FMAT<0:R>、选择地址FADD<0:S>和多位标志信号MBIT_FLAG可以被输出至熔丝组锁存单元240。然后，可以以与上面修复过程中描述的方式相同的方式执行搜索未使用的熔丝组和修复第二故障地址的操作。
为了修复第三故障地址，可以禁止地址选择信号ADD_SEL<1>，而可以使能地址选择信号ADD_SEL<2>。然后，用于储存在第三锁存器233中的故障地址的存储体信号FBANK<0:K>、区块信号FMAT<0:R>、选择地址FADD<0:S>和多位标志信号MBIT_FLAG可以被输出至熔丝组锁存单元240。然后，可以以与上面修复过程中描述的方式相同的方式执行搜索未使用的熔丝组和修复第三故障地址的操作。
在行自修复模式中，熔丝组选择信号XY_SEL可以变为低电平。当在步骤S10处第一重新启动操作被执行时，可以在步骤S11处执行针对第一位的自熔断操作。然后，当在步骤S12处第二重新启动操作被执行时，可以在步骤S13处执行针对第二位的自熔断操作。然后，当在步骤S14处第三重新启动操作被执行时，可以在步骤S15处执行针对第三位的自熔断操作。
到目前为止，已经描述了用于三个故障的行自修复过程。接下来，将描述切换至列自修复模式以及捕获并修复故障地址的过程。
当在存储器进入特定测试模式之后存储体被激活时，可以忽略外部存储体地址。同时，可以激活所有存储体。然后，当熔丝组选择信号XY_SEL以高电平输入时，地址选择单元220可以选择列地址Y_ADD<0:F>，并且将选中地址输出作为选择信号MADD<0:S>。
可以将数据写入至半导体存储器件的所有单元，然后可以执行读取操作。当在读取操作期间在非指定单元中出现故障时，全局线的数据TGIO<0:G>可以从高电平转变为低电平。
此时，故障单元的列地址信息和加载在全局线TGIO中的存储体信息可以通过输入控制信号PIN而储存在地址寄存器230的第一锁存器231中。
在随后的半导体存储器件的读取操作期间，可能在不同的列地址处出现第二故障和第三故障。然后，故障单元的列地址信息和加载在全局线TGIO中的存储体信息可以通过全局线TGIO和输入控制信号PIN而储存在地址寄存器230的第二锁存器232和第三锁存器233中。
然后，当在半导体存储器件的读取操作期间出现故障时，地址比较器234可以将从全局线TGIO施加的地址与锁存在锁存器231至233中的地址进行比较。当地址彼此相同时，地址比较器234可以增大对应的多位标志信号MBIT_FLAG_S以指示故障是单位故障还是多位故障。
此时，多位故障的位数可以被限定为比修复单位的数目大的数目。例如，当在修复操作期间一个字线被代替时，多位故障可以指示两位或更多位。
然后，当存储器测试结束时，多位标志信号MBIT_FLAG可以指示储存在地址寄存器230的锁存器中的三个故障地址中的每个是单位地址还是多位地址。例如，当多位标志信号MBIT_FLAG具有逻辑低电平时，可以指示故障地址是单位地址，而当多位标志信号MBIT_FLAG具有逻辑高电平时，可以指示故障地址是多位地址。
到目前为止，已经描述了捕获故障列地址以执行列自修复的过程。接下来，在顺序地选择故障列地址时修复储存在第一锁存器231、第二锁存器232和第三锁存器233中的故障列地址的过程将被描述如下。
当地址选择信号ADD_SEL<0:2>被使能以选择储存在第一锁存器231中的故障地址以便修复第一故障地址时，存储体信号FBANK<0:K>、区块信号FMAT<0:R>、选择地址FADD<0:S>和多位标志信号BMIT_FLAG可以被输出至熔丝组锁存单元240。
然后，当启动信号TBOOTUP被使能时，熔断/启动控制单元210可以输出时钟X_CLK和Y_CLK。根据时钟X_CLK和Y_CLK，计数器可以被操作以将计数信号CNT_OUT<0:P>输出至数据选择单元250。数据选择单元250可以将修复地址AADD<0:V>输出至ARE阵列100，而ARE阵列100可以根据修复地址AADD<0:V>来扫描熔丝组。
即，当地址选择信号ADD_SEL<0>被使能时，ARE阵列100可以基于被输入至熔丝组锁存单元240的存储体信号、区块信号和选择地址来扫描熔丝组区。熔丝组锁存单元240可以搜索熔丝组使能信号FS_EN和熔丝组禁止信号FS_DIS，并且储存未使用的熔丝组信息。
到目前为止，已经描述了准备修复缺陷地址所需的故障地址以及故障地址区的未使用的熔丝组的过程。接下来，将描述修复过程。
当熔断信号TRUPTURE被输入以修复对应的故障时，熔断/启动控制单元210可以使能电源信号PGM_PWR以产生熔丝熔断所需的电压。数据选择单元250可以根据从熔断/启动控制单元210输入的自熔断信号SELFRUP通过未使用熔丝组信号FUSE_SET<0:U>来将未使用熔丝信号AFUSE_SET<0:U>输出至ARE阵列100。然后，数据选择单元250可以组合与故障地址有关的存储体信号FBANK<0:K>、区块信号FMAT<0:R>和选择地址FADD<0:S>，并且将修复地址AADD<0:V>输出至ARE阵列100。
然后，当熔断操作被执行而选中的未使用的熔丝组中与故障地址对应的位顺序地增加时，针对选中故障地址的修复操作可以完成。
到目前为止，已经描述了修复储存在第一锁存器231中的故障列地址的过程。接下来，修复储存在第二锁存器232和第三锁存器233中的故障列地址的过程将被描述如下。
为了修复第二故障地址，地址选择信号ADD_SEL<0>可以被禁止，而地址选择信号ADD_SEL<1>可以被使能。然后，用于储存在第二锁存器232中的故障地址的存储体信号FBANK<0:K>、区块信号FMAT<0:R>、选择地址FADD<0:S>和多位标志信号MBIT_FLAG可以被输出至熔丝组锁存单元240。然后，可以以与上面修复过程中描述的方式相同的方式执行搜索未使用的熔丝组和修复第二故障地址的操作。
为了修复第三故障地址，地址选择信号ADD_SEL<1>可以被禁止，而地址选择信号ADD_SEL<2>可以被使能。然后，用于储存在第三锁存器233中的故障地址的存储体信号FBANK<0:K>、区块信号FMAT<0:R>、选择地址FADD<0:S>和多位标志信号MBIT_FLAG可以被输出至熔丝组锁存单元240。然后，可以以与上面修复过程中描述的方式相同的方式执行搜索未使用的熔丝组和修复第三故障地址的操作。
在列自修复模式中，熔丝组选择信号XY_SEL可以变为高电平。当在步骤S20处第一重新启动操作被执行时，可以在步骤S21处执行针对第一位的自熔断操作。然后，当在步骤S22处第二重新启动操作被执行时，可以在步骤S23处执行针对第二位的自熔断操作。然后，当在步骤S24处第三重新启动操作被执行时，可以在步骤S25处执行针对第三位的自熔断操作。
到目前为止，已经描述了用于三个故障的列自修复过程。此外，已经描述了用于三个故障行地址和三个故障列地址的捕获过程和修复过程。
当甚至在以上过程之后故障单元仍存在时，可以在功能测试期间任意地选择行自修复模式或列自修复模式以修复故障地址，直到所有的故障单元被修复。
如上所述，当使用行自修复模式和列自修复模式二者连同功能测试时，单位故障、基于行的故障和列故障能够被修复，这可以提高封装体的良品率。
图6是用于描述实施例中的行/列冗余故障修复算法的示图。
多个区块Mat<0:R>可以包括冗余列线RedY<0:C>、主列线MainY<0:D>、冗余字线RedWL<0:H>和主字线MainWL<0:J>。区块Mat<0>可以包括冗余字线RedWL<0:7>和主字线MainWL<0:511>，区块Mat<1>可以包括冗余字线RedWL<8:15>和主字线MainWL<512:1023>，以及区块Mat<R>可以包括冗余字线RedWL<H-8:H>和主字线MainWL<J-512:J>。
在行修复模式期间，主字线MainWL<0:511>可以用冗余字线RedWL<0:7>代替。此外，在列修复模式期间，主列线MainY<0:D>可以用冗余列线RedY<0:C>代替。
虽然已经描述了用于三个故障的修复操作，但是能够被修复的故障的数量不局限于此，因此也可以修复多于三个的故障。在一个实施例中，在自修复模式期间，可以使用ARE阵列100中的未使用的行熔丝组或未使用的列熔丝组。在另一实施例中，半导体存储器件可以包括专用于封装体自修复操作的额外的行熔丝组或列熔丝组。在一个实施例中，在半导体存储器的封装级，故障存储体信息、故障行/列地址信息和熔丝组信息可以在半导体存储器件的内部产生。在另一实施例中，在半导体存储器的封装级，可以将故障存储体信息、故障行/列地址信息和熔丝组信息从外部直接施加至半导体存储器件以用于修复。熔断信号TRUPTURE、启动信号TBOOTUP、熔丝组选择信号XY_SEL和多位使能信号MBIT_EN能够从外部施加或内部地产生。在一个实施例中，在自修复模式期间，自修复器件可以进入特定测试模式并且将存储体信息加载至全局线TGIO。在另一实施例中，自修复器件可以使用与激活命令一起输入的存储体信息，而不进入特定测试模式。
照此，根据实施例的自修复器件可以根据在封装体中出现的各种类型的缺陷来自动地选择行冗余或列冗余，并且使修复操作最优化，从而有助于提高封装良品率并且降低良品率上升时间。
虽然以上已经描述了各种实施例，但是对于本领域技术人员来说将要理解的是，所描述的实施例仅是示例。因此，本文所描述的自修复器件和方法不应当基于所描述的实施例而受到限制。
通过以上实施例可以看出，本发明提供以下技术方案。
技术方案1.一种自修复器件，包括：
电熔丝阵列，被配置为将故障地址的信息储存在熔丝中；
电熔丝控制器，被配置为在出现故障时储存与故障位对应的行地址或列地址，通过将测试期间输入的故障地址与储存在其中的地址进行比较来产生修复地址，输出用于控制电熔丝阵列的熔断操作的熔断使能信号，以及响应于故障地址来输出行熔丝组数据或列熔丝组数据；以及
行/列冗余单元，被配置为响应于从电熔丝阵列施加的行熔丝组数据或列熔丝组数据来执行行冗余操作或列冗余操作。
技术方案2.如技术方案1所述的自修复器件，其中电熔丝控制器包括：
熔断/启动控制单元，被配置为响应于故障地址来控制电熔丝阵列的熔断操作和启动操作；
地址选择单元，被配置为响应于熔丝组选择信号来选择行自修复模式或列自修复模式；
地址寄存器，被配置为从从地址选择单元施加的故障地址提取熔丝信息，并且储存关于被发现有缺陷的行/列地址的存储体信息、区块信息和行/列地址信息；
熔丝组锁存单元，被配置为在电熔丝阵列的启动操作期间，通过搜索故障地址位于其中的熔丝区来储存未使用的熔丝组信息，以及响应于熔断/启动控制单元的输出和地址寄存器的输出来输出未使用熔丝信号和熔断使能信号；以及
数据选择单元，被配置为响应于未使用熔丝信号、熔断/启动控制单元的输出以及地址寄存器的输出来产生修复地址。
技术方案3.如技术方案2所述的自修复器件，其中，熔断/启动控制单元接收启动信号和熔断信号，将时钟信号输出至行/列冗余单元，将行熔丝组使能信号和列熔丝组使能信号输出至电熔丝阵列，以及输出计数信号、电源信号和自熔断信号。
技术方案4.如技术方案2所述的自修复器件，其中，地址选择单元响应于熔丝组选择信号而将行地址或列地址输出作为选择信号。
技术方案5.如技术方案2所述的自修复器件，其中，地址寄存器接收全局线的数据、选择信号、输入控制信号和地址选择信号，并且输出存储体信号、区块信号、选择地址和多位标志信号。
技术方案6.如技术方案5所述的自修复器件，其中，全局线包括全局数据线，全局数据线在特定测试模式中操作，当在存储器读取操作期间已经被访问的存储器件的存储单元已经通过测试或未通过测试时被激活至高电平或转变为低电平，并且将关于存储单元是已经通过测试还是未通过测试的信息传输至存储器件的数据输出缓冲器。
技术方案7.如技术方案5所述的自修复器件，其中，输入控制信号包括脉冲信号，脉冲信号控制管道寄存器输入单元来当关于存储单元是已经通过测试还是未通过测试的信息在存储器读取操作期间被传输至数据输出缓冲器时将已经加载在全局线中的数据储存在管道寄存器中。
技术方案8.如技术方案2所述的自修复器件，其中，地址寄存器包括：
多个锁存器，被配置为储存全局线的信号、选择信号和输入控制信号；
多个地址比较器，被配置为响应于地址选择信号来将锁存器的输出与全局线的信号和选择信号进行比较；以及
地址组合器，被配置为组合地址比较器的输出，并且输出存储体信号、区块信号、选择地址和多位标志信号。
技术方案9.如技术方案8所述的自修复器件，其中，响应于地址选择信号而逐个顺序地选择所述多个地址比较器。
技术方案10.如技术方案8所述的自修复器件，其中，多位标志信号包括指示储存在地址寄存器中的多个故障地址之中的通过地址选择信号选择的故障地址是否是多位故障的信号。
技术方案11.如技术方案2所述的自修复器件，其中，熔丝组锁存单元接收从电熔丝阵列施加的熔丝组使能信号和熔丝组禁止信号、从熔断/启动控制单元施加的计数信号、从地址寄存器施加的存储体信号、区块信号和多位标志信号以及多位使能信号，并且输出熔断使能信号和未使用熔丝信号。
技术方案12.如技术方案11所述的自修复器件，其中，熔丝组使能信号包括用于使能电熔丝阵列的行单元阵列或列单元阵列之中的通过熔丝组选择信号选择的单元阵列的位信号，并且指示对应的熔丝组是否被使用。
技术方案13.如技术方案11所述的自修复器件，其中，熔丝组禁止信号包括用于禁止电熔丝阵列的行单元阵列或列单元阵列之中的通过熔丝组选择信号选择的单元阵列的位信号，并且指示对应的熔丝组是否是故障熔丝组。
技术方案14.如技术方案11所述的自修复器件，其中，当多位使能信号具有逻辑高电平时，熔丝组锁存单元仅在故障地址是多位地址的情况下使能熔断使能信号，以及
当多位使能信号具有逻辑低电平时，熔丝组锁存单元使能针对所有故障地址的熔断使能信号，而不管故障地址是多位地址还是单位地址。
技术方案15.如技术方案2所述的自修复器件，其中，数据选择单元根据自熔断信号来选择存储器修复数据信息与从地址寄存器施加的存储体信号、区块信号或选择地址信息之间的一个，并且将修复地址输出至电熔丝阵列。
技术方案16.如技术方案2所述的自修复器件，其中，数据选择单元选择从熔丝组锁存单元输入的未使用熔丝组信号，并且在启动操作期间将在故障地址区中发现的未使用熔丝组信号输出至电熔丝阵列。
技术方案17.如技术方案1所述的自修复器件，其中，电熔丝阵列包括：
列单元阵列，被配置为通过列字线来使能，将列熔丝组数据输出至行/列冗余单元，以及输出列熔丝组使能信号和列熔丝组禁止信号；
行单元阵列，被配置为通过行字线来使能，将行熔丝组数据输出至行/列冗余单元，以及输出行熔丝组使能信号和行熔丝组禁止信号；
第一选择单元，被配置为响应于熔丝组选择信号来选择行熔丝组使能信号和列熔丝组使能信号中的一个，并且将选中信号输出作为熔丝组使能信号；
第二选择单元，被配置为响应于熔丝组选择信号来选择行熔丝组禁止信号和列熔丝组禁止信号中的一个，并且将选中信号输出作为熔丝组禁止信号；以及
单元阵列控制单元，被配置为产生用于控制列单元阵列和行单元阵列的操作的控制信号。
技术方案18.如技术方案17所述的自修复器件，其中，单元阵列控制单元接收时钟、行熔丝组使能信号、列熔丝组使能信号、熔断使能信号、未使用熔丝信号和修复地址，输出列字线的信号、列位线选择信号和列感测放大器选择信号，以及输出行字线的信号、行位线选择信号和行感测放大器选择信号。
技术方案19.一种自修复方法，包括：
响应于熔丝组选择信号来选择行自修复模式或列自修复模式；
将与第一故障位对应的行地址或列地址储存在锁存器中；
通过将在测试期间已经输入的故障地址与储存在锁存器中的地址进行比较来产生修复地址；
在启动操作期间，响应于从电熔丝阵列施加的熔丝信息来搜索未使用的熔丝组信息；
接收修复地址和熔丝组信息，并且使电熔丝阵列熔断；以及
响应于电熔丝阵列的输出数据来执行行冗余操作或列冗余操作。
技术方案20.如技术方案19所述的自修复方法，还包括：对在第一故障位之后输入的故障位重复以上过程。

Claims (20)

1.一种自修复器件，其特征在于，所述自修复器件包括：
电熔丝阵列，被配置为将故障地址的信息储存在熔丝中；
电熔丝控制器，被配置为在出现故障时储存与故障位对应的行地址或列地址，通过将测试期间输入的故障地址与储存在其中的地址进行比较来产生修复地址，输出用于控制电熔丝阵列的熔断操作的熔断使能信号，以及响应于故障地址来输出行熔丝组数据或列熔丝组数据；以及
行/列冗余单元，被配置为响应于从电熔丝阵列施加的行熔丝组数据或列熔丝组数据来执行行冗余操作或列冗余操作，
其中，电熔丝控制器被配置为基于多位使能信号而在故障地址为多位地址时控制熔断操作。
2.如权利要求1所述的自修复器件，其中，电熔丝控制器包括：
熔断/启动控制单元，被配置为响应于故障地址来控制电熔丝阵列的熔断操作和启动操作；
地址选择单元，被配置为响应于熔丝组选择信号来选择行自修复模式或列自修复模式；
地址寄存器，被配置为从从地址选择单元施加的故障地址提取熔丝信息，并且储存关于被发现有缺陷的行/列地址的存储体信息、区块信息和行/列地址信息；
熔丝组锁存单元，被配置为在电熔丝阵列的启动操作期间，通过搜索故障地址位于其中的熔丝区来储存未使用的熔丝组信息，以及响应于熔断/启动控制单元的输出和地址寄存器的输出来输出未使用熔丝信号和熔断使能信号；以及
数据选择单元，被配置为响应于未使用熔丝信号、熔断/启动控制单元的输出以及地址寄存器的输出来产生修复地址。
3.如权利要求2所述的自修复器件，其中，熔断/启动控制单元接收启动信号和熔断信号，将时钟信号输出至行/列冗余单元，将行熔丝组使能信号和列熔丝组使能信号输出至电熔丝阵列，以及输出计数信号、电源信号和自熔断信号。
4.如权利要求2所述的自修复器件，其中，地址选择单元响应于熔丝组选择信号而将行地址或列地址输出作为选择信号。
5.如权利要求2所述的自修复器件，其中，地址寄存器接收全局线的数据、选择信号、输入控制信号和地址选择信号，并且输出存储体信号、区块信号、选择地址和多位标志信号。
6.如权利要求5所述的自修复器件，其中，全局线包括全局数据线，全局数据线在特定测试模式中操作，当在存储器读取操作期间已经被访问的存储器件的存储单元已经通过测试或未通过测试时被激活至高电平或转变为低电平，并且将关于存储单元是已经通过测试还是未通过测试的信息传输至存储器件的数据输出缓冲器。
7.如权利要求5所述的自修复器件，其中，输入控制信号包括脉冲信号，脉冲信号控制管道寄存器输入单元来当关于存储单元是已经通过测试还是未通过测试的信息在存储器读取操作期间被传输至数据输出缓冲器时将已经加载在全局线中的数据储存在管道寄存器中。
8.如权利要求2所述的自修复器件，其中，地址寄存器包括：
多个锁存器，被配置为储存全局线的信号、选择信号和输入控制信号；
多个地址比较器，被配置为响应于地址选择信号来将锁存器的输出与全局线的信号和选择信号进行比较；以及
地址组合器，被配置为组合地址比较器的输出，并且输出存储体信号、区块信号、选择地址和多位标志信号。
9.如权利要求8所述的自修复器件，其中，响应于地址选择信号而逐个顺序地选择所述多个地址比较器。
10.如权利要求8所述的自修复器件，其中，多位标志信号包括指示储存在地址寄存器中的多个故障地址之中的通过地址选择信号选择的故障地址是否是多位故障的信号。
11.如权利要求2所述的自修复器件，其中，熔丝组锁存单元接收从电熔丝阵列施加的熔丝组使能信号和熔丝组禁止信号、从熔断/启动控制单元施加的计数信号、从地址寄存器施加的存储体信号、区块信号和多位标志信号以及所述多位使能信号，并且输出熔断使能信号和未使用熔丝信号。
12.如权利要求11所述的自修复器件，其中，熔丝组使能信号包括用于使能电熔丝阵列的行单元阵列或列单元阵列之中的通过熔丝组选择信号选择的单元阵列的位信号，并且指示对应的熔丝组是否被使用。
13.如权利要求11所述的自修复器件，其中，熔丝组禁止信号包括用于禁止电熔丝阵列的行单元阵列或列单元阵列之中的通过熔丝组选择信号选择的单元阵列的位信号，并且指示对应的熔丝组是否是故障熔丝组。
14.如权利要求11所述的自修复器件，其中，当多位使能信号具有逻辑高电平时，熔丝组锁存单元仅在故障地址是多位地址的情况下使能熔断使能信号，以及
当多位使能信号具有逻辑低电平时，熔丝组锁存单元使能针对所有故障地址的熔断使能信号，而不管故障地址是多位地址还是单位地址。
15.如权利要求2所述的自修复器件，其中，数据选择单元根据自熔断信号来选择存储器修复数据信息与从地址寄存器施加的存储体信号、区块信号或选择地址信息之间的一个，并且将修复地址输出至电熔丝阵列。
16.如权利要求2所述的自修复器件，其中，数据选择单元选择从熔丝组锁存单元输入的未使用熔丝组信号，并且在启动操作期间将在故障地址区中发现的未使用熔丝组信号输出至电熔丝阵列。
17.如权利要求1所述的自修复器件，其中，电熔丝阵列包括：
列单元阵列，被配置为通过列字线来使能，将列熔丝组数据输出至行/列冗余单元，以及输出列熔丝组使能信号和列熔丝组禁止信号；
行单元阵列，被配置为通过行字线来使能，将行熔丝组数据输出至行/列冗余单元，以及输出行熔丝组使能信号和行熔丝组禁止信号；
第一选择单元，被配置为响应于熔丝组选择信号来选择行熔丝组使能信号和列熔丝组使能信号中的一个，并且将选中信号输出作为熔丝组使能信号；
第二选择单元，被配置为响应于熔丝组选择信号来选择行熔丝组禁止信号和列熔丝组禁止信号中的一个，并且将选中信号输出作为熔丝组禁止信号；以及
单元阵列控制单元，被配置为产生用于控制列单元阵列和行单元阵列的操作的控制信号。
18.如权利要求17所述的自修复器件，其中，单元阵列控制单元接收时钟、行熔丝组使能信号、列熔丝组使能信号、熔断使能信号、未使用熔丝信号和修复地址，输出列字线的信号、列位线选择信号和列感测放大器选择信号，以及输出行字线的信号、行位线选择信号和行感测放大器选择信号。
19.一种自修复方法，其特征在于，所述方法包括以下步骤：
SS1：响应于熔丝组选择信号来选择行自修复模式或列自修复模式；
SS2：将与第一故障位对应的行地址或列地址储存在锁存器中；
SS3：通过将在测试期间已经输入的故障地址与储存在锁存器中的地址进行比较来产生修复地址；
SS4：在启动操作期间，响应于从电熔丝阵列施加的熔丝信息来搜索未使用的熔丝组信息；
SS5：接收修复地址、多位使能信号和熔丝组信息，并且使电熔丝阵列熔断；以及
SS6：响应于电熔丝阵列的输出数据来执行行冗余操作或列冗余操作。
20.如权利要求19所述的自修复方法，其特征在于，所述方法还包括：对在第一故障位之后输入的故障位重复上述步骤SS1-SS6。
CN201510658050.3A 2015-06-16 2015-10-12 自修复器件及其方法 Active CN106257595B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0085296 2015-06-16
KR1020150085296A KR20160148347A (ko) 2015-06-16 2015-06-16 셀프 리페어 장치 및 방법

Publications (2)

Publication Number Publication Date
CN106257595A CN106257595A (zh) 2016-12-28
CN106257595B true CN106257595B (zh) 2020-10-30

Family

ID=57352021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510658050.3A Active CN106257595B (zh) 2015-06-16 2015-10-12 自修复器件及其方法

Country Status (4)

Country Link
US (1) US9508456B1 (zh)
KR (1) KR20160148347A (zh)
CN (1) CN106257595B (zh)
TW (1) TWI661430B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
KR102566325B1 (ko) * 2016-07-18 2023-08-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10192602B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Smart cache design to prevent overflow for a memory device with a dynamic redundancy register
US10446210B2 (en) * 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10192601B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Memory instruction pipeline with an additional write stage in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10008292B1 (en) * 2016-12-14 2018-06-26 Elite Semiconductor Memory Technology Inc. Memory auto repairing circuit preventing transmission of an enable signal and associated method
US9767924B1 (en) * 2016-12-16 2017-09-19 Arm Limited Fast memory array repair using local correlated electron switch (CES) memory cells
KR20180082875A (ko) * 2017-01-11 2018-07-19 에스케이하이닉스 주식회사 이퓨즈 회로
US10102921B1 (en) * 2017-08-17 2018-10-16 Nanya Technology Corporation Fuse blowing method and fuse blowing system
US10381103B2 (en) * 2017-08-18 2019-08-13 Micron Technology, Inc. Apparatuses and methods for latching redundancy repair addresses to avoid address bits overwritten at a repair block
KR102384733B1 (ko) * 2017-09-26 2022-04-08 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
KR102467455B1 (ko) * 2018-03-13 2022-11-17 에스케이하이닉스 주식회사 리던던시 영역을 리페어 하는 반도체 장치
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
KR102474307B1 (ko) * 2018-04-10 2022-12-06 에스케이하이닉스 주식회사 퓨즈럽처방법 및 이를 이용한 반도체장치
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
KR102471414B1 (ko) * 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
CN110970083B (zh) * 2018-09-30 2022-03-29 长鑫存储技术有限公司 集成电路修复方法及装置、存储介质、电子设备
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US10832791B2 (en) * 2019-01-24 2020-11-10 Micron Technology, Inc. Apparatuses and methods for soft post-package repair
KR102556939B1 (ko) * 2019-04-15 2023-07-20 에스케이하이닉스 주식회사 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US10755799B1 (en) * 2019-04-15 2020-08-25 Micron Technology, Inc. Apparatuses and methods for fuse latch redundancy
KR20200121179A (ko) * 2019-04-15 2020-10-23 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US10984884B2 (en) * 2019-04-18 2021-04-20 Micron Technology, Inc. Configurable associated repair addresses and circuitry for a memory device
US11017879B1 (en) * 2019-12-20 2021-05-25 Micron Technology, Inc. Adjustable column address scramble using fuses
US10998081B1 (en) * 2020-02-14 2021-05-04 Winbond Electronics Corp. Memory storage device having automatic error repair mechanism and method thereof
KR20210108740A (ko) * 2020-02-26 2021-09-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11646095B2 (en) * 2020-03-06 2023-05-09 Micron Technology, Inc. Configurable soft post-package repair (SPPR) schemes
CN113436660B (zh) 2020-03-23 2022-05-24 长鑫存储技术有限公司 锁存电路
US11309057B2 (en) * 2020-04-28 2022-04-19 Micron Technology, Inc. Apparatuses and methods for post-package repair protection
TWI730849B (zh) * 2020-07-21 2021-06-11 瑞昱半導體股份有限公司 積體電路自我修復方法及其積體電路
EP4036917B1 (en) * 2020-09-15 2023-05-24 Changxin Memory Technologies, Inc. Memory device, testing method therefor and usage method therefor, and memory system
CN114187954A (zh) * 2020-09-15 2022-03-15 长鑫存储技术有限公司 存储器装置及其测试方法和使用方法、存储器系统
CN114388048A (zh) * 2020-10-20 2022-04-22 长鑫存储技术有限公司 修复电路和存储器
EP4030436A4 (en) 2020-10-20 2022-11-30 Changxin Memory Technologies, Inc. REPAIR AND MEMORY CIRCUIT
US11335427B1 (en) * 2020-11-04 2022-05-17 Elite Semiconductor Microelectronics Technology Inc. Memory test circuit
US11880607B2 (en) 2020-12-02 2024-01-23 Mediatek Singapore Pte. Ltd. Memory with fuse pins shared by multiple-type repairs
KR20230012063A (ko) 2021-03-24 2023-01-25 양쯔 메모리 테크놀로지스 씨오., 엘티디. 리던던트 뱅크를 사용하여 결함 있는 메인 뱅크를 복구하기 위한 메모리 디바이스
JP7392183B2 (ja) * 2021-03-24 2023-12-05 長江存儲科技有限責任公司 冗長バンクを使用した故障メインバンクの修理を伴うメモリデバイス
US11915775B2 (en) * 2021-09-29 2024-02-27 Micron Technology, Inc. Apparatuses and methods for bad row mode
CN117524291B (zh) * 2024-01-05 2024-03-29 长鑫存储技术(西安)有限公司 封装后修复电路、封装后修复方法和存储器装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083142A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
CN101127245A (zh) * 2006-08-18 2008-02-20 富士通株式会社 电熔丝电路、存储器器件和电子部件
CN104464819A (zh) * 2013-09-12 2015-03-25 爱思开海力士有限公司 自修复器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307360B2 (ja) * 1999-03-10 2002-07-24 日本電気株式会社 半導体集積回路装置
KR100379556B1 (ko) 2001-05-15 2003-04-10 주식회사 하이닉스반도체 반도체 메모리의 컬럼 리페어 장치
KR100724333B1 (ko) * 2005-10-05 2007-06-04 삼성전자주식회사 리던던시 플래그 신호의 응답마진이 향상되는 반도체메모리 장치 및 이를 이용한 리던던시 구동 방법
KR100877701B1 (ko) * 2006-11-23 2009-01-08 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리던던시 방법
US7633800B2 (en) * 2007-08-08 2009-12-15 Atmel Corporation Redundancy scheme in memory
TWI366196B (en) * 2007-09-21 2012-06-11 Faraday Tech Corp Programmable memory built-in self test circuit
JP2010244596A (ja) * 2009-04-02 2010-10-28 Renesas Electronics Corp 集積回路
TWI602181B (zh) * 2012-02-29 2017-10-11 三星電子股份有限公司 記憶體系統以及使用測試元件傳輸失效位址至記憶體元件的操作方法
KR102017724B1 (ko) * 2012-05-31 2019-09-03 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
US9087614B2 (en) 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
JP2015046205A (ja) * 2013-08-27 2015-03-12 マイクロン テクノロジー， インク． 半導体装置
US9815261B2 (en) * 2013-09-25 2017-11-14 GM Global Technology Operations LLC Applications of a reversible dry adhesive system
KR20150119547A (ko) * 2014-04-15 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083142A (zh) * 2006-05-31 2007-12-05 松下电器产业株式会社 半导体器件
CN101127245A (zh) * 2006-08-18 2008-02-20 富士通株式会社 电熔丝电路、存储器器件和电子部件
CN104464819A (zh) * 2013-09-12 2015-03-25 爱思开海力士有限公司 自修复器件

Also Published As

Publication number Publication date
US20160372214A1 (en) 2016-12-22
US9508456B1 (en) 2016-11-29
TWI661430B (zh) 2019-06-01
KR20160148347A (ko) 2016-12-26
TW201701294A (zh) 2017-01-01
CN106257595A (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
CN106257595B (zh) 自修复器件及其方法
KR102117633B1 (ko) 셀프 리페어 장치
CN106205730B (zh) 智能自修复器件和方法
CN100483557C (zh) 处理半导体管芯的方法
KR100745403B1 (ko) 반도체 메모리 장치 및 그 셀프 테스트 방법
US9870837B1 (en) Semiconductor memory device for performing a post package repair operation and operating method thereof
CN111312321A (zh) 一种存储器装置及其故障修复方法
JP2002025292A (ja) 半導体集積回路
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
US7512001B2 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
US20120257462A1 (en) Repair method and integrated circuit using the same
US9847142B2 (en) Semiconductor apparatus and repair method thereof
KR101877818B1 (ko) 리페어 제어 회로 및 이를 이용한 반도체 집적회로
JP2006185569A (ja) 半導体記憶装置
US9093178B1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US7551498B2 (en) Implementation of column redundancy for a flash memory with a high write parallelism
KR100684471B1 (ko) 내장 에스램의 자체 복구 방법 및 장치
CN110827878B (zh) 存储器装置
CN106710632B (zh) 存储器装置
EP1750282A1 (en) A shared redundant memory architecture and memory system incorporating the same
US11450403B1 (en) Semiconductor memory device capable of performing soft-post-package-repair operation
US8458545B2 (en) Method and apparatus for testing of a memory with redundancy elements
JP4848196B2 (ja) 半導体集積回路
KR101497543B1 (ko) 리던던시 워드라인을 공유하는 반도체 메모리 장치
KR20210113841A (ko) 리페어 회로 및 이를 포함하는 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant