CN110970083B - 集成电路修复方法及装置、存储介质、电子设备 - Google Patents

Abstract

本公开涉及电路修复技术领域，尤其涉及一种集成电路修复方法及装置、存储介质、电子设备。该方法包括：根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝；根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号；向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中的各故障位置进行修复。本公开减少了整体的修复时间，降低了修复成本，提高了修复效率。

Description

集成电路修复方法及装置、存储介质、电子设备

技术领域

本公开涉及电路修复技术领域，尤其涉及一种集成电路修复方法及装置、存储介质、电子设备。

背景技术

在完成集成电路的制造后，需要对集成电路进行测试，以对集成电路的性能进行验证，筛选出不合格的集成电路。为了提高集成电路的良率，在完成测试之后，需要对不合格的集成电路进行修复。

目前，常用的修复集成电路的方式为：首先确定各集成电路中的故障位置以及各故障位置对应的熔断丝，然后，根据各集成电路中的各故障位置对应的熔断丝编写各集成电路中的各故障位置的修复程序，最后通过依次执行各集成电路中的各故障位置的修复程序并利用镭射机台依次将各集成电路中的各故障位置与其对应的熔断丝烧断，以对各集成电路中的各故障位置进行修复。

然而，由于在上述方式中采用了依次对各集成电路中的各故障位置进行修复的方式，尤其是在一次处理的集成电路较多的情况下，大大的增加了整体的修复时间，提高了修复成本，降低了修复效率；此外，由于需要对各集成电路中的各故障位置编写修复程序，修复程序设置次数多且较繁琐。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种集成电路修复方法及装置、存储介质、电子设备，进而至少在一定程度上克服由于依次对各集成电路中的各故障位置进行修复而导致的修复时间长、修复成本高、修复效率低以及修复程序设置次数多且较繁琐的问题。

根据本公开的一个方面，提供一种集成电路修复方法，包括：

获取多个集成电路中各所述集成电路的故障位置，各所述集成电路均包括N个位址线，所述N个位址线用于定位所述集成电路中的各个位置；

根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝；

根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号；

向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中的各故障位置进行修复。

在本公开的一种示例性实施例中，所述根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝包括：

对各所述集成电路中的各所述熔断丝进行测试，以得到各所述集成电路中的各所述熔断丝的状态；

根据各所述集成电路的故障位置并结合各所述集成电路中的各所述熔断丝的状态确定各所述集成电路中各所述故障位置对应的熔断丝。

在本公开的一种示例性实施例中，所述根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号包括：

根据各所述集成电路中的各所述故障位置分别计算各所述集成电路中的各所述故障位置的位址数据；

根据各所述集成电路中的各所述故障位置的位址数据并结合各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号。

在本公开的一种示例性实施例中，所述根据各所述集成电路中的各所述故障位置的位址数据并结合各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号包括：

分别从各所述集成电路中的各所述故障位置的位址数据中获取各所述集成电路中的各所述故障位置的位址数据中的各所述位址线的位址数据；

根据各所述集成电路中的各所述故障位置的位址数据中的各所述位址线的位址数据并结合各所述集成电路中的所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号。

在本公开的一种示例性实施例中，所述获取多个集成电路中各所述集成电路的故障位置包括：

对多个集成电路中的各所述集成电路进行测试，以得到各所述集成电路的测试数据；

分别根据各所述集成电路的测试数据确定各所述集成电路的故障位置。

在本公开的一种示例性实施例中，在所述以对各所述集成电路中各故障位置进行修复之后还包括：

对修复后的各所述集成电路的各故障位置进行测试，并根据测试结果判断各所述集成电路的各故障位置是否修复成功。

在本公开的一种示例性实施例中，所述熔断丝包括行熔断丝和列熔断丝。

在本公开的一种示例性实施例中，所述N个位址线包括行位址线和列位址线，所述行位址线用于定位位于行的位置，所述列位址线用于定位位于列的位置；

所述根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝包括：

根据各所述集成电路的位于行的故障位置，确定各所述集成电路中的各所述位于行的故障位置对应的所述行熔断丝，并根据各所述集成电路的位于列的故障位置，确定各所述集成电路中的各所述位于列的故障位置对应的所述列熔断丝；

所述根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号包括：

根据各所述集成电路中的各所述位于行的故障位置对应的行熔断丝，设置所述多个集成电路中的各相同位置处的行熔断丝对应的控制信号，并根据各所述集成电路中的各所述位于列的故障位置对应的列熔断丝，设置所述多个集成电路中的各相同位置处的列熔断丝对应的控制信号；

所述向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号包括：

向所述多个集成电路的所述行位址线和所述列位址线提供熔断信号，并向所述多个集成电路的所述行位址线依次提供各相同位置处的行熔断丝对应的控制信号，同时向所述多个集成电路的所述列位址线依次提供各相同位置处的列熔断丝对应的控制信号。

根据本公开的一个方面，提供一种集成电路修复装置，包括：

获取模块，用于获取多个集成电路中各所述集成电路的故障位置，各所述集成电路均包括N个位址线，所述N个位址线用于定位所述集成电路中的各个位置；

确定模块，用于根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝；

设置模块，用于根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号；

修复模块，用于向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中的各故障位置进行修复。

在本公开的一种示例性实施例中，所述装置还包括：

测试模块，用于对修复后的各所述集成电路的各故障位置进行测试，并根据测试结果判断各所述集成电路的各故障位置是否修复成功。

根据本公开的一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述中任意一项所述的集成电路修复方法。

根据本公开的一个方面，提供一种电子设备，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行上述中任意一项所述的集成电路修复方法。

本公开一种示例实施例提供的集成电路修复方法及装置、存储介质、电子设备。根据各集成电路中的各故障位置对应的熔断丝，设置多个集成电路中各相同位置处的熔断丝对应的控制信号，其中，各相同位置处的熔断丝对应的控制信号均包括各位址线的控制信号，并向多个集成电路的N个位址线提供熔断信号，并向多个集成电路的N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各集成电路中各故障位置进行修复。一方面，根据各集成电路中的各故障位置对应的熔断丝设置多个集成电路中各相同位置处的熔断丝对应的控制信号，使得在对多个集成电路进行修复的过程中，通过对多个集成电路的N个位址线提供熔断信号，并向多个集成电路的N个位址线依次提供各相同位置处的熔断丝对应的控制信号，即可同时对多个集成电路中的相同位置处的熔断丝对应的故障位置进行修复，而不是依次对各集成电路中的各故障位置进行修复，大大的缩短了整体的修复时间，降低了修复成本，提高了修复效率；另一方面，由于根据各集成电路中的各故障位置对应的熔断丝，设置多个集成电路中各相同位置处的熔断丝对应的控制信号，因此，在设置修复程序时，也大大的减少了修复程序的设置次数，同时也降低了修复程序设置的繁琐度。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

通过参照附图来详细描述其示例性实施例，本公开的上述和其它特征及优点将变得更加明显。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为本公开一种集成电路修复方法的流程图；

图2为本公开一示例性实施例中提供的设置多个集成电路中各相同位置处的熔断丝对应的控制信号的流程图；

图3为本公开一示例性实施例中提供的第一行熔断丝对应的控制信号的示意图；

图4为本公开一示例性实施例中提供的第二行熔断丝对应的控制信号的示意图；

图5为本公开一示例性实施例中提供的第一列熔断丝对应的控制信号的示意图；

图6为本公开一示例性实施例中提供的集成电路中待熔断的熔断丝的数量与修复时间的曲线图；

图7为本公开一种集成电路修复装置的框图；

图8为本公开一示例性实施例中的电子设备的模块示意图；

图9为本公开一示例性实施例中的程序产品示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

本示例性实施例中首先公开了一种集成电路修复方法，参照图1所示，所述集成电路修复方法可以包括以下步骤：

步骤S110、获取多个集成电路中各所述集成电路的故障位置，各所述集成电路均包括N个位址线，所述N个位址线用于定位所述集成电路中的各个位置；

步骤S120、根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝；

步骤S130、根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号；

步骤S140、向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中各故障位置进行修复。

根据本示例性实施例中的集成电路修复方法，一方面，根据各集成电路中的各故障位置对应的熔断丝设置多个集成电路中各相同位置处的熔断丝对应的控制信号，使得在对多个集成电路进行修复的过程中，通过对多个集成电路的N个位址线提供熔断信号，并向多个集成电路的N个位址线依次提供各相同位置处的熔断丝对应的控制信号，即可同时对多个集成电路中的相同位置处的熔断丝对应的故障位置进行修复，而不是依次对各集成电路中的各故障位置进行修复，大大的缩短了整体的修复时间，降低了修复成本，提高了修复效率；另一方面，由于根据各集成电路中的各故障位置对应的熔断丝，设置多个集成电路中各相同位置处的熔断丝对应的控制信号，因此，在设置修复程序时，也大大的减少了修复程序的设置次数，同时也降低了修复程序设置的繁琐度。

下面，将参照图1，对本示例性实施例中的集成电路修复方法作进一步说明。

在步骤S110中，获取多个集成电路中各所述集成电路的故障位置，各所述集成电路均包括N个位址线，所述N个位址线用于定位所述集成电路中的各个位置。

在本示例性实施例中，所述集成电路可以为具有存储功能的集成电路，例如DRAM(Dynamic Random Access Memory，动态随机存取存储器)等，所述集成电路还可以为具有其他功能的集成电路，本示例性实施例对此不作特殊限定。

所述获取多个集成电路中各所述集成电路的故障位置可以包括：对多个集成电路中的各所述集成电路进行测试，以得到各所述集成电路的测试数据；分别根据各所述集成电路的测试数据确定各所述集成电路的故障位置。具体的，可以通过执行集成电路的测试程序对各集成电路进行测试，以得到各集成电路的测试数据，分析各集成电路的测试数据，以获取各集成电路的测试数据中不符合测试要求的测试项目，根据各集成电路的测试数据中不符合测试要求的测试项目，确定各集成电路的故障位置。需要说明的是，在本示例性实施例中，所述集成电路指测试数据中存在不合符测试要求的测试项目的集成电路。

各集成电路均包括N个位址线，其中所述N个位址线用于定位集成电路中的各个位置，所述集成电路的位置包括位于行的位置和位于列的位置。具体的，可以结合位址线的数量将集成电路中的位置转化为二进制的表示方式来定位集成电路中的位置。例如，若集成电路的位置包括7行7列，且N为6，6个位址线为A0～A5，以及在用位址线A0～A5定位完位于行的位置时，再用位址线A0～A5定位位于列的位置，则通过位址线A0～A5对集成电路中的各位置进行定位的过程可以包括：对于位置“第一行”，由于“第一行”中的一的二进制表示方式为1，因此位址线A0～A5依次为000001，即，位置“第一行”用位址线A0～A5可以表示为000001，换言之可以用位址线A0～A5“000001”定位位置“第一行”；对于位置“第七行”，根据上述原理可知，位置“第七行”用位址线A0～A5可以表示为000111；对于位置“第一列”，由于用位址线A0～A5定位完位于行的位置时，再用位址线A0～A5定位位于列的位置，即，在位置“第七行”的基础上增加一个1即可定位位置“第一列”，因此，用位址线A0～A5“001000”定位位置“第一列”；同理，用位址线A0～A5“001001”定位位置“第二列”。

在步骤S120中，根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝。

在本示例性实施例中，可以根据故障位置将集成电路中距离故障位置最近的且未使用未故障的熔断丝确定为该故障位置对应的熔断丝。所述熔断丝可以包括行熔断丝和列熔断丝，即集成电路中可以包括多个位于行的熔断丝和多个位于列的熔断丝。在获取到一集成电路的各故障位置后，根据各故障位置在行熔断丝或者列熔断丝中确定与各故障位置最匹配的熔断丝。

下面，举例对确定一个集成电路中各故障位置对应的熔断丝的过程进行说明。若该集成电路包括4个行熔断丝，4个列熔断丝，其中4个行熔断丝包括第一行熔断丝至第四行熔断丝，4个列熔断丝包括第一列熔断丝至第四列熔断丝，且该集成电路中的故障位置包括“第一行”、“第三行”、“第二列”。由于故障位置“第一行”以及故障位置“第三行”位于行，因此可以在行熔断丝中确定故障位置“第一行”对应的熔断丝以及故障位置“第三行”对应的熔断丝，由于故障位置“第二列”位于列，因此可以在列熔断丝中确定故障位置“第二列”对应的熔断丝，例如，可以将第一行熔断丝确定为故障位置“第一行”对应的熔断丝，将第二行熔断器确定为故障位置“第三行”对应的熔断丝，将第一列熔断丝确定为故障位置“第二列”对应的熔断丝。

需要说明的是，上述过程仅对确定一个集成电路中的各故障位置对应的熔断丝的过程进行了说明。由于确定每个集成电路中的各故障位置对应的熔断丝的原理均相同，因此，此处不再对确定其他集成电路中的各故障位置对应的熔断丝的过程进行说明。此外，上述确定集成电路中的各故障位置对应的熔断丝的过程仅为示例性的，并不用于限定本发明。

由于集成电路中可能存在故障的熔断丝或者已经被使用的熔断丝，因此，为了提高修复的准确率，所述根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝可以包括：对各所述集成电路中的各所述熔断丝进行测试，以得到各所述集成电路中的各所述熔断丝的状态；根据各所述集成电路的故障位置并结合各所述集成电路中的各所述熔断丝的状态确定各所述集成电路中各所述故障位置对应的熔断丝。

在本示例性实施例中，在确定一集成电路中的各故障位置对应的熔断丝之前，对该集成电路中的各熔断丝进行测试，以得到该集成电路中的各熔断丝的状态，其中熔断丝的状态包括：已使用、未使用且未出现故障、未使用且出现故障。在得到该集成电路中的各熔断丝的状态后，首先根据该集成电路中的各熔断丝的状态，在该集成电路的熔断丝中排除掉已使用的熔断丝和未使用且存在故障的熔断丝，然后，根据该集成电路中的各故障位置在剩余的熔断丝中确定该集成电路中的各故障位置对应的熔断丝。

下面，以一集成电路中包括4个行熔断丝，4个列熔断丝，其中第一行熔断丝和第三行熔断丝出现故障，第三列熔断丝已被使用，且该集成电路中的故障位置包括“第一行”、“第三行”、“第二列”为例对上述过程进行说明。首先，由于第一行熔断丝和第三行熔断丝出现故障，第三列熔断丝已被使用，因此在集成电路的熔断丝中去掉第一行熔断丝和第三行熔断丝以及第三列熔断丝，剩余的熔断丝包括第二行熔断丝、第四行熔断丝、第一列熔断丝、第二列熔断丝以及第四列熔断丝；然后，根据该集成电路中的各故障位置在剩余的熔断丝中确定各故障位置对应的熔断丝，例如，可以将第二行熔断丝确定为故障位置“第一行”对应的熔断丝，将第四行熔断丝确定为故障位置“第三行”对应的熔断丝，将第一列熔断丝确定为故障位置“第二列”对应的熔断丝。

需要说明的是，上述过程仅对确定一集成电路中的各故障位置对应的熔断丝的过程进行了说明。由于确定每个集成电路中的各故障位置对应的熔断丝的原理均相同，因此，此处不再对确定其他集成电路中的各故障位置对应的熔断丝的过程进行说明。

在步骤S130中，根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号。

在本示例性实施例中，由于同一个型号的集成电路均使用同一个版图制成，因此同型号的集成电路中的熔断丝的位置均相同，即若对同型号的集成电路中的熔断丝按照同一个规则编号，则各集成电路中的编号相同的熔断丝均处在一个位置上。例如，若同型号的集成电路包括第一集成电路至第三集成电路，其中，第一集成电路至第三集成电路均包括第一熔断丝、第二熔断丝以及第三熔断丝，其中各集成电路中的熔断丝均按照同一个规则进行编号，则第一集成电路至第三集成电路中的第一熔断丝均在相同的位置处，第一集成电路至第三集成电路中的第二熔断丝均在相同的位置处，第一集成电路至第三集成电路中的第三熔断丝均在相同的位置处。

如图2所示，可以根据以下两个步骤设置多个集成电路中各相同位置处的熔断丝对应的控制信号。

在步骤S210中，根据各所述集成电路中的各所述故障位置分别计算各所述集成电路中的各所述故障位置的位址数据。

在本示例性实施例中，所述故障位置的位址数据可以指集成电路的位址线对故障位置进行定位的数据。例如，若集成电路的位置包括7行7列，且N为6，其中，6个位址线为A0～A5，以及，在用位址线A0～A5定位完位于行的位置时，再用位址线A0～A5定位位于列的位置，则计算各集成电路中的各故障位置的位址数据的过程可以包括：对于故障位置“第一行”，由于将一转换为二进制，其还为1，因此，故障位置“第一行”的位址数据(即用位址线A0～A5表示)为000001；同理，故障位置“第七行”的位址数据(即用位址线A0～A5表示)为000111；对于故障位置“第一列”，由于用位址线A0～A5定位完位于行的位置时，再用位址线A0～A5定位位于列的位置，即，在位置“第七行”的基础上增加一个1即可定位位置“第一列”，因此，故障位置“第一列”的位址数据(即用位址线A0～A5表示)为001000；同理，故障位置“第二列”的位址数据(即用位址线A0～A5表示)为001001。

在步骤S220中，根据各所述集成电路中的各所述故障位置的位址数据并结合各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号。

在本示例性实施例中，可以分别从各所述集成电路中的各所述故障位置的位址数据中获取各所述集成电路中的各所述故障位置的位址数据中的各所述位址线的位址数据；根据各所述集成电路中的各所述故障位置的位址数据中的各所述位址线的位址数据并结合各所述集成电路中的所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号。

下面，举例对步骤S220做进一步的说明。例如，集成电路包括三个集成电路，分别为第一集成电路、第二集成电路以及第三集成电路，其中，各集成电路均包括3个行熔断丝，以及3个列熔断丝，各集成电路均包括6个位址线，分别为位址线A0～A5。第一集成电路包括两个故障位置，分别为故障位置“第一行”和故障位置“第二列”，故障位置“第一行”的位址数据为000001，故障位置“第二列”的位址数据为001001，第二集成电路包括一个故障位置，为故障位置“第三行”，故障位置“第三行”的位址数据为000011。第三集成电路包括3个故障位置，分别为故障位置“第二行”，故障位置“第三行”以及故障位置“第一列”，故障位置“第二行”的位址数据为000010，故障位置“第三行”的位址数据为000011，故障位置“第一列”的位址数据为“001000”。

由上述各集成电路中的各故障位置的位址数据中可以得到各集成电路中各故障位置的位址数据中的各位址线的位址数据。其中，第一集成电路的故障位置“第一行”的位址数据中的各位址线的位址数据如表1所示，第一集成电路的故障位置“第二列”的位址数据中的各位址线的位址数据如表2所示，第二集成电路的故障位置“第三行”的位址数据中的各位址线的位址数据如表3所示，第三集成电路的故障位置“第二行”的位址数据中的各位址线的位址数据如表4所示，第三集成电路的故障位置“第三行”的位址数据中的各位址线的位址数据如表5所示，第三集成电路的故障位置“第一列”的位址数据中的各位址线的位址数据如表6所示。

若第一集成电路的故障位置“第一行”对应第一集成电路中第一行熔断丝，第一集成电路的故障位置“第二列”对应第一集成电路中第一列熔断丝，第二集成电路的故障位置“第三行”对应第二集成电路中第一行熔断丝，第三集成电路的故障位置“第二行”对应第三集成电路中第一行熔断丝，第三集成电路的故障位置“第三行”对应第三集成电路中第二行熔断丝，第三集成电路的故障位置“第一列”对应第三集成电路中第一列熔断丝。

由上可知，对于第一至第三集成电路中的第一行熔断丝，第一集成电路的故障位置“第一行”、第二集成电路的故障位置“第三行”以及第三集成电路的故障位置“第二行”均与其对应，因此，根据表1、表3以及表4设置第一行熔断丝对应的控制信号，其中，第一行熔断丝对应的控制信号包括与位址线A0～A5的控制信号CA0～CA5，设置的控制信号如图3所示，其中，由于表1、表3以及表4中的位址线A0的位址数据均为0，因此位址线A0的控制信号CA0相对于第一集成电路die1、第二集成电路die2以及第三集成电路die3均为低电平；由于表1、表3以及表4中的位址线A1的位址数据均为0，因此，位址线A1的控制信号CA1相对于第一集成电路die1、第二集成电路die2以及第三集成电路die3均为低电平；由于表1、表3以及表4中的位址线A2的位址数据均为0，因此，位址线A2的控制信号CA2相对于第一集成电路die1、第二集成电路die2以及第三集成电路die3均为低电平；由于表1、表3以及表4中的位址线A3的位址数据均为0，因此位址线A3的控制信号CA3相对于第一集成电路die1、第二集成电路die2以及第三集成电路die3均为低电平；由于表1中的位址线A4的位址数据为0，表3和表4中的位址线A4的位址数据均为1，因此位址线A4的控制信号CA4相对于第一集成电路die1为低电平，位址线A4的控制信号CA4相对于第二集成电路die2以及第三集成电路die3均为高电平；由于表1、表3中的位址线A5的位址数据均为1，表4中的位址线A5的位址数据为0，因此位址线A5的控制信号CA5相对于第一集成电路die1、第二集成电路die2均为高电平，位址线A5的控制信号CA5相对于第三集成电路die3为低电平。

根据上述原理，对于第一至第三集成电路中的第二行熔断丝，由于只有第三集成电路的故障位置“第三行”与其对应，因此，根据表5设置第二行熔断丝对应的控制信号。其中，第二行熔断丝的控制信号包括与位址线A0～A5对应的控制信号CA0～CA5，设置的控制信号如图4所示，其中，由于第一集成电路和第二集成电路中没有与第二行熔断丝对应的故障位置，因此位址线A0的控制信号CA0、位址线A1的控制信号CA1、位址线A2的控制信号CA2、位址线A3的控制信号CA3、位址线A4的控制信号CA4以及位址线A5的控制信号CA5对于第一集成电路die1、第二集成电路die2均为低电平，由于表5中的位址线A0的位址数据为0，因此位址线A0的控制信号CA0相对于第三集成电路die3为低电平；由于表5中的位址线A1的位址数据为0，因此位址线A1的控制信号CA1相对于第三集成电路die3为低电平；由于表5中的位址线A2的位址数据为0，因此位址线A2的控制信号CA2相对于第三集成电路die3为低电平；由于表5中的位址线A3的位址数据为0，因此位址线A3的控制信号CA3相对于第三集成电路die3为低电平；由于表5中的位址线A4的位址数据为1，因此位址线A4的控制信号CA4相对于第三集成电路die3为高电平；由于表5中的位址线A5的位址数据为1，因此位址线A5的控制信号CA5相对于第三集成电路die3为高电平。

对于第一至第三集成电路中的第三行熔断丝，由于第一集成电路、第二集成电路以及第三集成电路中均没有故障位置与其对应，因此，将第三行熔断丝的控制信号均设置为低电平，即位址线A0的控制信号CA0、位址线A1的控制信号CA1、位址线A2的控制信号CA2、位址线A3的控制信号CA3、位址线A4的控制信号CA4以及位址线A5的控制信号CA5相对于第一集成电路die1、第二集成电路die2以及第三集成电路die3均为低电平。需要说明的是，为了减少控制信号设置的次数，进而减少程序设置的次数，以减少程序执行的时间，提高修复效率，可以不设置第三行熔断丝的控制信号。

对于第一至第三集成电路中的第一列熔断丝，由于第一集成电路的故障位置“第二列”以及第三集成电路的故障位置“第一列”与其对应，因此，根据表2和表6设置第一列熔断丝对应的控制信号，其中，第一列熔断丝对应的控制信号包括与位址线A0～A5对应的控制信号CA0～CA5，设置的控制信号如图5所示，其中，由于第二集成电路中没有故障位置与其对应，因此，位址线A0的控制信号CA0、位址线A1的控制信号CA1、位址线A2的控制信号CA2、位址线A3的控制信号CA3、位址线A4的控制信号CA4以及位址线A5的控制信号CA5对于第二集成电路die2均为低电平；由于表2和表6中的位址线A0的位址数据均为0，因此，位址线A0的控制信号CA0相对于第一集成电路die1和第三集成电路die3均为低电平；由于表2和表6中的位址线A1的位址数据均为0，因此，位址线A1的控制信号CA1相对于第一集成电路die1和第三集成电路die3均为低电平；由于表2和表6中的位址线A2的位址数据均为1，因此，位址线A2的控制信号CA2相对于第一集成电路die1和第三集成电路die3均为高电平；由于表2和表6中的位址线A3的位址数据均为0，因此，位址线A3的控制信号CA3相对于第一集成电路die1和第三集成电路die3均为低电平；由于表2和表6中的位址线A4的位址数据均为0，因此，位址线A4的控制信号CA4相对于第一集成电路die1、第三集成电路die3为低电平；由于表2中的位址线A5的位址数据为1，表6中的位址线A5的位址数据为0，因此，位址线A5的控制信号CA5相对于第一集成电路die1为高电平，位址线A5的控制信号CA5相对于第三集成电路die为低电平。

对于第一至第三集成电路中第二列熔断丝和第三列熔断丝，由于第一集成电路、第二集成电路以及第三集成电路中均没有故障位置与其对应，因此，将第二列熔断丝和第三列熔断丝的控制信号均设置为低电平，即对于第二列熔断丝，位址线A0的控制信号CA0、位址线A1的控制信号CA1、位址线A2的控制信号CA2、位址线A3的控制信号CA3、位址线A4的控制信号CA4以及位址线A5的控制信号CA5相对于第一集成电路die1、第二集成电路die2以及第三集成电路die3均为低电平，对于第三列熔断丝，位址线A0的控制信号CA0、位址线A1的控制信号CA1、位址线A2的控制信号CA2、位址线A3的控制信号CA3、位址线A4的控制信号CA4以及位址线A5的控制信号CA5相对于第一集成电路die1、第二集成电路die2以及第三集成电路die3均为低电平。需要说明的是，为了减少控制信号设置的次数，进而减少程序设置的次数，以减少程序执行的时间，提高修复效率，可以不设置第二列熔断丝和第三列熔断丝的控制信号。

需要说明的，在上述设置控制信号的过程中，用低电平表示0，高电平表示1，其中，低电平表示不接收熔断信号，高电平表示接收熔断信号。当然，在本公开的其他示例性实施例中，可以用高电平表示0，低电平表示1，其中，高电平表示不接收熔断信号，低电平表示接收熔断信号。

在步骤S140中，向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中各故障位置进行修复。

在本示例性实施例中，在对多个集成电路中的各故障位置进行修复的过程中，向各集成电路的N个位址线均提供熔断信号，同时将第一个相同位置处的熔断丝对应的控制信号提供至各集成电路的N个位址线，即将第一个相同位置处的熔断丝对应的控制信号中的各位址线的控制信号提供至各集成电路中的位址线，以使各集成电路中的各位址线根据提供至其上的控制信号确实是否接收熔断信号，进而使得各集成电路根据其上的各位址线实际接收的熔断信号，确定各集成电路中与各集成电路中的第一个相同位置处的熔断丝烧断的故障位置，以使各集成电路将其中的第一个相同位置处的熔断丝与第一个相同位置处的熔断丝对应的故障位置烧断，以同时完成对各集成电路中与第一个相同位置处的熔断丝对应的故障位置的修复；接下来，将剩余的各相同位置处的熔断丝对应的控制信号依次提供至各集成电路的N个位址线，以对各集成电路中与剩余的各相同位置处的熔断丝对应的故障位置进行修复。

下面，以上述步骤S220中的例子为例对步骤S140做进一步的说明。

向第一集成电路的6个位址线A0～A5、向第二集成电路的6个位址线A0～A5以及向第三集成电路的6个位址线A0～A5均提供熔断信号；在此基础上，修复与各集成电路中的第一行熔断丝对应的故障位置的过程包括：向第一集成电路至第三集成电路的6个位址线提供如图3所示的控制信号，具体的，向第一集成电路的位址线A0、第二集成电路的位址线A0以及第三集成电路的位址线A0提供如图3中所述的控制信号CA0，由于控制信号CA0相对于第一集成电路至第三集成电路均为低电平信号，因此，第一集成电路至第三集成电路的位址线A0均不接收熔断信号；向第一集成电路的位址线A1、第二集成电路的位址线A1以及第三集成电路的位址线A1提供如图3中所述的控制信号CA1，由于控制信号CA1相对于第一集成电路、第二集成电路和第三集成电路均为低电平，因此，第一集成电路的位址线A1不接收熔断信号；向第一集成电路的位址线A2、第二集成电路的位址线A2以及第三集成电路的位址线A2提供如图3中所述的控制信号CA2，由于CA2相对于第一集成电路、第二集成电路、第三集成电路为低电平，因此，第一集成电路的位址线A2和第二集成电路的位址线A2、第三集成电路的位址线A2均不接收熔断信号；向第一集成电路的位址线A3、第二集成电路的位址线A3以及第三集成电路的位址线A3提供如图3中所述的控制信号CA3，由于控制信号CA3相对于第一集成电路、第二集成电路以及第三集成电路均为低电平，因此，第一集成电路的位址线A3、第二集成电路的位址线A3以及第三集成电路的位址线A3均不接收熔断信号；向第一集成电路的位址线A4、第二集成电路的位址线A4以及第三集成电路的位址线A4提供如图3中所述的控制信号CA4，由于控制信号CA4相对于第一集成电路为低电平，相对于第二集成电路以及第三集成电路均为高电平，因此，第一集成电路的位址线A4不接收熔断信号，第二集成电路的位址线A4以及第三集成电路的位址线A4均接收熔断信号；向第一集成电路的位址线A5、第二集成电路的位址线A5以及第三集成电路的位址线A5提供如图3中所述的控制信号CA5，由于控制信号CA5相对于第一集成电路、第二集成电路均为高电平，相对于第三集成电路均为低电平，因此，第一集成电路的位址线A5、第二集成电路的位址线A5接收熔断信号，第三集成电路的位址线A5不接收熔断信号。由上述图3中的控制信号可知，第一集成电路的位址线A0～A5接收到的信号为000001，根据000001可知，第一集成电路的位址线A0～A5定位的故障位置为“第一行”，并控制第一集成电路中的第一行熔断丝与故障位置“第一行”熔断；同理，第二集成电路的位址线A0～A5接收到的信号000011，即控制第二集成电路中的第一行熔断丝与故障位置“第三行”熔断，第三集成电路的位址线A0～A5接收到的信号000010，即控制第三集成电路中的第一行熔断丝与故障位置“第二行”熔断。

同理，修复与各集成电路中的第二行熔断丝对应的故障位置的过程可以包括：向第一集成电路至第三集成电路的6个位址线提供如图4所示的控制信号，根据图4中的控制信号可知，第一集成电路的位址线A0～A5接收到的信号为000000，即第一集成电路的位址线A0～A5均不接收熔断信号，换言之，第一集成电路中没有与第一集成电路中的第二行熔断丝对应的故障位置，因此，对第一集成电路中的第二行熔断丝不作熔断处理；第二集成电路的位址线A0～A5接收到的信号为000000，即第二集成电路的位址线A0～A5均不接收熔断信号，换言之，第二集成电路中没有与第二集成电路中的第二行熔断丝对应的故障位置，因此，对第二集成电路中的第二行熔断丝不作熔断处理；第三集成电路的位址线A0～A5接收到的信号为000011，即控制第三集成电路中的第二行熔断丝与第三集成电路中的故障位置“第三行”熔断，以对故障位置“第三行”进行修复。

同理，修复与各集成电路中的第三行熔断丝对应的故障位置的过程可以包括：向第一集成电路至第三集成电路的6个位址线提供第三行熔断丝的控制信号，由于第三行熔断丝的控制信号均为低电平，因此，第一集成电路的位址线A0～A5至第三集成电路的位址线A0～A5均不接收熔断信号，即不对第一集成电路至第三集成电路中的第三行熔断丝进行熔断处理。需要说明的是，为了提高修复效率，由于第一集成电路至第三集成电路中的第三行熔断丝均没有对应的故障位置，因此，可以跳过对各集成电路中的第三行熔断丝的熔断过程。

同理，修复与各集成电路中的第一列熔断丝对应的故障位置的过程可以包括：向第一集成电路至第三集成电路的6个位址线提供如图5示的控制信号，根据图5中的控制信号可知，第一集成电路的位址线A0～A5接收到的信号为001001，即控制第一集成电路中的第一列熔断丝与第一集成电路中的故障位置“第二列”熔断，以对故障位置“第二列”进行修复；第二集成电路的位址线A0～A5接收到的信号为000000，即第二集成电路的位址线A0～A5均拒绝接收熔断信号，换言之，第二集成电路中没有与第二集成电路中第一列熔断丝对应的故障位置，因此，对第二集成电路中的第一列熔断丝不作熔断处理；第三集成电路的位址线A0～A5接收到的信号为001000，即控制第三集成电路中的第一列熔断丝与第三集成电路中的故障位置“第一列”熔断，以对故障位置“第一列”进行修复。

同理，对于第一集成电路至第三集成电路中的第二列熔断丝和第三列熔断丝，由于第二列熔断丝和第三列熔断丝的控制信号均为低电平，即不对第一集成电路至第三集成电路中的第二列熔断丝和第三列熔断丝进行熔断处理。需要说明的是，为了提高修复效率，由于第一集成电路至第三集成电路中第二列熔断丝和第三列熔断丝均没有对应的故障位置，因此，可以跳过对各集成电路中的第二列熔断丝和第三列熔断丝的熔断过程。需要说明的是，上述例子中，若位址线接收熔断信号，则位址线的位址数据为1，若位址线不接收熔断信号，则位址线的位址数据为0。

图6中示出了集成电路中待熔断的熔断丝的数量与修复时间的曲线图。其中，曲线一601示出了现有的修复方法中待熔断的熔断丝的数量与修复时间的曲线，曲线二602示出了本发明中待熔断的熔断丝的数量与修复时间的曲线，显然，本发明在修复时间上要远远优于现有的修复方法。

在所述熔断丝包括行熔断丝和列熔断丝，且所述N个位址线包括行位址线和列位址线，所述行位址线用于定位位于行的位置，所述列位址线用于定位位于列的位置时，即，可以将N个位址线中的一部分位址线定义为行位址线，以通过行位址线定位位于行的位置，并将剩余的位址线定义为列位址线，以通过列位址线定位位于列的位置。需要说明的是，行位址线的数量可以根据集成电路中的位置的最大行数进行确定，列位址线的数量可以根据集成电路中的位置的最大列数进行确定。例如在N为6，即位址线包括A0～A5时，若集成电路中的位置的最大行数为7，集成电路中的位置的最大列数也为7时，由于需要3位二进制数据方可表示7，因此，可以将6个位址线的前3个位址线确定为行位址线，可以将6个位址线的后3个位址线确定为列位址线，即A0～A2为行位址线，A3～A5为列位址线。基于此，可以用行位址线A0～A2“001”定位位置“第一行”，可以用列位址线A3～A5“010”定位位置“第二列”。

在此基础上，所述根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝可以包括：根据各所述集成电路的位于行的故障位置，确定各所述集成电路中的各所述位于行的故障位置对应的所述行熔断丝，并根据各所述集成电路的位于列的故障位置，确定各所述集成电路中的各所述位于列的故障位置对应的所述列熔断丝。

在本示例性实施例中，可以根据集成电路中的位于行的故障位置在集成电路中的行熔断丝中确定位与位于行的故障位置匹配的行熔断丝，并根据集成电路中的位于列的故障位置在集成电路中的列熔断丝中确定与位于列的故障位置匹配的列熔断丝。需要说明的是，若位于行的故障位置的数量大于行熔断丝的数量时，可以在列熔断丝中为位于行的故障位置确定与其匹配的列熔断丝，若位于列的故障位置的数量大于列熔断丝的数量时，可以在行熔断丝中为位于列的故障位置确定与其匹配的行熔断丝，以保证修补的可行性。

在此基础上，所述根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号可以包括：根据各所述集成电路中的各所述位于行的故障位置对应的行熔断丝，设置所述多个集成电路中的各相同位置处的行熔断丝对应的控制信号，并根据各所述集成电路中的各所述位于列的故障位置对应的列熔断丝，设置所述多个集成电路中的各相同位置处的列熔断丝对应的控制信号。在本示例性实施例中，各相同位置处的行熔断丝对应的控制信号均包括每个行位址线的控制信号，各相同位置处的列熔断丝对应的控制信号均包括每个列位址线的控制信号。由于设置多个集成电路中的各相同位置处的行熔断丝对应的控制信号的原理和设置多个集成电路中的各相同位置处的列熔断丝对应的控制信号的原理均与步骤S130中设置多个集成电路中各相同位置处的熔断丝对应的控制信号的原理相同，因此此处不再赘述。

在此基础上，所述向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号可以包括：向所述多个集成电路的所述行位址线和所述列位址线提供熔断信号，并向所述多个集成电路的所述行位址线依次提供各相同位置处的行熔断丝对应的控制信号，同时向所述多个集成电路的所述列位址线依次提供各相同位置处的列熔断丝对应的控制信号。

在本示例性实施例中，首先，可以同时向多个集成电路的行位址线和列位址线提供熔断信号，并向多个集成电路中的行位址线提供与第一个行熔断丝对应的控制信号，以及同时向多个集成电路中的列位址线提供与第一个列熔断丝对应的控制信号，即同时对行熔断丝和列熔断丝进行熔断处理，从而同时对与行熔断丝对应的位于行的故障位置和与列熔断丝对应的位于列的故障位置进行修复，大大的缩短了修补时间，提高了修补效率，接下来，按照上述过程，将剩余的各相同位置处的行熔断丝的控制信号依次提供至各集成电路的行位址线，同时将剩余的各相同位置处的列熔断丝对应的控制信号依次提供至各集成电路的列位址线，以完成对多个集成电路的修补。

进一步的，在对各所述集成电路中各故障位置进行修复之后还可以包括：对修复后的各所述集成电路的各故障位置进行测试，并根据测试结果判断各所述集成电路的各故障位置是否修复成功。在本示例性实施例中，在完成对各集成电路的各故障位置的修复后，可以通过测试程序对各集成电路的各故障位置进行测试，以得到测试数据，以及通过分析测试数据确定各集成电路的各故障位置是否修复成功，若未修复成功，则可以通过上述过程对未修复成功的故障位置做进一步的修复。

综上所述，根据各集成电路中的各故障位置对应的熔断丝设置多个集成电路中各相同位置处的熔断丝对应的控制信号，使得在对多个集成电路进行修复的过程中，通过对多个集成电路的N个位址线提供熔断信号，并向多个集成电路的N个位址线依次提供各相同位置处的熔断丝对应的控制信号，即可同时对多个集成电路中的相同位置处的熔断丝对应的故障位置进行修复，而不是依次对各集成电路中的各故障位置进行修复，大大的缩短了整体的修复时间，降低了修复成本，提高了修复效率；此外，由于根据各集成电路中的各故障位置对应的熔断丝，设置多个集成电路中各相同位置处的熔断丝对应的控制信号，因此，在设置修复程序时，也大大的减少了修复程序的设置次数，同时也降低了修复程序设置的繁琐度。

需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

在本公开的示例性实施例中，还提供了一种集成电路修复装置，如图7所示，所述集成电路修复装置700可以包括：获取模块701、确定模块702、设置模块703以及修复模块704，其中：

获取模块701，可以用于获取多个集成电路中各所述集成电路的故障位置，各所述集成电路均包括N个位址线，所述N个位址线用于定位所述集成电路中的各个位置；

确定模块702，可以用于根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝；

设置模块703，可以用于根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号；

修复模块704，可以用于向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中各故障位置进行修复。

在本公开的其他示例性实施例中，所述装置还可以包括：测试模块，用于对修复后的各所述集成电路的各故障位置进行测试，并根据测试结果判断各所述集成电路的各故障位置是否修复成功。

上述中各集成电路修复装置模块的具体细节已经在对应的集成电路修复方法中进行了详细的描述，因此此处不再赘述。

应当注意，尽管在上文详细描述中提及了用于执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。

下面参照图8来描述根据本发明的这种实施方式的电子设备800。图8显示的电子设备800仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图8所示，电子设备800以通用计算设备的形式表现。电子设备800的组件可以包括但不限于：上述至少一个处理单元810、上述至少一个存储单元820、连接不同系统组件(包括存储单元820和处理单元810)的总线830、显示单元840。

其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元810执行，使得所述处理单元810执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元810可以执行如图1中所示的步骤S110、获取多个集成电路中各所述集成电路的故障位置，各所述集成电路均包括N个位址线，所述N个位址线用于定位所述集成电路中的各个位置；步骤S120、根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝；步骤S130、根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号；步骤S140、向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中各故障位置进行修复。

存储单元820可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)8201和/或高速缓存存储单元8202，还可以进一步包括只读存储单元(ROM)8203。

存储单元820还可以包括具有一组(至少一个)程序模块8205的程序/实用工具8204，这样的程序模块8205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

总线830可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。

电子设备800也可以与一个或多个外部设备870(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备800交互的设备通信，和/或与使得该电子设备800能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口850进行。并且，电子设备800还可以通过网络适配器860与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器860通过总线830与电子设备800的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备800使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。

在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。

参考图9所示，描述了根据本发明的实施方式的用于实现上述方法的程序产品900，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种集成电路修复方法，其特征在于，包括：

获取多个集成电路中各所述集成电路的故障位置，各所述集成电路均包括N个位址线，所述N个位址线用于定位所述集成电路中的各个位置；

根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝；

根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，包括：根据各所述集成电路中的各所述故障位置分别计算各所述集成电路中的各所述故障位置的位址数据；分别从各所述集成电路中的各所述故障位置的位址数据中获取各所述集成电路中的各所述故障位置的位址数据中的各所述位址线的位址数据；根据各所述集成电路中的各所述故障位置的位址数据中的各所述位址线的位址数据并结合各所述集成电路中的所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号；其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号；

向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中各故障位置进行修复。

2.根据权利要求1所述的集成电路修复方法，其特征在于，所述根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝包括：

对各所述集成电路中的各所述熔断丝进行测试，以得到各所述集成电路中的各所述熔断丝的状态；

根据各所述集成电路的故障位置并结合各所述集成电路中的各所述熔断丝的状态确定各所述集成电路中各所述故障位置对应的熔断丝。

3.根据权利要求1所述的集成电路修复方法，其特征在于，所述获取多个集成电路中各所述集成电路的故障位置包括：

对多个集成电路中的各所述集成电路进行测试，以得到各所述集成电路的测试数据；

分别根据各所述集成电路的测试数据确定各所述集成电路的故障位置。

4.根据权利要求1所述的集成电路修复方法，其特征在于，在所述以对各所述集成电路中的各故障位置进行修复之后还包括：

对修复后的各所述集成电路的各故障位置进行测试，并根据测试结果判断各所述集成电路的各故障位置是否修复成功。

5.根据权利要求1～4中任一项所述的集成电路修复方法，其特征在于，所述熔断丝包括行熔断丝和列熔断丝。

6.根据权利要求5所述的集成电路修复方法，其特征在于，所述N个位址线包括行位址线和列位址线，所述行位址线用于定位位于行的位置，所述列位址线用于定位位于列的位置；

所述根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝包括：

根据各所述集成电路的位于行的故障位置，确定各所述集成电路中的各所述位于行的故障位置对应的所述行熔断丝，并根据各所述集成电路的位于列的故障位置，确定各所述集成电路中的各所述位于列的故障位置对应的所述列熔断丝；

所述根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号包括：

根据各所述集成电路中的各所述位于行的故障位置对应的行熔断丝，设置所述多个集成电路中的各相同位置处的行熔断丝对应的控制信号，并根据各所述集成电路中的各所述位于列的故障位置对应的列熔断丝，设置所述多个集成电路中的各相同位置处的列熔断丝对应的控制信号；

所述向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号包括：

向所述多个集成电路的所述行位址线和所述列位址线提供熔断信号，并向所述多个集成电路的所述行位址线依次提供各相同位置处的行熔断丝对应的控制信号，同时向所述多个集成电路的所述列位址线依次提供各相同位置处的列熔断丝对应的控制信号。

7.一种集成电路修复装置，其特征在于，包括：

获取模块，用于获取多个集成电路中各所述集成电路的故障位置，各所述集成电路均包括N个位址线，所述N个位址线用于定位所述集成电路中的各个位置；

确定模块，用于根据各所述集成电路的故障位置，确定各所述集成电路中各所述故障位置对应的熔断丝；

设置模块，用于根据各所述集成电路中的各所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号，包括：根据各所述集成电路中的各所述故障位置分别计算各所述集成电路中的各所述故障位置的位址数据；分别从各所述集成电路中的各所述故障位置的位址数据中获取各所述集成电路中的各所述故障位置的位址数据中的各所述位址线的位址数据；根据各所述集成电路中的各所述故障位置的位址数据中的各所述位址线的位址数据并结合各所述集成电路中的所述故障位置对应的熔断丝，设置所述多个集成电路中各相同位置处的熔断丝对应的控制信号；其中，各所述相同位置处的熔断丝对应的控制信号均包括各所述位址线的控制信号；

修复模块，用于向所述多个集成电路的所述N个位址线提供熔断信号，并向所述多个集成电路的所述N个位址线依次提供各相同位置处的熔断丝对应的控制信号，以对各所述集成电路中各故障位置进行修复。

8.根据权利要求7所述的集成电路修复装置，其特征在于，所述装置还包括：

测试模块，用于对修复后的各所述集成电路的各故障位置进行测试，并根据测试结果判断各所述集成电路的各故障位置是否修复成功。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1～6中任意一项所述的集成电路修复方法。

10.一种电子设备，其特征在于，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1～6中任意一项所述的集成电路修复方法。

Images