CN110991124A - 集成电路修补方法及装置、存储介质、电子设备 - Google Patents
集成电路修补方法及装置、存储介质、电子设备 Download PDFInfo
- Publication number
- CN110991124A CN110991124A CN201811149310.4A CN201811149310A CN110991124A CN 110991124 A CN110991124 A CN 110991124A CN 201811149310 A CN201811149310 A CN 201811149310A CN 110991124 A CN110991124 A CN 110991124A
- Authority
- CN
- China
- Prior art keywords
- test data
- integrated circuit
- chip
- repaired
- repairing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及计算机技术领域,尤其涉及一种集成电路修补方法及装置、存储介质、电子设备。所述方法包括:获取待修补集成电路的芯片测试数据;根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据;根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。本公开避免了人为因素的影响,使得封装测试数据的预测准确率大大提高,进而也避免出现修补电路浪费的现象,此外,由于封装测试数据的预测准确率大大提高,因此,可以很好的缩短修补时间并降低修补成本。
Description
技术领域
本公开涉及计算机技术领域,尤其涉及一种集成电路修补方法及装置、存储介质、电子设备。
背景技术
为了提高生产良率,在集成电路的芯片测试数据中存在错误数据时,可以通过集成电路中预先设置的修补电路对该集成电路中与错误数据对应的错误位置进行修补,同理,在集成电路的封装测试数据中存在错误数据时,可以通过电路中剩余的修补电路对集成电路中与错误数据对应的错误位置进行修补。
由于从集成电路的芯片测试到集成电路的封装测试之间仅差了切割和封装过程,因此,可以根据集成电路的芯片测试数据中的错误数据并结合测试人员的测试经验对集成电路的封装测试数据中的错误数据进行预测,并根据集成电路的芯片测试数据中的错误数据和预测的封装测试数据中的错误数据对集成电路进行修补,即在集成电路的芯片制造完成后,可以将与芯片测试数据中的错误数据对应的错误位置和预测的封装测试数据中的错误数据对应的错误位置一起修补掉,在提高了集成电路的芯片制程良率的同时,也提高了集成电路的封装制程良率。
然而,在上述方式中,由于每个测试人员的测试经验存在差异,预测出的封装测试数据中的错误数据也存在差异,即封装测试数据的预测准确率低,进而使得修补准确率降低,从而也会造成修补电路的浪费,同时也不能很好的缩短修补时间和降低修补成本。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种集成电路修补方法及装置、存储介质、电子设备,进而至少在一定程度上克服封装测试数据预测准确率低、修补准确率低、修补电路浪费、无法很好的缩短修补时间和降低修补成本的问题。
根据本公开的一个方面,提供一种集成电路修补方法,包括:
获取待修补集成电路的芯片测试数据;
根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据;
根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。
在本公开的一种示例性实施例中,在所述获取待修补集成电路的芯片测试数据之前还包括:
获取多个样本集成电路的芯片测试数据样本;
获取所述多个样本集成电路的封装测试数据样本;
根据所述多个样本集成电路的芯片测试数据样本和所述多个样本集成电路的封装测试数据样本对所述深度学习网络进行训练以构建所述预测模型。
在本公开的一种示例性实施例中,所述根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据包括:
获取所述待修补集成电路的芯片制程数据;
根据所述芯片测试数据和所述芯片制程数据并结合由所述深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据。
在本公开的一种示例性实施例中,在所述获取所述待修补集成电路的芯片制程数据之前还包括:
获取多个样本集成电路的芯片测试数据样本;
获取所述多个样本集成电路的封装测试数据样本;
获取所述多个样本集成电路的芯片制程数据;
根据所述多个样本集成电路的芯片测试数据样本和所述多个样本集成电路的封装测试数据样本以及所述多个样本集成电路的芯片制程数据对所述深度学习网络进行训练以构建所述预测模型。
在本公开的一种示例性实施例中,所述根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补包括:
根据所述芯片测试数据和所述封装测试数据并结合一修补分析方法生成配解信息;
根据所述配解信息对所述待修补集成电路进行修补。
在本公开的一种示例性实施例中,所述芯片制程数据包括芯片制造工艺数据、芯片制造检验数据、芯片制造设备数据中的至少一种。
在本公开的一种示例性实施例中,所述待修补集成电路包括DRAM。
根据本公开的一个方面,提供一种集成电路修补装置,包括:
获取模块,用于获取待修补集成电路的芯片测试数据;
预测模块,用于根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据;
修补模块,用于根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。
根据本公开的一个方面,提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如上述任意一项所述的集成电路修补方法。
根据本公开的一个方面,提供一种电子设备,包括:
处理器;
存储器,用于存储一个或多个程序,当所述一个或多个程序被所述处理器执行时,使得所述处理器实现如上述任意一项所述的集成电路修补方法。
本公开一种示例实施例提供的集成电路修补方法及装置、存储介质、电子设备。根据待修补集成电路的芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据,并根据芯片测试数据和封装测试数据对待修补集成电路进行修补。一方面,由于根据由深度学习网络构建的预测模型对待修补集成电路的封装测试数据进行预测,而不是根据测试人员的测试经验进行预测,避免了人为因素的影响,使得封装测试数据的预测准确率大大提高,进而也避免出现修补电路浪费的现象;另一方面,由于封装测试数据的预测准确率大大提高,因此,可以很好的缩短修补时间并降低修补成本。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
通过参照附图来详细描述其示例性实施例,本公开的上述和其它特征及优点将变得更加明显。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1为本公开一种集成电路修补方法的流程图;
图2为本公开一示例性实施例中提供的构建预测模型的流程图一;
图3为本公开一示例性实施例中提供的构建预测模型的流程图二;
图4为本公开一示例性实施例中提供的待修补集成电路的芯片测试数据的测试图片示意图;
图5为本公开一示例性实施例中提供的待修补集成电路的封装测试数据的测试图片示意图;
图6为本公开一种集成电路修补装置的框图;
图7为本公开示一示例性实施例中的电子设备的模块示意图;
图8为本公开示一示例性实施例中的程序产品示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例;相反,提供这些实施例使得本公开将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下,不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体,不一定必须与物理上独立的实体相对应。即,可以采用软件形式来实现这些功能实体,或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
本示例性实施例中首先公开了一种集成电路修补方法,参照图1所示,所述集成电路修补方法可以包括以下步骤:
步骤S110、获取待修补集成电路的芯片测试数据;
步骤S120、根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据;
步骤S130、根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。
根据本示例性实施例中的集成电路修补方法,一方面,由于根据由深度学习网络构建的预测模型对待修补集成电路的封装测试数据进行预测,而不是根据测试人员的测试经验进行预测,避免了人为因素的影响,使得封装测试数据的预测准确率大大提高,进而也避免出现修补电路浪费的现象;另一方面,由于封装测试数据的预测准确率大大提高,因此,可以很好的缩短修补时间并降低修补成本。
下面,将参照图1,对本示例性实施例中的集成电路修补方法作进一步说明。
在步骤S110中,获取待修补集成电路的芯片测试数据。
在本示例性实施例中,在完成集成电路的芯片制程后,需对完成芯片制程的集成电路进行测试,以得到该集成电路的芯片测试数据;判断该集成电路的芯片测试数据中是否存在错误数据,若存在错误数据,则将该集成电路确定为待修补集成电路,并将该集成电路的芯片测试数据确定为该待修补集成电路的芯片测试数据。
所述待修补集成电路可以包括DRAM(动态随机存储电路)、SRAM(静态随机存储电路)等,本示例性实施例对此不作特殊限定。所述芯片测试数据可以包括对完成芯片制程的待修补集成电路的各个测试项目进行测试的测试数据,其中,将芯片测试数据中不符合标准的数据确定为错误数据。需要说明的是,待修补集成电路的种类不同,对待修补集成电路进行测试的测试项目也不同。例如,在待修补集成电路为动态随机存储电路时,所述动态随机存储电路的芯片测试数据包括对该动态随机存储电路中的各位置的测试数据,其中,每个位置的测试数据用0或1表示,若位置的测试数据为0时,说明该位置出现故障,需要修补,且为0的测试数据为错误数据,若位置的测试数据为1,则说明该位置正常。
在步骤S120中,根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据。
在本示例性实施例中,所述深度学习网络例如可以为卷积神经网络、循环神经网络等,本示例性实施例对此不作特殊限定。所述深度学习网络可以由多层类神经网络构成,其中,类神经网络的类型包括输入层、隐藏层以及输出层。所述深度学习网络中包括的类神经网络的层数例如可以为16层或者17层或者19层等,本示例性实施例对此不作特殊限定。所述输入层的类神经网络中的神经元的数量可以根据实际情况进行设置,例如,输入层的类神经网络中的神经元的数量可以为芯片测试数据中的测试项目的总数量等,本示例性实施例对此不作特殊限定。隐藏层的类神经网络中的神经元的数量也可以根据实际情况进行设置。输出层的类神经网络中的神经元的数量也可以根据实际情况进行设置,例如,输出层的类神经网络中的神经元的数量可以为封装测试数据中的测试项目的总数量。
待修补集成电路的封装测试数据指对完成封装制程的集成电路的测试数据进行预测得到的数据。在预测待修补集成电路的封装测试数据时,将芯片测试数据输入至预测模型中,预测模型即可输出待修补集成电路的封装测试数据。下面,举例对预测模型预测待修补集成电路的封装测试数据的过程进行说明。若构建预测模型的深度学习网络为卷积神经网络时,在将待修补集成电路的芯片测试数据输入至预测模型中时,预测模型中的第一层类神经网络中的卷积核对芯片测试数据进行卷积以使第一层类神经网络输出特征数据,然后,后面的各层类神经网络依次对其上一层输出的特征数据进行卷积,最终使得最后一层类神经网络输出封装测试数据。
下面,结合图2对根据深度学习网络构建预测模型的过程进行说明,其中,根据深度学习网络构建预测模型的过程可以包括步骤S210以及步骤S230,其中,
步骤S210、获取多个样本集成电路的芯片测试数据样本。
在本示例性实施例中,可以通过获取模块从集成电路的芯片生产阶段的生产产线的数据库中获取多个集成电路的芯片测试数据,并将每个集成电路确定为一个样本集成电路,并将每个样本集成电路对应的集成电路的芯片测试数据确定为该样本集成电路的芯片测试数据样本。需要说明的是,所述芯片测试数据样本的定义与步骤S110中的芯片测试数据的定义相同,此处不再赘述。
步骤S220、获取所述多个样本集成电路的封装测试数据样本。
在本示例性实施例中,可以通过获取模块从集成电路的封装生产阶段的数据库中获取各样本集成电路的封装测试数据,并将每个样本集成电路的封装测试数据确定为每个样本集成电路的封装测试数据样本,以得到多个样本集成电路的封装测试数据样本。需要说明的是,各样本集成电路的封装测试数据样本为对完成封装制程的样本集成电路进行测试得到的数据。
步骤S230、根据所述多个样本集成电路的芯片测试数据样本和所述多个样本集成电路的封装测试数据样本对所述深度学习网络进行训练以构建所述预测模型。
在本示例性实施例中,可以将各样本集成电路的芯片测试数据样本作为输入,并将各样本集成电路的封装测试数据样本作为输出,依次输入至深度学习网络中,以使深度学习网络依次对各样本集成电路的芯片测试数据样本和封装测试数据样本进行学习,以得到深度学习网络中的各连接的权重值,将各连接的权重值带入深度学习网络中即可得到预测模型。
为了提高封装测试数据的预测准确度,所述根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据可以包括:获取所述待修补集成电路的芯片制程数据;根据所述芯片测试数据和所述芯片制程数据并结合由所述深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据。
在本示例性实施例中,可以从集成电路的芯片生产阶段的数据库中获取待修补集成电路的芯片制程数据。所述芯片制程数据可以包括芯片制造工艺数据、芯片制造检验数据、芯片制造设备数据等中的至少一种。其中,所述芯片制造工艺数据可以包括在制造芯片的过程中的每道工序的工艺数据。芯片制造检验数据可以包括每完成一道芯片制造工序后对芯片进行检验的检验数据,具体的,检验数据中的各检验项目可以根据每道工序对芯片的要求进行设置,例如,可以为检查芯片的表面状态,还可以为测量芯片的厚度等等,本示例性实施例对此不作特殊限定。所述芯片制造设备数据可以包括在制造芯片的每道工序中的每台设备的数据。
在获取到待修补集成电路的芯片制程数据后,可以将待修补集成电路的芯片测试数据和芯片制程数据同时输入至预测模型中,预测模型即可根据芯片测试数据和芯片制程数据输出待修补集成电路的封装测试数据。由上可知,根据芯片测试数据和芯片制程数据对封装测试数据进行预测,为封装测试数据的预测提供了更多的数据信息,从而提高了封装测试数据的预测准确度。
下面,结合图3对根据深度学习网络构建上述预测模型的过程进行说明,具体的构建过程可以包括步骤S310~S340,其中:
步骤S310、获取多个样本集成电路的芯片测试数据样本。在本示例性实施例中,由于步骤S310与步骤S210相同,因此此处不再对步骤S310进行赘述。
步骤S320、获取所述多个样本集成电路的封装测试数据样本。在本示例性实施例中,由于步骤S320与步骤S220相同,因此此处不再对步骤S320进行赘述。
步骤S330、获取所述多个样本集成电路的芯片制程数据。在本示例性实施例中,可以通过获取模块从集成电路的芯片生成阶段的数据库中获取各样本集成电路的芯片制程数据。
步骤S340、根据所述多个样本集成电路的芯片测试数据样本和所述多个样本集成电路的封装测试数据样本以及所述多个样本集成电路的芯片制程数据对所述深度学习网络进行训练以构建所述预测模型。
在本示例性实施例中,可以将各样本集成电路的芯片测试数据样本和芯片制程数据作为输入,将各样本集成电路的封装测试数据样本作为输出输入至深度学习网络中,以使深度学习网络依次对各样本集成电路的芯片测试数据样本、芯片制程数据和封装测试数据样本进行学习,以得到深度学习网络中的各连接的权重值,将各连接的权重值代入至深度学习网络中即可得到预测模型。需要说明的是,所述深度学习网络已在上述中进行了说明,因此此处不再赘述。
由上可知,通过芯片测试数据样本、芯片制程数据以及芯片封装测试数据样本对深度学习网络进行训练,增加了训练深度学习网络的数据的多样性,从而提高了预测模型的准确度。
图4中示出了根据待修补集成电路的芯片测试数据绘制的测试图片,从图中可以看出存在错位的位置包括第3列中的第2行、第4行、第6行、第8行、第10行,以及第5列中的第2行、第4行、第6行、第8行、第10行。图5中示出了根据图4中的待修补集成电路的芯片测试数据并结合预测模型预测的待修补集成电路的封装测试数据的测试图片,由图5中可知,预测的存在错误的位置包括第4列中的第2行、第4行、第6行、第8行、第10行。
在步骤S130中,根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。
在本示例性实施例中,可以获取芯片测试数据中的错误数据以及封装测试数据中的错误数据,并根据芯片测试数据中的错误数据确定与各错误数据对应的错误位置,根据封装测试数据中的错误数据确定与各错误数据对应的错误位置,以及根据与芯片测试数据中的错误数据对应的错误位置和与封装测试数据中的错误数据对应的错误位置在待修补集成电路的多个修补电路中确定目标修补电路,并根据目标修补电路对待修补集成电路进行修补。
此外,还可以根据所述芯片测试数据和所述封装测试数据并结合一修补分析方法生成配解信息;根据所述配解信息对所述待修补集成电路进行修补。
在本示例性实施例中,可以通过修补分析方法对芯片测试数据和封装测试数据进行分析,以得到配解信息。所述配解信息中包括芯片测试数据中的各错误数据的配解以及封装测试数据中的各错误数据的配解。根据配解信息对待修集成补电路进行修补的过程可以包括:根据配解信息中的各错误数据的配解对对应的各错误数据对应的错误位置进行修补。需要说明的是,错误数据的配解包括修补错误数据对应的错误位置的修补电路。
综上所述,由于根据由深度学习网络构建的预测模型对待修补集成电路的封装测试数据进行预测,而不是根据测试人员的测试经验进行预测,避免了人为因素的影响,使得封装测试数据的预测准确率大大提高,进而也避免出现修补电路浪费的现象;此外,由于封装测试数据的预测准确率大大提高,因此,可以很好的缩短修补时间并降低修补成本。
需要说明的是,尽管在附图中以特定顺序描述了本公开中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
在本公开的示例性实施例中,还提供了一种集成电路修补装置,如图6所示,所述集成电路修补装置600可以包括:获取模块601、预测模块602、修补模块603,其中:
获取模块601,可以用于获取待修补集成电路的芯片测试数据;
预测模块602,可以用于根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据;
修补模块603,可以用于根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。
上述中各集成电路修补装置模块的具体细节已经在对应的集成电路修补方法中进行了详细的描述,因此此处不再赘述。
应当注意,尽管在上文详细描述中提及了用于执行的设备的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本公开的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
在本公开的示例性实施例中,还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解,本发明的各个方面可以实现为系统、方法或程序产品。因此,本发明的各个方面可以具体实现为以下形式,即:完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等),或硬件和软件方面结合的实施方式,这里可以统称为“电路”、“模块”或“系统”。
下面参照图7来描述根据本发明的这种实施方式的电子设备700。图7显示的电子设备700仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图7所示,电子设备700以通用计算设备的形式表现。电子设备700的组件可以包括但不限于:上述至少一个处理单元710、上述至少一个存储单元720、连接不同系统组件(包括存储单元720和处理单元710)的总线730、显示单元740。
其中,所述存储单元存储有程序代码,所述程序代码可以被所述处理单元710执行,使得所述处理单元710执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如,所述处理单元710可以执行如图1中所示的步骤S110、获取待修补集成电路的芯片测试数据;步骤S120、根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据;步骤S130、根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。
存储单元720可以包括易失性存储单元形式的可读介质,例如随机存取存储单元(RAM)7201和/或高速缓存存储单元7202,还可以进一步包括只读存储单元(ROM)7203。
存储单元720还可以包括具有一组(至少一个)程序模块7205的程序/实用工具7204,这样的程序模块7205包括但不限于:操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线730可以为表示几类总线结构中的一种或多种,包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备700也可以与一个或多个外部设备770(例如键盘、指向设备、蓝牙设备等)通信,还可与一个或者多个使得用户能与该电子设备700交互的设备通信,和/或与使得该电子设备700能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口750进行。并且,电子设备700还可以通过网络适配器760与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器760通过总线730与电子设备700的其它模块通信。应当明白,尽管图中未示出,可以结合电子设备700使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述,本领域的技术人员易于理解,这里描述的示例实施方式可以通过软件实现,也可以通过软件结合必要的硬件的方式来实现。因此,根据本公开实施方式的技术方案可以以软件产品的形式体现出来,该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM,U盘,移动硬盘等)中或网络上,包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中,还提供了一种计算机可读存储介质,其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中,本发明的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当所述程序产品在终端设备上运行时,所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
参考图8所示,描述了根据本发明的实施方式的用于实现上述方法的程序产品800,其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码,并可以在终端设备,例如个人电脑上运行。然而,本发明的程序产品不限于此,在本文件中,可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了可读程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质,该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、有线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中,远程计算设备可以通过任意种类的网络,包括局域网(LAN)或广域网(WAN),连接到用户计算设备,或者,可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外,上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
Claims (10)
1.一种集成电路修补方法,其特征在于,包括:
获取待修补集成电路的芯片测试数据;
根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据;
根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。
2.根据权利要求1所述的集成电路修补方法,其特征在于,在所述获取待修补集成电路的芯片测试数据之前还包括:
获取多个样本集成电路的芯片测试数据样本;
获取所述多个样本集成电路的封装测试数据样本;
根据所述多个样本集成电路的芯片测试数据样本和所述多个样本集成电路的封装测试数据样本对所述深度学习网络进行训练以构建所述预测模型。
3.根据权利要求1所述的集成电路修补方法,其特征在于,所述根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据包括:
获取所述待修补集成电路的芯片制程数据;
根据所述芯片测试数据和所述芯片制程数据并结合由所述深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据。
4.根据权利要求3所述的集成电路修补方法,其特征在于,在所述获取所述待修补集成电路的芯片制程数据之前还包括:
获取多个样本集成电路的芯片测试数据样本;
获取所述多个样本集成电路的封装测试数据样本;
获取所述多个样本集成电路的芯片制程数据;
根据所述多个样本集成电路的芯片测试数据样本和所述多个样本集成电路的封装测试数据样本以及所述多个样本集成电路的芯片制程数据对所述深度学习网络进行训练以构建所述预测模型。
5.根据权利要求1所述的集成电路修补方法,其特征在于,所述根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补包括:
根据所述芯片测试数据和所述封装测试数据并结合一修补分析方法生成配解信息;
根据所述配解信息对所述待修补集成电路进行修补。
6.根据权利要求3~4中任一项所述的集成电路修补方法,其特征在于,所述芯片制程数据包括芯片制造工艺数据、芯片制造检验数据、芯片制造设备数据中的至少一种。
7.根据权利要求1~5中任一项所述的集成电路修补方法,其特征在于,所述待修补集成电路包括DRAM。
8.一种集成电路修补装置,其特征在于,包括:
获取模块,用于获取待修补集成电路的芯片测试数据;
预测模块,用于根据所述芯片测试数据并结合由深度学习网络构建的预测模型预测所述待修补集成电路的封装测试数据;
修补模块,用于根据所述芯片测试数据和所述封装测试数据对所述待修补集成电路进行修补。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述的集成电路修补方法。
10.一种电子设备,其特征在于,包括:
处理器;
存储器,用于存储一个或多个程序,当所述一个或多个程序被所述处理器执行时,使得所述处理器实现如权利要求1至7中任一项所述的集成电路修补方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811149310.4A CN110991124B (zh) | 2018-09-29 | 2018-09-29 | 集成电路修补方法及装置、存储介质、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811149310.4A CN110991124B (zh) | 2018-09-29 | 2018-09-29 | 集成电路修补方法及装置、存储介质、电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110991124A true CN110991124A (zh) | 2020-04-10 |
CN110991124B CN110991124B (zh) | 2022-04-12 |
Family
ID=70059768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811149310.4A Active CN110991124B (zh) | 2018-09-29 | 2018-09-29 | 集成电路修补方法及装置、存储介质、电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110991124B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112462234A (zh) * | 2020-11-27 | 2021-03-09 | 日月光半导体(昆山)有限公司 | 集成电路测试方法、计算机可读介质以及集成电路测试装置 |
WO2022041956A1 (zh) * | 2020-08-28 | 2022-03-03 | 长鑫存储技术有限公司 | 一种晶圆探测数据的处理方法和计算机可读存储介质 |
WO2022110858A1 (zh) * | 2020-11-26 | 2022-06-02 | 长鑫存储技术有限公司 | 备用电路修补位置确定方法及装置、集成电路修补方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5717832A (en) * | 1994-07-28 | 1998-02-10 | International Business Machines Corporation | Neural semiconductor chip and neural networks incorporated therein |
WO2002066550A1 (en) * | 2001-02-20 | 2002-08-29 | The United States Of America, As Represented By The Secretary Of The Navy Naval Research Laboratory | Generation of biomaterial microarrays by laser transfer |
CN1375085A (zh) * | 1999-07-19 | 2002-10-16 | 提维股份有限公司 | 自测试电子组件及测试系统 |
CN1481008A (zh) * | 2002-09-06 | 2004-03-10 | 中芯国际集成电路制造(上海)有限公 | 应用于半导体产品生产的植入式可靠度分析系统 |
US20040150408A1 (en) * | 2003-01-31 | 2004-08-05 | Yieldboost Tech, Inc. | System and method for improving TFT-array manufacturing yields |
CN107786305A (zh) * | 2016-08-29 | 2018-03-09 | 海思光电子有限公司 | 一种前向纠错后的误码补偿方法和编解码处理装置 |
CN108153618A (zh) * | 2017-12-22 | 2018-06-12 | 国网浙江杭州市萧山区供电有限公司 | 硬盘数据恢复方法、装置及硬盘数据恢复设备 |
-
2018
- 2018-09-29 CN CN201811149310.4A patent/CN110991124B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5717832A (en) * | 1994-07-28 | 1998-02-10 | International Business Machines Corporation | Neural semiconductor chip and neural networks incorporated therein |
CN1375085A (zh) * | 1999-07-19 | 2002-10-16 | 提维股份有限公司 | 自测试电子组件及测试系统 |
WO2002066550A1 (en) * | 2001-02-20 | 2002-08-29 | The United States Of America, As Represented By The Secretary Of The Navy Naval Research Laboratory | Generation of biomaterial microarrays by laser transfer |
CN1481008A (zh) * | 2002-09-06 | 2004-03-10 | 中芯国际集成电路制造(上海)有限公 | 应用于半导体产品生产的植入式可靠度分析系统 |
US20040150408A1 (en) * | 2003-01-31 | 2004-08-05 | Yieldboost Tech, Inc. | System and method for improving TFT-array manufacturing yields |
TW200424908A (en) * | 2003-01-31 | 2004-11-16 | Yieldboost Tech Inc | System and method of monitoring, predicting and optimizing production yields in a liquid crystal display (LCD) manufacturing process |
CN107786305A (zh) * | 2016-08-29 | 2018-03-09 | 海思光电子有限公司 | 一种前向纠错后的误码补偿方法和编解码处理装置 |
CN108153618A (zh) * | 2017-12-22 | 2018-06-12 | 国网浙江杭州市萧山区供电有限公司 | 硬盘数据恢复方法、装置及硬盘数据恢复设备 |
Non-Patent Citations (3)
Title |
---|
JUNXIU LIU ET AL: "SPANNER: A Self-Repairing Spiking Neural Network Hardware Architecture", 《IEEE》 * |
SHVAN KARIM ET AL: "FPGA-based Fault-injection and Data Acquisition of Self-repairing Spiking Neural Network Hardware", 《IEEE》 * |
陈炫宏: "面向集成电路封装过程的检测方法研究与系统实现", 《中国优秀硕士学位论文全文数据库(电子期刊)(信息科技辑)》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022041956A1 (zh) * | 2020-08-28 | 2022-03-03 | 长鑫存储技术有限公司 | 一种晶圆探测数据的处理方法和计算机可读存储介质 |
US11837309B2 (en) | 2020-08-28 | 2023-12-05 | Changxin Memory Technologies, Inc. | Processing method of chip probing data and computer-readable storage medium |
WO2022110858A1 (zh) * | 2020-11-26 | 2022-06-02 | 长鑫存储技术有限公司 | 备用电路修补位置确定方法及装置、集成电路修补方法 |
CN112462234A (zh) * | 2020-11-27 | 2021-03-09 | 日月光半导体(昆山)有限公司 | 集成电路测试方法、计算机可读介质以及集成电路测试装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110991124B (zh) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110968985B (zh) | 集成电路修补算法确定方法及装置、存储介质、电子设备 | |
CN109558597B (zh) | 文本翻译方法及装置、设备及存储介质 | |
US8386851B2 (en) | Functional coverage using combinatorial test design | |
CN110991124B (zh) | 集成电路修补方法及装置、存储介质、电子设备 | |
US8683282B2 (en) | Automatic identification of information useful for generation-based functional verification | |
US11327874B1 (en) | System, method, and computer program for orchestrating automatic software testing | |
US10275548B1 (en) | Interactive diagnostic modeling evaluator | |
US11232020B2 (en) | Fault detection using breakpoint value-based fingerprints of failing regression test cases | |
CN113837596B (zh) | 一种故障确定方法、装置、电子设备及存储介质 | |
CN114662427B (zh) | 一种逻辑系统设计的调试方法及设备 | |
US11409623B2 (en) | Integrated circuit (IC) power-up testing method and device, and electronic equipment | |
CN107820608A (zh) | 用于产生、捕获、存储和加载失败的测试脚本的调试信息的方法和装置 | |
US11663113B2 (en) | Real time fault localization using combinatorial test design techniques and test case priority selection | |
US8347260B2 (en) | Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage | |
CN105335379A (zh) | 突变测试中对突变、测试用例、随机种子的组合排序的方法和设备 | |
CN109710523B (zh) | 视觉稿的测试用例生成方法及装置、存储介质、电子设备 | |
US9171123B2 (en) | Diagnosis and debug using truncated simulation | |
CN112988578A (zh) | 一种自动化测试方法和装置 | |
US20140281719A1 (en) | Explaining excluding a test from a test suite | |
US10970197B2 (en) | Breakpoint value-based version control | |
US10546080B1 (en) | Method and system for identifying potential causes of failure in simulation runs using machine learning | |
EP3070611A1 (en) | Statistical model-based test design for effective test case generation | |
Wan et al. | Software/Hardware Co-design for LLM and Its Application for Design Verification | |
JP7190246B2 (ja) | ソフトウェア不具合予測装置 | |
US11182265B2 (en) | Method and apparatus for test generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |