KR20180082875A - 이퓨즈 회로 - Google Patents
이퓨즈 회로 Download PDFInfo
- Publication number
- KR20180082875A KR20180082875A KR1020170004309A KR20170004309A KR20180082875A KR 20180082875 A KR20180082875 A KR 20180082875A KR 1020170004309 A KR1020170004309 A KR 1020170004309A KR 20170004309 A KR20170004309 A KR 20170004309A KR 20180082875 A KR20180082875 A KR 20180082875A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- defect
- address
- signal
- data
- Prior art date
Links
- 230000007547 defect Effects 0.000 claims abstract description 126
- 230000002950 deficient Effects 0.000 claims abstract description 31
- 238000003860 storage Methods 0.000 claims abstract description 26
- 230000004913 activation Effects 0.000 claims abstract description 8
- 238000012360 testing method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 12
- 102100026693 FAS-associated death domain protein Human genes 0.000 description 11
- 101000911074 Homo sapiens FAS-associated death domain protein Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000008439 repair process Effects 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/814—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for optimized yield
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/822—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for read only memories
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 이퓨즈 회로에 관한 것으로, 이퓨즈의 결함을 처리할 수 있도록 하는 기술이다. 이러한 본 발명은 부트업 신호에 대응하여 퓨즈 어드레스와 센싱 인에이블신호를 생성하는 부트업 제어부, 복수의 퓨즈셋을 포함하고 퓨즈 어드레스에 대응하는 워드라인의 활성화시 복수의 퓨즈셋의 퓨징 정보를 포함하는 퓨즈 데이터를 출력하는 이퓨즈 어레이, 퓨즈 데이터에서 결함 데이터를 검출하여 결함신호를 출력하는 결함 제어부 및 결함신호의 활성화시 퓨즈 어드레스 중 결함이 발생 된 결함 어드레스를 저장하는 결함 어드레스 저장부를 포함한다.
Description
본 발명은 이퓨즈 회로에 관한 것으로, 이퓨즈의 결함을 처리할 수 있도록 하는 기술이다.
디램(DRAM: Dynamic Random Access Memory)은 매트릭스 형태로 배열되는 복수개의 메모리 셀(memory cell) 들로 구성된다. 그런데, 많은 메모리 셀 들 중 하나의 메모리 셀에서라도 결함이 발생하면, 반도체 메모리 장치는 제대로 동작을 수행하지 못하므로 불량 처리된다. 더욱이 반도체 메모리 장치의 고집적화 및 고속화에 따라 결함 셀이 발생 될 확률도 높아진다.
그러므로, 디램의 제조비용을 결정하는 전체 칩 수에 대한 양품 칩 수의 비로 나타내는 수율이 낮아지고 있다. 따라서, 반도체 메모리 장치의 고집적화 및 고속화 방안과 더불어 수율을 향상시키기 위해 결함 셀을 효율적으로 리페어(repair) 하기 위한 방안에 대한 연구가 이루어진다.
결함 셀을 리페어하기 위한 하나의 방법으로 결함 셀을 여분의 다른 셀(redundancy cell)로 대체하는 리페어 회로(repair circuit)를 내장하는 기술이 사용되고 있다. 일반적으로 리페어 회로는 여분의 메모리 셀 들로 이루어지는 컬럼(column)과, 로오(row)로 배열되는 리던던시(redundancy) 컬럼/로오를 구비한다. 그리고, 결함이 발생 된 컬럼/로오를 대신하여 리던던시 컬럼/로오를 선택한다.
즉, 결함 셀을 지정하는 로우 및/또는 컬럼 어드레스 신호가 입력되면 노멀(Normal) 메모리 셀 뱅크(Bank)의 결함 컬럼/로오를 대신하여 리던던시 컬럼/로우가 선택된다.
결함 셀을 지정하는 어드레스(address)를 알아내기 위해 일반적으로 절단 가능한 다수개의 퓨즈(fuse)들이 구비되고, 이들이 선택적으로 절단됨으로써 결함 셀의 어드레스가 프로그램(program) 된다.
본 발명은 부트업 동작시 결함이 발생 된 이퓨즈를 검출하여 저장하고 부트업 동작의 완료 이후에 결함이 발생 된 이퓨즈의 결함을 처리할 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 이퓨즈 회로는, 부트업 신호에 대응하여 퓨즈 어드레스와 센싱 인에이블신호를 생성하는 부트업 제어부; 복수의 퓨즈셋을 포함하고, 퓨즈 어드레스에 대응하는 워드라인의 활성화시 복수의 퓨즈셋의 퓨징 정보를 포함하는 퓨즈 데이터를 출력하는 이퓨즈 어레이; 퓨즈 데이터에서 결함 데이터를 검출하여 결함신호를 출력하는 결함 제어부; 및 결함신호의 활성화시 퓨즈 어드레스 중 결함이 발생 된 결함 어드레스를 저장하는 결함 어드레스 저장부를 포함하는 것을 특징으로 한다.
본 발명은 부트업 동작시 결함이 발생 된 이퓨즈를 검출하여 저장하고 부트업 동작의 완료 이후에 결함이 발생 된 이퓨즈의 결함을 처리함으로써 수율 향상에 기여할 수 있고 이퓨즈 테스트 시간을 단축할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 이퓨즈 회로의 구성도.
도 2는 도 1의 결함 제어부에 관한 상세 구성도.
도 3은 도 1의 퓨즈셋에 관한 상세 구성도.
도 4는 본 발명의 실시예에 따른 이퓨즈 회로를 포함하는 전자 시스템의 응용 예를 도시한 블록도.
도 5는 본 발명의 실시예에 따른 이퓨즈 회로를 사용하는 메모리 시스템의 일 예를 나타내는 블록도.
도 2는 도 1의 결함 제어부에 관한 상세 구성도.
도 3은 도 1의 퓨즈셋에 관한 상세 구성도.
도 4는 본 발명의 실시예에 따른 이퓨즈 회로를 포함하는 전자 시스템의 응용 예를 도시한 블록도.
도 5는 본 발명의 실시예에 따른 이퓨즈 회로를 사용하는 메모리 시스템의 일 예를 나타내는 블록도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 이퓨즈 회로의 구성도이다.
본 발명의 실시예에 따른 이퓨즈 회로는, 부트업(Boot-up) 제어부(100), 선택부(200), 디코더(300), 이퓨즈 어레이(Electrical fuse Array)(400), 센싱부(410), 입/출력부(420), 선택신호 생성부(500), 결함 어드레스 저장부(600), 결함 제어부(700) 및 럽처 제어부(800)를 포함한다.
부트업 제어부(100)는 파워 업 이후에 부트업신호(BOOTUP)에 따라 부트 업 동작을 개시한다. 그리고, 부트업 제어부(100)는 내부에 카운터(110)를 구비하여 카운터(110)의 카운팅 동작에 대응하여 퓨즈 라인의 위치를 나타내는 퓨즈 어드레스(FADD)를 선택부(200)와 결함 어드레스 저장부(600)에 출력한다. 여기서, 퓨즈 어드레스(FADD)는 카운터(110)에 의해 어드레스가 순차적으로 증가 될 수 있다. 그리고, 부트업 제어부(100)는 센싱부(410)의 동작을 제어하기 위한 센싱 인에이블신호(S_EN)를 센싱부(410)에 출력한다.
여기서, "부트업 동작"은 파워 업 동작 이후 메모리가 동작하기 이전에 이퓨즈 어레이(400)의 전기 퓨즈에 저장된 패일 어드레스에 대한 퓨즈 데이터를 스캔하기 위한 동작을 말한다. 즉, "부트업 동작"시 메모리의 동작 전에 이퓨즈 어레이(400) 내에 있는 퓨즈셋(401, 402)의 정보를 메모리(미도시)의 리던던시부(미도시)에 전달한다.
선택부(200)는 부트업신호(BOOTUP)에 대응하여 퓨즈 어드레스(FADD)를 선택하거나 결함 어드레스(DFADD)를 선택한다. 즉, 선택부(200)는 부트 업 동작 구간에서 부트업신호(BOOTUP)가 활성화된 경우 퓨즈 어드레스(FADD)를 선택하여 어드레스(ADD)로 출력한다. 반면에, 선택부(200)는 부트 업 동작 구간 이후에 부트업신호(BOOTUP)가 비활성화된 경우 결함 어드레스(DFADD)를 선택하여 어드레스(ADD)로 출력한다. 디코더(300)는 어드레스(ADD)를 디코딩하여 퓨즈셋(401, 402)을 선택하기 위한 워드라인(WL)을 선택적으로 활성화시킨다.
이퓨즈 어레이(400)는 이퓨즈 배선들을 포함하는 복수의 퓨즈셋(401, 402)을 포함한다. 이퓨즈 어레이(400)는 복수의 퓨즈셋(401, 402) 각각에 모든 패일 어드레스의 각 비트에 대한 정보를 저장한다. 여기서, 각각의 퓨즈셋(401, 402)은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍하는 전기 퓨즈(E-fuse)로 이루어질 수 있다.
그리고, 이퓨즈 어레이(400)는 퓨즈 선택정보인 워드라인(WL)의 활성화 여부에 대응하여 해당하는 어드레스의 퓨즈 라인이 활성화되면 선택된 퓨즈셋(401, 402)의 퓨즈 데이터가 센싱부(410)에 출력된다.
이퓨즈 어레이(400)는 메모리의 테스트가 끝나면 퓨즈 정보를 메모리에 인가한다. 그리고, 이퓨즈 어레이(400)는 럽처신호(RUP)에 대응하여 각 비트에 해당하는 퓨즈셋(401, 402)의 전기 퓨즈(Electrical Fuse)를 럽처(Rupture) 하여 패일 정보를 영구히 저장한다.
그리고, 센싱부(410)는 리드 동작시 이퓨즈 어레이(400)의 각 퓨즈셋(401, 402)에 저장된 비트 정보들을 센싱한다. 센싱부(410)는 부트업 제어부(100)로부터 인가되는 센싱 인에이블신호(S_EN)에 대응하여 센싱 동작이 수행되고 센싱된 데이터를 입/출력부에(420)에 출력한다. 즉, 센싱부(410)는 센싱 인에이블신호(S_EN)에 대응하여 복수의 퓨즈셋(401, 402)에 저장된 데이터가 순차적으로 센싱 될 수 있다.
즉, 부트업 제어부(100)에서 인가되는 첫 번째 퓨즈 어드레스(FADD)에 대응하여 첫 번째 퓨즈셋(401)이 선택되고 센싱 인에이블신호(S_EN)에 대응하여 첫 번째 퓨즈셋(401)의 데이터가 센싱된다. 이후에, 부트업 제어부(100)에서 인가되는 두 번째 퓨즈 어드레스(FADD)에 대응하여 두 번째 퓨즈셋(402)이 선택되고 센싱 인에이블신호(S_EN)에 대응하여 두 번째 퓨즈셋(402)의 데이터가 센싱된다.
입/출력부(420)는 센싱부(410)로부터 인가되는 데이터를 구동하여 퓨즈 데이터(EFUSE_D)를 결함 제어부(700)에 출력한다. 또한, 도시하지는 않았지만, 입/출력부(420)는 외부로부터 입력되는 라이트 데이터를 구동하여 센싱부(410)에 전달할 수도 있다.
그리고, 선택신호 생성부(500)는 테스트신호(TEST)에 대응하여 복수의 결함 어드레스 저장부(600) 중 어느 하나를 선택하기 위한 선택신호(REG_SEL)를 생성한다. 예를 들어, 선택신호 생성부(500)는 부트 업 동작 구간에서 테스트신호(TEST)가 비활성화 상태인 경우 선택신호(REG_SEL)를 비활성화시킨다. 반면에, 선택신호 생성부(500)는 부트 업 동작 구간 이후에 테스트신호(TEST)가 활성화되면 결함 어드레스 저장부(600)의 결함 정보를 로드하기 위하여 선택신호(REG_SEL)를 활성화시킨다.
또한, 결함 어드레스 저장부(600)는 부트 업 동작시 퓨즈 어드레스(FADD)를 입력받는다. 그리고, 결함 어드레스 저장부(600)는 결함신호(DEFECT)의 활성화시 퓨즈 어드레스(FADD) 중 결함이 발생 된 결함 어드레스(DFADD)에 대한 위치 정보를 저장한다.
결함 어드레스 저장부(600)는 부트 업 동작시 결함신호(DEFECT)에 대응하여 해당하는 퓨즈 어드레스(FADD)에 대한 결함 어드레스(DFADD)를 저장한다. 그리고, 부트업 동작의 완료 이후에 선택신호(REG_SEL)의 활성화시 선택된 결함 어드레스 저장부(600)에 저장된 결함 어드레스(DFADD)가 선택부(200)에 출력된다.
그리고, 결함 어드레스 저장부(600)는 복수로 이루어질 수 있다. 결함 어드레스 저장부(600)가 복수로 구비되는 경우 하나의 블록에 한 개의 결함 어드레스(DFADD)를 저장할 수 있다. 본 발명의 실시예에서는 복수의 결함 어드레스 저장부(600)가 복수로 구비되어 한 개의 블록에 하나의 결함 정보가 저장되는 것을 일 예로 설명하였으나 본 발명의 실시예는 이에 한정되는 것이 아니라 하나의 결함 어드레스 저장부(600)로 이루어질 수도 있다.
본 발명의 실시예에서 복수의 결함 어드레스 저장부(600)는 선택신호(REG_SEL)에 대응하여 순차적으로 활성화될 수 있다. 그리고, 이퓨즈 어레이(400)는 부트업 동작 구간 이후에 결함 어드레스(DFADD)에 대응하여 워드라인(WL)이 활성화되면 결함 어드레스(DFADD)에 대응하는 퓨즈셋(401, 402)이 사용되는 것을 마스킹한다.
예를 들어, 부트 업 동작의 완료 후 첫 번째 결함 어드레스 저장부(600)가 활성화되어 결함 어드레스(DFADD)가 선택부(200)에 출력된다. 선택부(200)는 첫 번째 결함 어드레스(DFADD)를 선택하여 어드레스(ADD)를 출력한다. 이후에, 디코더(300)는 어드레스(ADD)에 따라 해당하는 워드라인(WL)을 활성화시킨다. 그리고, 럽처신호(RUP)의 활성화시 결함이 있는 첫 번째 퓨즈셋(401)이 사용되는 것을 마스킹한다.
다음으로, 두 번째 결함 어드레스 저장부(600)가 활성화되어 결함 어드레스(DFADD)가 선택부(200)에 출력된다. 선택부(200)는 두 번째 결함 어드레스(DFADD)를 선택하여 어드레스(ADD)를 출력한다. 이어서, 디코더(300)는 어드레스(ADD)에 따라 해당하는 워드라인(WL)을 활성화시킨다. 그리고, 럽처신호(RUP)의 활성화시 결함이 있는 두 번째 퓨즈셋(402)이 사용되는 것을 마스킹한다.
그리고, 결함 제어부(700)는 센싱부(410)와 입/출력부(420)를 통해 이퓨즈 어레이(400)로부터 인가되는 퓨즈 데이터(EFUSE_D)에서 결함 데이터를 검출하여 결함신호(DEFECT)를 생성한다.
초기 부트업 동작시에 이퓨즈 어레이(400)의 각 퓨즈셋(401, 402)은 퓨징되지 않는 상태이다. 그런데, 퓨즈셋(401, 402)의 이퓨즈에 결함이 있는 경우 퓨즈 데이터(EFUSE_D) 중 결함 데이터가 발생한다. 퓨즈 데이터(EFUSE_D)는 퓨징되지 않은 비트 정보로 출력되어야 하는데 퓨즈 데이터(EFUSE_D)가 퓨징 정보를 포함하는 경우 이퓨즈에 결함이 있는 것이므로 결함 데이터가 발생하게 된다.
결함 제어부(700)는 부트 업 동작시 결함 데이터가 발생하는 경우 결함신호(DEFECT)를 생성하여 결함 어드레스 저장부(600)에 출력한다. 본 발명의 실시예에서 결함 제어부(700)는 퓨즈셋(401, 402)으로부터 인가되는 퓨즈 데이터(EFUSE_D)의 비트 정보를 비교하여 결함 데이터를 판단한다. 즉, 결함 제어부(700)는 퓨즈 데이터(EFUSE_D) 중 다른 어느 하나의 비트 정보가 인가되는 경우 결함 데이터가 발생한 것으로 판단하여 결함신호(DEFECT)를 활성화시킨다.
럽처 제어부(800)는 럽처 인에이블신호(RUP_EN)에 대응하여 럽처신호(RUP)를 이퓨즈 어레이(400)에 출력한다. 이퓨즈 어레이(400)는 럽처신호(RUP의 활성화시 럽처(Rupture) 동작에 따라 결함이 발생된 퓨즈셋(401, 402)이 사용되지 않도록 마스킹한다.
이와 같이, 본 발명의 실시예는 모든 결함 어드레스 저장부(600)의 정보를 순차적으로 로드하여 결함 어드레스(DFADD)에 해당하는 퓨즈셋(401, 402)이 사용되는 것을 마스킹한다.
이상에서와 같이 본 발명의 실시예는 부트 업 동작 구간 동안 부트업 제어부(100)가 퓨즈 어드레스(FADD)를 생성하면 선택부(200)가 퓨즈 어드레스(FADD)를 선택하여 어드레스(ADD)로 출력한다. 그러면, 디코더(300)는 어드레스(ADD)를 디코딩하여 워드라인(WL)을 선택적으로 활성화시킨다. 그리고, 센싱 인에이블신호(S_EN)에 대응하여 이퓨즈 어레이(400)의 데이터가 리드되어 퓨즈 데이터(EFUSE_D)가 결함 제어부(700)에 출력한다. 결함 제어부(700)는 퓨즈 데이터(EFUSE_D) 중 결함 데이터가 발생하면 결함신호(DEFECT)를 활성화시켜 결함 어드레스 저장부(600)에 저장한다.
이후에, 부트 업 동작 구간이 종료되고 테스트신호(TEST)가 활성화되면 선택신호(REG_SEL)에 따라 선택된 결함 어드레스 저장부(600)의 결함 데이터(DFADD)가 선택부(200)에 출력된다. 선택부(200)는 결함 어드레스(DFADD)를 선택하여 어드레스(ADD)로 출력한다. 그러면, 디코더(300)는 어드레스(ADD)를 디코딩하여 워드라인(WL)을 선택적으로 활성화시킨다. 그리고, 럽처 제어부(800)로부터 럽처신호(RUP)가 인가되면 워드라인(WL)에 의해 선택된 퓨즈셋(401, 402)이 마스킹 된다.
도 2는 도 1의 결함 제어부(700)에 관한 상세 구성도이다.
결함 제어부(700)는 결함 처리부(710)와 결함신호 생성부(720)를 포함한다.
여기서, 결함 처리부(710)는 퓨즈 데이터(EFUSE_D)를 처리하여 마스킹 제어신호(MASK_C)를 출력한다. 결함 처리부(710)는 퓨즈 데이터(EFUSE_D) 중 결함 데이터의 발생시 마스킹 제어신호(MASK_C)를 활성화시킬 수 있다. 그리고, 결함신호 생성부(720)는 테스트신호(TEST)의 활성화시 마스킹 제어신호(MASK_C)에 대응하여 펄스 형태를 갖는 결함신호(DEFECT)를 출력한다.
예를 들어, 결함 처리부(710)는 퓨즈 데이터(EFUSE_D)의 비트 정보를 비교하여 결함 데이터를 판별할 수 있다. 결함 처리부(710)는 퓨즈 데이터(EFUSE_D)의 비트 정보가 모두 로직 "1"인 경우 결함 데이터가 발생하지 않는다고 판단한다. 반면에, 결함 처리부(710)는 퓨즈 데이터(EFUSE_D)의 비트 정보가 로직 "0"으로 인가되는 경우 결함 데이터가 발생하였다고 판단하여 결함신호(DEFECT)를 활성화시킨다.
메모리 장치는 이퓨즈를 사용하여 결함 셀에 대한 리페어를 진행한다. 메모리 장치가 이퓨즈를 사용하는 경우 리던던시 영역에 접근하여 리페어 동작을 수행하게 되고, 이퓨즈를 사용하지 않는 경우 노말 영역에 접근하여 노말 동작을 수행하게 된다.
그런데, 이퓨즈 자체에 결함이 있는 경우 정상적인 리페어 동작이 수행되지 않는다. 즉, 퓨즈셋(401, 402)의 이퓨즈에 초기 결함이 있는 경우 해당하는 이퓨즈를 사용하지 않았음에도 불구하고 원치 않는 리던던시로 대체되거나 리페어 어드레스가 변경되는 등의 비정상적인 동작이 발생한다.
따라서, 이퓨즈의 상태를 리드하여 결함이 발생된 이퓨즈가 있는 경우 해당하는 이퓨즈를 사용하지 않도록 선 처리해야 한다. 이를 위해, 모든 이퓨즈의 상태를 하나씩 리드하는 테스트 시간이 추가적으로 필요하다. 이퓨즈의 결함 여부는 해당 이퓨즈의 상태를 리드하여 판단할 수 있다. 이퓨즈를 사용하지 않았음에도 불구하고 사용된 것으로 리드되는 경우 해당 이퓨즈는 결함이 있다고 판단할 수 있다.
그런데, 메모리 장치를 테스트하는 장비에 별도의 메모리가 없는 경우 결함이 있는 이퓨즈의 위치 정보를 저장하거나 이퓨즈의 결함을 처리할 수 없다. 설사 테스트 장비에 메모리가 있다 하더라도 이퓨즈의 상태를 리드하는 테스트 시간이 오래 걸린다.
이에 따라, 본 발명의 실시예는 메모리 장치의 초기 부트업 동작시 이퓨즈 어레이(400)의 결함 여부를 리드하여 결함이 발생된 퓨즈셋(401, 402)의 위치 정보를 결함 어드레스 저장부(600)에 저장한다. 그리고, 본 발명의 실시예는 부트업 동작 이후에 결함 어드레스 저장부(600)에 저장된 결함 어드레스 정보를 바탕으로 결함이 있는 퓨즈셋(401, 402)에 순차적으로 접근하여 결함이 발생 된 이퓨즈가 사용되지 않도록 마스킹 처리한다.
도 3은 도 1의 퓨즈셋(401)에 대한 상세 구성도이다. 본 발명의 실시예에서 퓨즈셋(401)과 퓨즈셋(402)의 상세 구성은 동일하므로 첫 번째 퓨즈셋(401)의 상세 구성을 일 예로 설명하기로 한다.
퓨즈셋(401)은 하나의 인에이블 퓨즈(ENF)와 복수의 어드레스 퓨즈(ADDF1~ADDF3)를 포함한다. 여기서, 인에이블 퓨즈(ENF)는 퓨즈셋(401)을 인에이블시키기 위한 퓨즈이다. 그리고, 복수의 어드레스 퓨즈(ADDF1~ADDF3)는 어드레스 정보를 저장하기 위한 퓨즈이다.
본 발명의 실시예에서 결함 어드레스(DFADD)에 대응하여 첫 번째 퓨즈셋(401)에서 결함이 발생한 것을 가정한다. 예를 들면, 첫 번째 퓨즈셋(401)에서 결함이 발생된 퓨즈가 복수의 어드레스 퓨즈(ADDF1~ADDF3) 중 어느 하나인 것을 가정한다.
그러면, 워드라인(WL)에 의해 첫 번째 퓨즈셋(401)의 인에이블 퓨즈(ENF)가 인에이블된다. 그리고, 첫 번째 퓨즈셋(401)에서 결함 데이터가 발생한 것이므로 퓨즈셋(401)이 사용되는 것을 마스킹해야 한다. 이에 따라, 럽처 신호(RUP)가 활성화되면 복수의 어드레스 퓨즈(ADDF1~ADDF3) 중 기 설정된 특정 어드레스 퓨즈(예를 들면, 두 번째 어드레스 퓨즈 ADDF2)를 커팅하여 퓨즈셋(401)이 사용되지 않도록 마스킹한다.
본 발명의 실시예에서는 결함 발생시 복수의 어드레스 퓨즈(ADDF1~ADDF3) 중 기 설정된 특정 어드레스 퓨즈를 커팅하는 것을 일 예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니라, 별도의 마스킹용 퓨즈셋을 구비하여 마스킹용 퓨즈셋을 커팅하여 마스킹하도록 제어할 수도 있다.
도 4는 본 발명의 실시예에 따른 이퓨즈 회로를 포함하는 전자 시스템의 응용 예를 도시한 블록도이다.
도 4을 참조하면, 전자 시스템(1000)은 입력 장치(1010), 출력 장치(1020), 프로세서 장치(1030) 및 반도체 장치(1040)를 포함한다. 여기서, 프로세서 장치(1030)는 각각 해당하는 인터페이스를 통해서 입력 장치(1010), 출력 장치(1020) 및 반도체 장치(1040)를 제어할 수 있다.
프로세서 장치(1030)는 적어도 하나의 마이크로 프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 집적 회로들 중에서 적어도 어느 하나를 포함할 수 있다.
입력 장치(1010)는 키보드, 마우스, 키패드, 터치 스크린, 스캐너 등으로부터 선택되는 적어도 하나를 포함할 수 있다. 그리고, 출력 장치(1020)는 모니터, 스피커, 프린터, 표시장치(display device) 등으로부터 선택되는 적어도 하나를 포함할 수 있다. 또한, 반도체 장치(1040)는 앞에서 설명된 실시예에 따른 이퓨즈 회로(1050)를 포함할 수 있다.
도 5는 본 발명의 실시예에 따른 반도체 장치를 사용하는 메모리 시스템의 일 예를 나타내는 블록도이다.
도 5를 참조하면, 메모리 시스템(1100)은 반도체 장치(1140), 인터페이스부(1120) 및 컨트롤러(1130)를 포함할 수 있다.
인터페이스부(1120)는 메모리 시스템(1100)과 호스트(1200)와의 인터페이싱을 제공할 수 있다. 인터페이스부(1120)는 호스트(1200)와의 인터페이싱을 위해 호스트(1200)에 대응하는 데이터 교환 프로토콜을 구비할 수 있다.
인터페이스부(1120)는 USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 그리고 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트(1200)와 통신하도록 구성될 수 있다.
컨트롤러(1130)는 인터페이스부(1120)를 통해서 외부로부터 제공되는 데이터 및 어드레스를 제공받을 수 있다. 컨트롤러(1130)는 호스트(1200)로부터 제공되는 데이터, 어드레스를 참조하여 반도체 장치(1140)를 액세스할 수 있다. 컨트롤러(1130)는 반도체 장치(1140)로부터 읽혀진 데이터(Data)를 인터페이스부(1120)를 경유하여 호스트(1200)로 전달할 수 있다.
반도체 장치(1140)는 본 발명의 실시예에 따른 도 1 및 도 3에 도시된 이퓨즈 회로(1150)를 포함할 수 있다. 반도체 장치(1140)는 메모리 시스템(1100)의 저장 매체로서 제공될 수 있다.
도 5에 도시된 메모리 시스템(1100)은 개인 휴대용 정보 단말기(PDA: Personal Digital Assistant), 휴대용 컴퓨터, 웹 태블렛(web tablet), 디지털 카메라, PMP(Portable Media Player), 모바일 폰, 무선폰, 랩탑 컴퓨터와 같은 정보 처리 장치에 장착될 수 있다. 메모리 시스템(1100)은 MMC 카드, SD 카드(Secure Digital Card), 마이크로 SD 카드, 메모리 스틱(Memory Stick), ID 카드, PCMCIA(Personal Computer Memory Card International Association) 카드, 칩 카드(Chip Card), USB 카드, 스마트 카드(Smart Card), CF 카드(Compact Flash Card) 등으로 구성될 수 있다
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (15)
- 부트업 신호에 대응하여 퓨즈 어드레스와 센싱 인에이블신호를 생성하는 부트업 제어부;
복수의 퓨즈셋을 포함하고 상기 퓨즈 어드레스에 대응하는 워드라인의 활성화시 상기 복수의 퓨즈셋의 퓨징 정보를 포함하는 퓨즈 데이터를 출력하는 이퓨즈 어레이;
상기 퓨즈 데이터에서 결함 데이터를 검출하여 결함신호를 출력하는 결함 제어부; 및
상기 결함신호의 활성화시 상기 퓨즈 어드레스 중 결함이 발생 된 결함 어드레스를 저장하는 결함 어드레스 저장부를 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 1항에 있어서, 상기 부트업 제어부는
상기 부트업 신호를 카운팅하여 상기 퓨즈 어드레스를 순차적으로 생성하는 카운터를 더 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 1항에 있어서,
상기 센싱 인에이블신호에 대응하여 상기 이퓨즈 어레이의 데이터를 센싱하는 센싱부를 더 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 3항에 있어서, 상기 센싱부는
상기 센싱 인에이블신호에 대응하여 상기 복수의 퓨즈셋의 데이터를 순차적으로 센싱하는 것을 특징으로 하는 이퓨즈 회로. - 제 3항에 있어서,
상기 센싱부의 출력 데이터를 구동하여 상기 퓨즈 데이터를 출력하는 입/출력부를 더 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 1항에 있어서,
상기 부트업 신호가 활성화되는 구간에서 상기 퓨즈 데이터를 선택하여 어드레스로 출력하고, 상기 부트업 신호가 비활성화되는 구간에서 상기 결함 어드레스를 선택하여 상기 어드레스로 출력하는 선택부를 더 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 6항에 있어서,
상기 어드레스를 디코딩하여 상기 워드라인을 선택적으로 활성화시키는 디코더를 더 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 1항에 있어서, 상기 결함 제어부는
상기 퓨즈 데이터에서 상기 결함 데이터의 검출시 마스킹 제어신호를 활성화시키는 결함 처리부; 및
테스트 신호의 활성화시 상기 마스킹 제어신호에 대응하여 상기 결함신호를 생성하는 결함신호 생성부를 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 8항에 있어서, 상기 결함 처리부는
상기 퓨즈 데이터의 비트 정보를 비교하여 상기 결함 데이터를 판별하는 것을 특징으로 하는 이퓨즈 회로. - 제 1항에 있어서,
상기 결함 어드레스에 대응하는 워드라인의 활성화시 선택된 퓨즈셋의 럽처 동작을 제어하는 럽처 제어부를 더 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 10항에 있어서, 상기 럽처 제어부는
상기 부트업 신호가 비활성화되는 구간에서 활성화되는 것을 특징으로 하는 이퓨즈 회로. - 제 1항에 있어서,
상기 결함 어드레스 저장부는 복수로 구비되며,
테스트신호에 대응하여 상기 복수의 결함 어드레스 저장부 중 어느 하나를 선택하기 위한 선택신호를 생성하는 선택신호 생성부를 더 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 12항에 있어서,
상기 테스트신호는 상기 부트업 신호의 비활성화 구간에서 활성화되는 것을 특징으로 하는 이퓨즈 회로. - 제 1항에 있어서, 상기 복수의 퓨즈셋 각각은
상기 복수의 퓨즈셋 중 어느 하나를 인에이블시키기 위한 인에이블 퓨즈; 및
어드레스 정보를 저장하는 복수의 어드레스 퓨즈를 포함하는 것을 특징으로 하는 이퓨즈 회로. - 제 14항에 있어서, 상기 복수의 퓨즈셋 각각은
상기 럽처 동작시 상기 복수의 어드레스 퓨즈 중 기 설정된 특정 어드레스 퓨즈가 커팅되는 것을 특징으로 하는 이퓨즈 회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170004309A KR20180082875A (ko) | 2017-01-11 | 2017-01-11 | 이퓨즈 회로 |
| US15/623,694 US10366773B2 (en) | 2017-01-11 | 2017-06-15 | E-fuse circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170004309A KR20180082875A (ko) | 2017-01-11 | 2017-01-11 | 이퓨즈 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180082875A true KR20180082875A (ko) | 2018-07-19 |
Family
ID=62782439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170004309A KR20180082875A (ko) | 2017-01-11 | 2017-01-11 | 이퓨즈 회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10366773B2 (ko) |
| KR (1) | KR20180082875A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200101830A (ko) * | 2019-02-19 | 2020-08-28 | 윈본드 일렉트로닉스 코포레이션 | 전자 퓨즈 회로 및 그 동작 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180124568A (ko) * | 2017-05-12 | 2018-11-21 | 에스케이하이닉스 주식회사 | 리페어 회로 및 이를 포함하는 메모리 장치 |
| KR20210080944A (ko) * | 2019-12-23 | 2021-07-01 | 에스케이하이닉스 주식회사 | 비휘발성 저장 회로를 포함하는 반도체 메모리 장치 및 그의 동작 방법 |
| US11295826B1 (en) * | 2021-03-30 | 2022-04-05 | Nxp B.V. | OTP control logic with randomization for sensing and writing fuse values |
| US11302411B1 (en) * | 2021-03-31 | 2022-04-12 | Microsoft Technology Licensing, Llc | Fuse based replay protection with dynamic fuse usage and countermeasures for fuse voltage cut attacks |
| US11615187B2 (en) | 2021-03-31 | 2023-03-28 | Microsoft Technology Licensing, Llc | Fuse based replay protection with conservative fuse usage |
| US11860999B2 (en) | 2021-03-31 | 2024-01-02 | Microsoft Technology Licensing, Llc | Fuse based replay protection with aggressive fuse usage and countermeasures for fuse voltage cut attacks |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722771B1 (ko) * | 2005-12-03 | 2007-05-30 | 삼성전자주식회사 | 반도체 메모리 장치의 리페어 회로 및 방법 |
| KR20090022292A (ko) | 2007-08-30 | 2009-03-04 | 삼성전자주식회사 | 안티퓨즈를 구비하는 반도체 메모리 장치 |
| JP2010244615A (ja) * | 2009-03-19 | 2010-10-28 | Elpida Memory Inc | 半導体装置及び半導体装置の書き込み制御方法 |
| JP2010244596A (ja) * | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 集積回路 |
| KR102017724B1 (ko) * | 2012-05-31 | 2019-09-03 | 삼성전자주식회사 | 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치 |
| US20150128000A1 (en) * | 2013-11-05 | 2015-05-07 | Samsung Electronics Co., Ltd. | Method of operating memory system |
| KR20160074211A (ko) * | 2014-12-18 | 2016-06-28 | 에스케이하이닉스 주식회사 | 포스트 패키지 리페어 장치 |
| KR20160091688A (ko) | 2015-01-26 | 2016-08-03 | 에스케이하이닉스 주식회사 | 포스트 패키지 리페어 장치 |
| KR20160148347A (ko) * | 2015-06-16 | 2016-12-26 | 에스케이하이닉스 주식회사 | 셀프 리페어 장치 및 방법 |
-
2017
- 2017-01-11 KR KR1020170004309A patent/KR20180082875A/ko not_active Application Discontinuation
- 2017-06-15 US US15/623,694 patent/US10366773B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200101830A (ko) * | 2019-02-19 | 2020-08-28 | 윈본드 일렉트로닉스 코포레이션 | 전자 퓨즈 회로 및 그 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10366773B2 (en) | 2019-07-30 |
| US20180197621A1 (en) | 2018-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20180082875A (ko) | 이퓨즈 회로 | |
| JP5535547B2 (ja) | セキュアメモリインターフェース | |
| US7937631B2 (en) | Method for self-test and self-repair in a multi-chip package environment | |
| US9870293B2 (en) | Memory device performing post package repair (PPR) operation | |
| US10672498B2 (en) | Repair device and semiconductor device including the same | |
| US10403383B2 (en) | Repair device and semiconductor device including the repair device | |
| US20200349000A1 (en) | Memory device for detecting a defective memory chip | |
| CN107919160B (zh) | 测试单元阵列的方法及执行其的半导体器件 | |
| US20060253764A1 (en) | Computer system and method for redundancy repair of memories installed in computer system | |
| US8867288B2 (en) | Memory device and test method thereof | |
| US11848068B2 (en) | Memory chip having on-die mirroring function and method for testing the same | |
| US10013305B2 (en) | Semiconductor devices and methods relating to the repairing of the same | |
| US10094869B2 (en) | Repairable semiconductor memory device and test methods for the same | |
| KR102597291B1 (ko) | 리페어 제어 장치 및 이를 포함하는 반도체 장치 | |
| KR100489999B1 (ko) | 반도체 장치, 시스템, 및 메모리 액세스 제어 방법 | |
| KR20110074644A (ko) | 불휘발성 반도체 메모리 장치 | |
| US20180090221A1 (en) | Boot-up control circuit and semiconductor apparatus including the same | |
| KR20180027655A (ko) | 테스트방법 및 이를 이용한 반도체시스템 | |
| JP4985781B2 (ja) | 半導体記憶装置およびその制御方法 | |
| US11531606B2 (en) | Memory apparatus capable of autonomously detecting and repairing fail word line and memory system including the same | |
| EP4312219A2 (en) | Memory system, operating method of the same, and controller of memory device | |
| JPH10172297A (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| US8929166B2 (en) | Fault masking method for non-volatile memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |