KR20170088600A - 스마트 셀프 리페어 장치 - Google Patents

스마트 셀프 리페어 장치 Download PDF

Info

Publication number
KR20170088600A
KR20170088600A KR1020160008681A KR20160008681A KR20170088600A KR 20170088600 A KR20170088600 A KR 20170088600A KR 1020160008681 A KR1020160008681 A KR 1020160008681A KR 20160008681 A KR20160008681 A KR 20160008681A KR 20170088600 A KR20170088600 A KR 20170088600A
Authority
KR
South Korea
Prior art keywords
signal
column
mat
row
address
Prior art date
Application number
KR1020160008681A
Other languages
English (en)
Inventor
심영보
이주현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160008681A priority Critical patent/KR20170088600A/ko
Priority to US15/161,606 priority patent/US9653181B1/en
Publication of KR20170088600A publication Critical patent/KR20170088600A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/804—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout to prevent clustered faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/74—Time at which the repair is done
    • G11C2229/743—After packaging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 스마트 셀프 리페어 장치 및 방법에 관한 것으로, 패키지 리페어 동작시 리페어 효율을 향상시킬 수 있도록 하는 기술이다. 이러한 본 발명은 패일 어드레스에 대한 각 비트 정보를 퓨즈에 저장하는 퓨즈 어레이, 패일이 발생된 타겟 매트와 타겟 매트와 센스앰프를 공유하는 인접한 상부 매트 및 하부 매트를 리페어하도록 제어하며, 패일 모드에 대응하여 패일 어드레스 정보와, 로오 퓨즈셋 정보 또는 컬럼 퓨즈셋 정보를 출력하는 셀프 리페어 제어부, 패일 어드레스 정보와, 로오 퓨즈셋 정보 또는 상기 컬럼 퓨즈셋 정보에 대응하여 리페어 정보를 퓨즈 어레이에 출력하는 데이터 제어부 및 퓨즈 어레이의 럽처 동작을 제어하는 럽처 제어부를 포함한다.

Description

스마트 셀프 리페어 장치{Smart self repair device}
본 발명은 스마트 셀프 리페어 장치에 관한 것으로, 패키지 리페어 동작시 리페어 효율을 향상시킬 수 있도록 하는 기술이다.
디램(DRAM: Dynamic Random Access Memory)은 매트릭스 형태로 배열되는 복수개의 메모리 셀(memory cell) 들로 구성된다. 그런데, 많은 메모리 셀 들 중 하나의 메모리 셀에서라도 결함이 발생하면, 반도체 메모리 장치는 제대로 동작을 수행하지 못하므로 불량 처리된다. 더욱이 반도체 메모리 장치의 고집적화 및 고속화에 따라 결함 셀이 발생 될 확률도 높아진다.
그러므로, 디램의 제조비용을 결정하는 전체 칩 수에 대한 양품 칩 수의 비로 나타내는 수율이 낮아지고 있다. 따라서, 반도체 메모리 장치의 고집적화 및 고속화 방안과 더불어 수율을 향상시키기 위해 결함 셀을 효율적으로 리페어(repair) 하기 위한 방안에 대한 연구가 이루어진다.
결함 셀을 리페어하기 위한 하나의 방법으로 결함 셀을 여분의 다른 셀(redundancy cell)로 대체하는 리페어 회로(repair circuit)를 내장하는 기술이 사용되고 있다. 일반적으로 리페어 회로는 여분의 메모리 셀 들로 이루어지는 컬럼(column)과, 로오(row)로 배열되는 리던던시(redundancy) 컬럼/로오를 구비한다. 그리고, 결함이 발생 된 컬럼/로오를 대신하여 리던던시 컬럼/로오를 선택한다.
즉, 결함 셀을 지정하는 로우 및/또는 컬럼 어드레스 신호가 입력되면 노멀(normal) 메모리 셀 뱅크(block)의 결함 컬럼/로오를 대신하여 리던던시 컬럼/로우가 선택된다.
결함 셀을 지정하는 어드레스(address)를 알아내기 위해 일반적으로 절단 가능한 다수개의 퓨즈(fuse)들이 구비되고, 이들이 선택적으로 절단됨으로써 결함 셀의 어드레스가 프로그램(program) 된다.
현재 디램(DRAM)에서의 불량 셀(cell)에 대한 리페어(repair) 방법은 웨이퍼(wafer) 상태에서 리페어하는 방법과 패키징(package) 상태에서 리페어 하는 방법이 있다.
여기서, 웨이퍼 리페어 방법은 웨이퍼 레벨에서 테스트(test)를 수행한 후 불량 셀을 리던던시 셀(redundancy cell)로 교체하는 방법이다. 그리고, 패키징 리페어 방법은 패키징 상태에서 테스트를 진행한 후 패키징 상태에서 리던던시 셀로 불량 셀을 대체하는 방법이다.
그런데, 종래의 패키지 셀프 리페어 모드에서는 로오 리던던시만 사용하여 리페어 동작을 수행하고 컬럼 리던던시를 사용하지 않는다. 이에 따라, 컬럼 성 불량이 발생하는 경우 이를 구제할 수가 없어 패키지 수율이 감소하게 된다.
뿐만 아니라, 패키지 수율 포화(Saturation)를 위해서는 웨이퍼 테스트 컨디션을 강화하여 패키지 수율 확인 과정을 수차례 반복해야 한다. 이러한 상황이 반복되는 경우 수율 램프 업(ramp-up) 시간이 길고 많은 실험자재가 필요하게 된다.
본 발명은 스마트 셀프 리페어 동작시 불량 유형을 분석하여 불량 유형에 따라 리던던시 동작을 수행하도록 함으로써 리페어 효율을 향상시킬 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 스마트 셀프 리페어 장치는, 패일 어드레스에 대한 각 비트 정보를 퓨즈에 저장하는 퓨즈 어레이; 패일이 발생된 타겟 매트와 타겟 매트와 센스앰프를 공유하는 인접한 상부 매트 및 하부 매트를 리페어하도록 제어하며, 패일 모드에 대응하여 패일 어드레스 정보와, 로오 퓨즈셋 정보 또는 컬럼 퓨즈셋 정보를 출력하는 셀프 리페어 제어부; 패일 어드레스 정보와, 로오 퓨즈셋 정보 또는 컬럼 퓨즈셋 정보에 대응하여 리페어 정보를 퓨즈 어레이에 출력하는 데이터 제어부; 및 퓨즈 어레이의 럽처 동작을 제어하는 럽처 제어부를 포함하는 것을 특징으로 한다.
본 발명은 패키지에서 발생하는 다양한 불량유형에 따라 로오나 컬럼 리던던시를 자동으로 선택하여 최적의 리페어를 가능하도록 함으로써 패키지 수율 향상에 기여할 수 있고 수율 램프 업 시간을 단축할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 스마트 셀프 리페어 장치의 구성도.
도 2는 도 1의 셀프 리페어 제어부에 관한 상세 구성도.
도 3은 도 2의 패일 모드 분석부에 관한 상세 회로도.
도 4는 도 2의 패일 영역 검색부에 관한 상세 구성도.
도 5는 도 4의 가산기와 감산기에 대한 동작 타이밍도.
도 6은 도 2의 로오/컬럼 퓨즈셋 레지스터에 관한 상세 구성도.
도 7은 본 발명의 실시예에 따른 스마트 셀프 리페어 장치의 동작을 설명하기 위한 흐름도.
도 8 및 도 9는 본 발명의 실시예에서 로오/컬럼 리던던시 패일 리페어 알고리즘을 설명하기 위한 도면.
도 10은 본 발명의 실시예에서 매트 구성을 나타낸 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
본 발명의 실시예는 셀프 리페어를 수행하기 위해 테스트 중에 패일이 발생하면 처음으로 입력되는 서로 다른 3개의 패일 비트에 대한 로오 어드레스와 컬럼 어드레스를 해당하는 레지스터에 각각 저장한다.
이후에, 추가로 발생하는 패일 비트들은 이미 저장된 3개 패일 비트들에 대한 로오 어드레스와 컬럼 어드레스들과 각각 비교한다. 만약, 패일 비트의 어드레스와 레지스터에 저장된 어드레스가 같으면 레지스터에 저장된 해당 로오 어드레스나 컬럼 어드레스의 멀티 비트 카운터를 증가시킨다. 반면에, 패일 비트의 어드레스와 레지스터에 저장된 어드레스가 다르면 패일 정보를 버리는 방법으로 패일 셀 정보를 수집(Gathering) 한다.
이후에, 테스트가 끝나면 로오 어드레스 멀티 비트 카운터와 컬럼 어드레스 멀티 비트 카운터를 분석한다. 그리고, 레지스터저장된 3개 패일들이 비트 패일(bit fail)인지, 로오(row) 성 패일인지, 컬럼(column) 성 패일인지, 군집(Cluster) 성 패일인지를 구분한다. 그리고, 로오 성 패일은 로오 리던던시를 사용하고, 컬럼 성 패일은 컬럼 리던던시를 사용하고, 나머지 불량은 로오 리던던시나 컬럼 리던던시 중에서 퓨즈 셋이 남아 있는 것을 선택하여 리페어한다. 따라서, 본 발명의 실시예를 적용하여 패키지 셀프 리페어를 수행하면 다양한 불량 유형 구제가 가능하므로 패키지 수율 향상뿐만 아니라 수율 램프 업(ramp-up) 시간을 단축시 킬 수 있다.
도 1은 본 발명의 실시예에 따른 스마트 셀프 리페어 장치의 구성도이다.
본 발명의 실시예에 따른 스마트 셀프 리페어 장치는, 셀프 리페어 제어부(100), 데이터 제어부(300), 럽처 제어부(400), 퓨즈 어레이(500) 및 발진부(600)를 포함한다. 여기서, 퓨즈 어레이(500)는 ARE(Array Rupture Electrical fuse) 어레이(500)를 포함할 수 있다.
셀프 리페어 제어부(100)는 뱅크 어드레스 BANK<0:2>, 로오 어드레스 ROW<1:14>, 컬럼 어드레스 COLUMN<3:9>, 매트 어드레스 RMAT<0:5>, 패일 영역 구분신호 DOCT, 저장신호 STOREP<0:2>, 선택신호 SEL<0:2>, 리던던시 제어신호 XY_PRIORITY, 로오 리던던시 선택신호 X_SEL, 컬럼 리던던시 선택신호 Y_SEL, 상부 선택신호 TECFUPREG, 하부 선택신호 TECFDNREG, 클록 CLK, 로오 퓨즈셋 신호 RF_EN, RF_DIS 및 컬럼 퓨즈셋 신호 CF_EN, CF_DIS을 입력받아 셀프 리페어 동작을 제어한다.
여기서, 뱅크 어드레스 BANK<0:2>은 복수의 뱅크(예를 들면, 8개의 뱅크) 중 메모리 테스트(function test)시 패일 된 메모리 셀이 위치한 뱅크를 표현하는 비트 신호이다. 그리고, 로오 어드레스 ROW<1:14>는 패일 된 메모리 셀의 어드레스 정보를 나타낸다. 컬럼 어드레스 COLUMN<3:9>은 패일 된 메모리 셀의 어드레스 정보를 나타낸다.
그리고, 저장신호 STOREP<0:2>은 메모리 셀이 패일 될 때마다 해당 로오 어드레스와 컬럼 어드레스를 3개의 로오/컬럼 어드레스 레지스터에 순차적으로 저장시키기 위한 펄스 신호이다. 선택신호 SEL<0:2>은 메모리 테스트가 끝난 후 리페어를 수행하기 위해 3개의 로오/컬럼 어드레스 레지스터 중 1개를 임의로 선택하는데 사용하는 신호이다.
리던던시 제어신호 XY_PRIORITY는 로오 리던던시와 컬럼 리던던시 중 우선 순위를 정하기 위한 신호이다. 예를 들면, 리던던시 제어신호 XY_PRIORITY가 로우 레벨이면 로오 리던던시 사용을 우선으로 한다. 그리고, 리던던시 제어신호 XY_PRIORITY가 하이 레벨이면 컬럼 리던던시 사용을 우선으로 한다. 컬럼 리던던시 사용을 우선으로 하는 경우는 비트 패일(bit fail)이나 클러스터(cluster) 성 패일을 리페어 할 때 적용될 수 있다.
로오 리던던시 선택신호 X_SEL는 리페어모드 선택신호 XY_SEL를 로우 레벨로 세팅하는데 사용하는 신호이다. 즉, 로오 리던던시만 사용하여 리페어를 수행하고자 할때 로오 리던던시 선택신호 X_SEL를 로우 레벨로 세팅한다.
그리고, 컬럼 리던던시 선택신호 Y_SEL는 리페어모드 선택신호 XY_SEL를 하이 레벨로 세팅하는데 사용하는 신호이다. 즉, 컬럼 리던던시만 사용하여 리페어를 수행하고자 할 때 컬럼 리던던시 선택신호 Y_SEL를 로우 레벨에서 하이 레벨로 천이시킨다.
그리고, 셀프 리페어 제어부(100)는 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 퓨즈셋 신호 FS<0:K>, 컬럼 영역 구분신호 OCT<0:7>, 매트 선택신호 SMAT<0:5>, 리페어모드 선택신호 XY_SEL 및 패일 모드신호 XY_SELFIX를 데이터 제어부(300)에 출력한다.
여기서, 뱅크신호 BK<0:2>는 3개의 로오/컬럼 어드레스 레지스터들 중 선택신호 SEL<0:2>에 의해 선택된 로오/컬럼 어드레스 레지스터에 저장된 패일 어드레스의 뱅크 정보이다.
패일 로오 어드레스 RA<1:14>는 3개의 로오/컬럼 어드레스 레지스터들(후술함) 중 선택신호 SEL<0:2>에 의해 선택된 로오/컬럼 어드레스 레지스터에 저장된 패일 로오 어드레스 정보이다. 패일 컬럼 어드레스 CA<3:9>는 3개의 로오/컬럼 어드레스 레지스터들 중 선택신호 SEL<0:2>에 의해 선택된 로오/컬럼 어드레스 레지스터에 저장된 패일 컬럼 어드레스 정보이다.
퓨즈셋 신호 FS<0:K>는 로오/컬럼 퓨즈셋 레지스터(후술함)에서 리페어모드선택신호 XY_SEL에 의해 선택된 로오 퓨즈셋 정보나 컬럼 퓨즈셋 정보를 나타낸다. 그리고, 리페어모드 선택신호 XY_SEL은 패일 모드 분석부(후술함)에서 생성되어 로오/컬럼 퓨즈셋 레지스터에서 로오 퓨즈셋이나 컬럼 퓨즈셋을 선택하는데 사용하는 신호이다. 예를 들어, 리페어모드 선택신호 XY_SEL가 로우 레벨이면 로오 퓨즈셋을 선택하고, 리페어모드 선택신호 XY_SEL가 하이 레벨이면 컬럼 퓨즈셋을 선택할 수 있다.
또한, 발진부(600)는 부트업 인에이블신호 BOOTUP_EN와, 럽처 인에이블신호 RUPTURE_EN에 따라 클록 CLK을 생성하여 셀프 리페어 제어부(100), 럽처 제어부(400) 및 ARE 어레이(500)에 출력한다.
여기서, 부트업 인에이블신호 BOOTUP_EN는 ARE 어레이(500)를 부트 업(bootup) 시킬 때 사용하는 신호이다. 그리고, 럽처 인에이블신호 RUPTURE_EN는 리페어 동작을 수행할 때 사용하는 신호이다. 그리고, 클록 CLK은 ARE 어레이(500)의 부트 업시 발진기(OSC; oscillator) 출력으로 셀프 리페어 제어부(100)의 카운터(후술함)를 구동시키기 위한 신호이다.
데이터 제어부(300)는 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 퓨즈셋 신호 FS<0:K>, 컬럼 영역 구분신호 OCT, 매트 선택신호 SMAT<0:5>, 리페어모드 선택신호 XY_SEL, 패일 모드신호 XY_SELFIX, 메모리 리페어 데이터(MRD; Memory Repair Data) MRD<0:M> 및 셀프 럽처신호 SELFRUP를 입력받아 데이터를 제어한다.
여기서, 메모리 리페어 데이터 MRD<0:M>는 뱅크, 로오 어드레스, 컬럼 어드레스, 퓨즈셋 정보 등의 불량 정보를 포함하는 외부 입력 신호들이다. 그리고, 셀프 럽처신호 SELFRUP는 셀프 리페어 모드를 인에이블 시킬 때 사용하는 신호이다.
그리고, 데이터 제어부(300)는 뱅크 어드레스 BANK<0:2>, 어드레스 ADD<0:N> 및 퓨즈신호 FUSE_SET<0:k>를 ARE 어레이(500)에 출력한다. 여기서, 어드레스 ADD<0:N>는 퓨즈 그룹 위치 및 커트(Cut)할 어드레스 비트를 포함하는 어드레스이다.
럽처 제어부(400)는 미사용 퓨즈신호 OVERFLOW, 클록 CLK 및 럽처 인에이블신호 RUPTURE_EN에 대응하여 ARE 어레이(500)의 럽처 동작을 제어하기 위한 럽처 제어신호 RUP_CTRL<0:S>를 출력한다.
여기서, 미사용 퓨즈신호 OVERFLOW는 로오 미사용 퓨즈신호 RF_OVERFLOW(후술함)와 컬럼 미사용 퓨즈신호 CF_OVERFLOW(후술함)의 조합 신호로, 미사용 된 퓨즈셋의 유무를 나타내는 신호이다. 예를 들어, 로오 미사용 퓨즈신호 RF_OVERFLOW와 컬럼 미사용 퓨즈신호 CF_OVERFLOW가 모두 로우 레벨이면 미사용 퓨즈신호 OVERFLOW는 로오 레벨이 된다. 반면에, 로오 미사용 퓨즈신호 RF_OVERFLOW와 컬럼 미사용 퓨즈신호 CF_OVERFLOW 중 어느 하나라도 하이 레벨이면 미사용 퓨즈신호 OVERFLOW는 하이 레벨이 된다. 럽처 제어신호 RUP_CTRL<0:S>는 리페어시 ARE 어레이(500) 퓨즈의 럽처(rupture) 동작을 제어하는 신호들이다.
그리고, ARE 어레이(500)는 뱅크 어드레스 BANK<0:2>, 어드레스 ADD<0:N>, 퓨즈신호 FUSE_SET<0:k>, 클록 CLK 및 럽처 제어신호 RUP_CTRL<0:S>에 대응하여 퓨즈의 럽처 동작을 수행하고 로오 퓨즈셋 신호 RF_EN, RF_DIS 및 컬럼 퓨즈셋 신호 CF_EN, CF_DIS를 셀프 리페어 제어부(100)에 출력한다.
여기서, 로오 퓨즈셋 신호 RF_EN은 부트 업 과정에서 ARE 어레이(500)의 스캔시 선택되는 로오 퓨즈셋의 인에이블 신호이다. 즉, 로오 퓨즈셋 신호 RF_EN는 로오 퓨즈셋의 사용 유무를 나타내는 신호이다. 예를 들어, 로오 리던던시의 사용 유무를 퓨즈 컷(Cut)/노컷(no cut)으로 인에이블 퓨즈에 표현할 수 있다. 그리고, 로오 퓨즈셋 신호 RF_DIS는 부트 업 과정에서 ARE 어레이(500)의 스캔시 선택되는 로오 퓨즈셋의 디스에이블 신호이다. 즉, 로오 퓨즈셋 신호 RF_DIS는 로오 퓨즈셋의 불량 유무를 나타내는 신호이다. 예를 들어, 로오 리던던시의 불량 유무를 퓨즈 컷(Cut)/노컷(no cut)으로 디스에이블 퓨즈에 표현할 수 있다.
그리고, 컬럼 퓨즈셋 신호 CF_EN은 부트 업 과정에서 ARE 어레이(500)의 스캔시 선택되는 컬럼 퓨즈셋의 인에이블 신호이다. 즉, 컬럼 퓨즈셋 신호 CF_EN는 컬럼 퓨즈셋의 사용 유무를 나타내는 신호이다. 예를 들어, 컬럼 리던던시의 사용 유무를 퓨즈 컷(Cut)/노컷(no cut)으로 인에이블 퓨즈에 표현할 수 있다. 그리고, 컬럼 퓨즈셋 신호 CF_DIS는 부트 업 과정에서 ARE 어레이(500)의 스캔시 선택되는 컬럼 퓨즈셋의 디스에이블 신호이다. 즉, 컬럼 퓨즈셋 신호 CF_DIS는 컬럼 퓨즈셋의 불량 유무를 나타내는 신호이다. 예를 들어, 컬럼 리던던시의 불량 유무를 퓨즈 컷(Cut)/노컷(no cut)으로 디스에이블 퓨즈에 표현할 수 있다.
반도체 집적 회로 장치를 구성하는 각 소자의 사이즈가 미세화되고, 한 개의 반도체 칩 내에 포함되는 소자의 수가 거대화됨에 따라, 결함 밀도의 수준도 증대되고 있다. 이러한 결함 밀도의 증대는 반도체 장치의 수율을 저하시키는 직접적인 원인이 된다. 결함 밀도가 심하게 증가할 경우 반도체 소자가 형성되는 웨이퍼를 폐기처분하여야 한다.
이러한 결함 밀도를 낮추기 위해, 결함 셀을 여분의 셀로 교체하는 리던던시(redundancy) 회로가 제안되었다. 리던던시 회로(혹은 퓨즈 회로)는 반도체 메모리 장치의 경우, 로오(row)계 배선(예컨대, 워드 라인) 및 컬럼(column)계 배선(예컨대, 비트 라인) 각각에 대해 설치될 수 있다.
이러한 리던던시 회로는 결함 셀의 어드레스 정보를 저장하는 ARE 어레이(500)를 포함한다. ARE 어레이(500)는 복수의 퓨즈 배선들을 포함하는 복수의 퓨즈셋들로 구성된다. ARE 어레이(500)는 모든 패일 어드레스의 각 비트에 대한 정보를 저장하고 있는 메모리이다. ARE 어레이(500)는 퓨즈 선택정보인 어드레스에 따라 해당하는 로오 라인을 선택하게 된다.
그리고, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍한다. 또한, 메모리의 패키지 상태에서 비트 패일의 구제 목적으로 셀프 리페어(repair or rupture)를 진행한다.
ARE 어레이(500)는 메모리의 테스트가 끝나면 메모리 셀의 불량정보를 받아 ARE 어레이(500)에서 각 비트에 해당하는 전기 퓨즈(Electrical Fuse)를 럽처(Rupture) 하여 패일 정보를 영구히 저장한다. 이때, ARE 어레이(500)는 럽처 제어부(400)로부터 인가되는 럽처 제어신호 RUP_CTRL<0:5>에 대응하여 럽처 동작을 수행하게 된다.
ARE 어레이(500)는 럽처 제어신호 RUP_CTRL<0:5>의 활성화시 럽처(Rupture) 동작에 따라 결함 셀의 어드레스 정보를 저장한다. 반면에, ARE 어레이(500)는 럽처 제어신호 RUP_CTRL<0:5>의 비활성화시 럽처(Rupture) 동작을 수행하지 않는다. 여기서, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍하는 전기 퓨즈(E-fuse)로 이루어질 수 있다.
도 2는 도 1의 셀프 리페어 제어부(100)에 관한 상세 구성도이다.
셀프 리페어 제어부(100)는 리페어 선택부(101)와, 퓨즈셋 선택부(200)를 포함한다. 여기서, 리페어 선택부(101)는 패일 발생시 패일 비트에 해당하는 로오 어드레스와 컬럼 어드레스를 저장하고, 메모리 테스트시 입력되는 패일 어드레스와 기 저장된 어드레스를 비교하여 패일 모드를 분석하게 된다. 그리고, 퓨즈셋 선택부(200)는 패일 모드에 대응하여 패일 어드레스 정보와, 로오 퓨즈셋 정보 또는 컬럼 퓨즈셋 정보를 출력한다.
이러한 리페어 선택부(101)는 로오/컬럼 어드레스 레지스터(110), 어드레스 비교부(120), 멀티비트 카운터(130), 선택부(140, 150) 및 패일 모드 분석부(180)를 포함한다. 그리고, 퓨즈셋 선택부(200)는 카운터(210), 패일 영역 검색부(220) 및 로오/컬럼 퓨즈셋 레지스터(230)를 포함한다.
여기서, 로오/컬럼 어드레스 레지스터(110)는 메모리 테스트시 패일이 발생하면 발생하는 순으로 임의의 비트의 로오/컬럼 어드레스를 저장한다. 그리고, 추가로 발생하는 패일 비트들이 기존에 저장된 패일 비트들의 로오 어드레스나 컬럼 어드레스와 비교하여 둘 중 어느 하나라도 같으면 로오/컬럼 어드레스 레지스터(110)에 저장되지 않는다.
이러한 로오/컬럼 어드레스 레지스터(110)는 매트 어드레스 RMAT<0:5>, 뱅크 어드레스 BANK<0:2>, 로오 어드레스 ROW<1:14>, 컬럼 어드레스 COLUMN<3:9>, 패일 영역 구분신호 DOCT 및 저장신호 STOREP<0:2>가 입력된다.
여기서, 매트 어드레스 RMAT<0:5>는 로오 어드레스에 의해 생성된 매트 어드레스이다. 그리고, 패일 영역 구분신호 DOCT는 반도체 메모리의 라이트/리드 동작시 데이터의 8개 버스트(burst) 순서를 위해 8개로 구분된 메모리 셀의 컬럼 영역 구분신호 OCT<0:7>의 그룹에서 패일이 위치한 컬럼 영역을 나타내는 신호이다.
예를 들어, 패일 영역 구분신호 DOCT가 로우이면, 패일이 컬럼 영역 구분신호 OCT<0:3>의 영역에 위치하는 것을 나타낸다. 반면에, 패일 영역 구분신호 DOCT가 하이이면, 패일이 컬럼 영역 구분신호 OCT<4:7>의 영역에 위치하는 것을 나타낸다.
그리고, 어드레스 비교부(120)는 테스트 중에 발생하는 모든 패일 비트들을 이미 로오/컬럼 어드레스 레지스터(110)에 저장된 패일 비트들의 로오 어드레스와 컬럼 어드레스를 각각 비교한다.
이러한 어드레스 비교부(120)는 매트 어드레스 RMAT<0:5>, 뱅크 어드레스 BANK<0:2>, 로오 어드레스 ROW<1:14>, 컬럼 어드레스 COLUMN<3:9>, 패일 영역 구분신호 DOCT와, 로오/컬럼 어드레스 레지스터(110)의 출력을 비교하여 비교신호 RHIT3,CHIT3, RHIT2, CHIT2, RHIT1, CHIT1를 출력한다.
여기서, 비교신호 RHIT1, RHIT2, RHIT3은 메모리 테스트(function test)시 현재 발생한 패일 로오 어드레스와 로오/컬럼 어드레스 레지스터(110)에 이미 저장된 3개의 로오 어드레스를 각각 비교하여 같은 경우 발생하는 신호이다. 즉, 비교신호 RHIT1은 첫 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 로오 어드레스를 비교한 결과이다. 그리고, 비교신호 RHIT2은 두 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 로오 어드레스를 비교한 결과이다. 또한, 비교신호 RHIT3는 세 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 로오 어드레스를 비교한 결과이다.
그리고, 비교신호 CHIT1, CHIT2, CHIT3은 메모리 테스트시 현재 발생한 패일 컬럼 어드레스와 로오/컬럼 어드레스 레지스터(110)에 이미 저장된 3개의 컬럼 어드레스를 각각 비교하여 같은 경우 발생하는 신호이다. 즉, 비교신호 CHIT1은 첫 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 컬럼 어드레스를 비교한 결과이다. 그리고, 비교신호 CHIT2은 두 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 컬럼 어드레스를 비교한 결과이다. 또한, 비교신호 CHIT3는 세 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 컬럼 어드레스를 비교한 결과이다.
그리고, 멀티비트 카운터(130)는 어드레스 비교부(120)의 비교 과정에서 로오 어드레스나 컬럼 어드레스가 같은 경우가 발생할 때마다 해당하는 멀티 비트 카운트 값을 한번 씩 증가시킨다. 이러한 멀티비트 카운터(130)는 저장신호 STOREP에 대응하여 비교신호 RHIT3,CHIT3, RHIT2, CHIT2, RHIT1, CHIT1를 카운팅하여 선택부(140)에 출력한다. 여기서, 저장신호 STOREP는 비교신호 RHIT1,RHIT2,RHIT3,CHIT1,CHIT2,CHIT3와 조합되어 3개의 멀티비트 카운터(130)를 증가시키는데 사용하는 펄스 신호이다.
그리고, 멀티비트 카운터(130)는 로오 성 패일 또는 컬럼 성 패일의 기준이 되는 카운트 값의 가변이 가능하다. 즉, 로오 패일 가운트 개수가 기준 값에 도달하면 로오 멀티 비트신호 ROWMBIT가 하이가 되어 로오 성 패일을 나타내고, 컬럼 패일 카운트 개수가 기준 값에 도달하면 컬럼 멀티 비트신호 COLMBIT가 하이가 되어 컬럼 성 패일을 나타낸다.
또한, 선택부(140)는 선택신호 SEL<0:2>에 대응하여 멀티비트 카운터(130)의 출력을 선택하여 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT를 출력한다.
여기서, 로오 멀티 비트신호 ROWMBIT는 3개의 멀티비트 카운터(130)들 중 선택신호 SEL<0:2>에 의해 임의로 선택된 멀티비트 카운터(130)의 출력이다. 그리고, 컬럼 멀티 비트신호 COLMBIT는 3개의 멀티비트 카운터(130)들 중 선택신호 SEL<0:2>에 의해 임의로 선택된 멀티비트 카운터(130)의 출력이다.
그리고, 선택부(150)는 선택신호 SEL<0:2>에 대응하여 로오/컬럼 어드레스 레지스터(110)의 출력을 선택하여 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 매트신호 MATS<0:5> 및 컬럼 영역 구분신호 OCT를 출력한다. 즉, 선택부(150)는 선택신호 SEL<0:2>에 대응하여 3개의 로오/컬럼 어드레스 레지스터(110) 중 한 개의 레지스터를 선택한다.
카운터(210)는 클록 CLK을 카운팅하여 카운트신호 CNT_BIT<0:M>를 패일 영역 검색부(220)에 출력한다.
그리고, 패일 영역 검색부(220)는 선택부(150)에 의해 하나의 레지스터가 선택되고 ARE 어레이(500)가 부트 업 되면, 선택부(150)의 출력에 대응하여 로오 어드레스 패일 영역, 컬럼 어드레스 패일 영역을 서치한다.
이러한 패일 영역 검색부(220)는 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 매트신호 MATS<0:5>, 컬럼 영역 구분신호 OCT 및 카운트신호 CNT_BIT<0:M>를 입력받는다. 그리고, 패일 영역 검색부(220)는 해당 구간의 정보를 포함하는 로오 영역신호 ROW_REGION, 컬럼 영역신호 COL_REGION, 상부 영역신호 COL_UPREGION와, 하부 영역신호 COL_DNREGION, 매트신호 MAT<0:5>, 상부매트 선택신호 UPMAT<0:5> 및 하부매트 선택신호 DNMAT<0:5>를 출력한다.
여기서, 로오 영역신호 ROW_REGION은 패일 영역 검색부(220)에서 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9> 및 카운트신호 CNT_BIT<0:M> 조합하여 생성된 패일 된 셀의 로오 어드레스 영역을 나타낸다.
그리고, 컬럼 영역신호 COL_REGION은 패일 영역 검색부(220)에서 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9> 및 카운트신호 CNT_BIT<0:M> 조합하여 생성된 패일 된 셀의 컬럼 어드레스 영역을 나타낸다.
테스트가 종료되면 패일 비트가 저장된 로오/컬럼 어드레스 레지스터(110)들 중 선택신호 SEL<0:2>신호에 의해 임의의 1개의 레지스터가 선택된다. 그러면, 패일 모드 분석부(180)는 해당하는 선택부(140)의 출력에 대응하여 선택된 로오/컬럼 어드레스 레지스터(110)에 저장된 패일 비트의 불량 유형을 분석한다. 여기서, 패일 비트의 불량 유형은 비트 패일, 로오 성 패일, 컬럼 성 패일, 클러스터(cluster) 성 패일 등이 있을 수 있다.
패일 모드 분석부(180)는 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT, 셀프 럽처신호 SELFRUP, 리던던시 제어신호 XY_PRIORITY, 로오 리던던시 선택신호 X_SEL, 컬럼 리던던시 선택신호 Y_SEL, 로오 퓨즈 미사용신호 RF_OVERFLOW, 컬럼 퓨즈 미사용신호 CF_OVERFLOW를 입력받는다. 그리고, 패일 모드 분석부(180)는 분석된 불량 유형에 적합하도록 리페어모드 선택신호 XY_SEL, 패일 모드신호 XY_SELFIX를 출력한다.
여기서, 리페어모드 선택신호 XY_SEL는 로오 리던던시나 컬럼 리던던시 중 하나를 선택하여 리페어를 수행하기 위한 퓨즈셋과 어드레스를 선택하기 위한 신호이다. 그리고, 패일 모드신호 XY_SELFIX는 패일 유형이 컬럼(column) 성 인지, 아니면 다른 유형인지를 구분하는 신호이다.
예를 들어, 패일 모드신호 XY_SELFIX가 로우이면, 패일 유형이 로오 성, 클러스터(cluster) 성, 비트(bit) 성 중 하나를 의미한다. 그리고, 패일 모드신호 XY_SELFIX가 하이이면, 패일 유형이 컬럼 성을 의미한다.
여기서, 패일 모드신호 XY_SELFIX는 리던던시 제어신호 XY_PRIORITY, 로오 퓨즈 미사용신호 RF_OVERFLOW 및 컬럼 퓨즈 미사용신호 CF_OVERFLOW와 무관하게 동작한다. 하지만, 퓨즈셋 선택신호 SEL_FIX는 리던던시 제어신호 XY_PRIORITY의 위상에 따라 미 사용 퓨즈셋 유/무 정보를 표현하는 로오 퓨즈 미사용신호 RF_OVERFLOW와 컬럼 퓨즈 미사용신호 CF_OVERFLOW를 피드백 받아 위상이 결정된다.
예를 들어, 리던던시 제어신호 XY_PRIORITY가 로우이고, 리페어모드 선택신호 XY_SEL가 로우일때, 로오 퓨즈 미사용신호 RF_OVERFLOW가 로우이면(미 사용 로오 퓨즈 세트가 없음) 리페어모드 선택신호 XY_SEL가 하이 레벨로 천이한다.
반면에, 리던던시 제어신호 XY_PRIORITY가 하이이고, 리페어모드 선택신호 XY_SEL가 하이일때, 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 로우이면(미 사용 컬럼 퓨즈 세트가 없음) 리페어모드 선택신호 XY_SEL가 로우 레벨로 천이한다.
그리고, 로오 퓨즈 미사용신호 RF_OVERFLOW는 해당하는 로오 어드레스 패일 영역에서 미사용된 로오 퓨즈셋의 유무를 나타내는 신호이다. 예를 들어, 로오 퓨즈 미사용신호 RF_OVERFLOW가 하이 레벨이면 미사용된 로오 퓨즈셋이 있고, 로우 레벨이면 미사용된 로오 퓨즈셋이 없다는 것을 의미한다.
그리고, 컬럼 퓨즈 미사용신호 CF_OVERFLOW는 해당 컬럼 어드레스 패일 영역에서 미사용된 컬럼 퓨즈셋의 유무를 나타내는 신호이다. 예를 들어, 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 하이 레벨이면 미사용된 컬럼 퓨즈셋이 있고, 로우 레벨이면 미사용된 컬럼 퓨즈셋이 없다는 것을 의미한다.
패일 모드 분석부(180)는 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT의 로직 레벨에 따라 불량 유형을 분석한다. 예를 들어, 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT가 모두 로우이면 비트 패일로 분석한다. 그리고, 로오 멀티 비트신호 ROWMBIT가 로우, 컬럼 멀티 비트신호 COLMBIT가 하이이면 컬럼 성 패일로 분석한다. 그리고, 로오 멀티 비트신호 ROWMBIT가 하이, 컬럼 멀티 비트신호 COLMBIT가 로우이면 로오 성 패일로 분석한다. 또한, 로오 멀티 비트신호 ROWMBIT와, 컬럼 멀티 비트신호 COLMBIT가 모두 하이이면 클러스터(cluster) 성 패일이거나 로오 및 컬럼 성 패일로 분석한다.
로오/컬럼 퓨즈셋 레지스터(230)는 미사용 로오 리던던시 퓨즈셋과 미사용 컬럼 리던던시 퓨즈셋을 서치하여 저장하고 출력한다. 또한, 로오/컬럼 퓨즈셋 레지스터(230)는 미사용된 퓨즈셋의 유무 정보도 출력한다.
이러한 로오/컬럼 퓨즈셋 레지스터(230)는 로오 영역신호 ROW_REGION, 컬럼 영역신호 COL_REGION, 클록 CLK, 로오 퓨즈셋 신호 RF_EN, RF_DIS 및 컬럼 퓨즈셋 신호 CF_EN, CF_DIS, 리페어모드 선택신호 XY_SEL, 상부 영역신호 COL_UPREGION, 하부 영역신호 COL_DNREGION, 매트신호 MAT<0:5>, 상부매트 선택신호 UPMAT<0:5>, 하부매트 선택신호 DNMAT<0:5>, 카운트신호 CNT_BIT<0:M>, 상부 선택신호 TECFUPREG 및 하부 선택신호 TECFDNREG가 입력된다. 그리고, 로오 퓨즈 미사용신호 RF_OVERFLOW, 컬럼 퓨즈 미사용신호 CF_OVERFLOW, 퓨즈셋 신호 FS<0:K>, 미사용 퓨즈신호 OVERFLOW 및 매트 선택신호 SMAT<0:5>를 출력한다.
도 3은 도 2의 패일 모드 분석부(180)에 관한 상세 회로도이다.
패일 모드 분석부(180)는 선택신호 생성부(181)와 제어신호 생성부(182)를 포함한다.
여기서, 선택신호 생성부(181)는 복수의 낸드게이트 ND1~ND3와, 복수의 인버터 IV1~IV3 및 노아게이트 NOR1를 포함한다. 노아게이트 NOR1는 로오 리던던시 선택신호 X_SEL와 접지전압 VSS을 노아연산한다. 그리고, 낸드게이트 ND1는 전원전압 VDD2와, 노아게이트 NOR1의 출력 및 셀프 럽처신호 SELFRUP를 낸드연산한다.
그리고, 낸드게이트 ND2는 인버터 IV4에 의해 반전된 컬럼 리던던시 선택신호 Y_SEL와 낸드게이트 ND1의 출력을 낸드연산한다. 그리고, 낸드게이트 ND3는 인버터 IV2에 의해 반전된 로오 멀티 비트신호 ROWMBIT와 컬럼 멀티 비트신호 COLMBIT를 낸드연산한다. 그리고, 인버터 IV3는 낸드게이트 ND3의 출력을 반전하여 패일 모드신호 XY_SELFIX를 출력한다.
그리고, 제어신호 생성부(182)는 복수의 낸드게이트 ND4~ND9, 복수의 인버터 IV4~IV8 및 복수의 노아게이트 NOR2, NOR3를 포함한다.
노아게이트 NOR2는 인버터 IV4에 의해 반전된 로오 멀티 비트신호 ROWMBIT와, 인버터 IV9에 의해 반전된 로오 퓨즈 미사용신호 RF_OVERFLOW를 노아연산한다. 그리고, 낸드게이트 ND4는 인버터 IV5의 출력과 인버터 IV6의 출력을 낸드연산한다. 그리고, 낸드게이트 ND5는 컬럼 멀티 비트신호 COLMBIT와 컬럼 퓨즈 미사용신호 CF_OVERFLOW를 낸드연산한다.
인버터 IV6, IV7는 낸드게이트 ND5의 출력을 비반전 지연한다. 그리고, 앤드게이트 ND6는 노아게이트 NOR2의 출력과 인버터 IV7의 출력을 낸드연산한다.
그리고, 낸드게이트 ND7는 낸드게이트 ND6의 출력과 우선신호 PRIORITY_CHANGE를 낸드연산한다. 낸드게이트 ND8는 인버터 IV1의 출력과 낸드게이트 ND4, ND7의 출력을 낸드연산한다. 그리고, 낸드게이트 ND9는 낸드게이트 ND2의 출력과 낸드게이트 ND8의 출력을 낸드연산한다. 그리고, 인버터 IV8는 낸드게이트 ND9의 출력을 반전하여 리페어모드 선택신호 XY_SEL를 출력한다.
인버터 IV9, IV10는 로오 퓨즈 미사용신호 RF_OVERFLOW를 비반전 지연하여 노아게이트 NOR3로 출력한다. 인버터 IV11는 리던던시 제어신호 XY_PRIORITY를 반전한다. 그리고, 인버터 IV12는 컬럼 퓨즈 미사용신호 CF_OVERFLOW를 반전하여 노아게이트 NOR3에 출력한다. 노아게이트 NOR3는 접지전압 VSS과 인버터 IV10, IV11의 출력을 노아연산하여 우선신호 PRIORITY_CHANGE를 출력한다.
리페어모드 선택신호 XY_SEL가 로우 레벨인 경우 로오 퓨즈셋을 선택하고, 리페어모드 선택신호 XY_SEL가 하이 레벨인 경우 컬럼 퓨즈셋을 선택하게 된다.
[표 1]은 우선신호 PRIORITY_CHANGE, 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT 및 리페어모드 선택신호 XY_SEL의 로직 레벨에 대응하여 패일 모드 분석부(180)가 패일 유형을 정의하기 위한 표이다.
PRIORITY_CHANGE ROWMBIT COLMBIT XY_SEL 패일 유형
0 0 0 0 로오(비트)
0 0 1 1 컬럼 성
0 1 0 0 로오 성
0 1 1 0 로오(클러스터)
1 0 0 1 컬럼(비트)
1 0 1 1 컬럼 성
1 1 0 0 로오 성
1 1 1 1 컬럼(클러스터)
위의 [표 1]에서와 같이 패일 모드 분석부(180)는 우선신호 PRIORITY_CHANGE, 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT의 로직 레벨을 조합하여 패일 유형에 따라 리페어모드 선택신호 XY_SEL의 로직 레벨을 제어하게 된다.
도 4는 도 2의 패일 영역 검색부(220)에 관한 상세 구성도이다.
패일 영역 검색부(220)는 가산기(221), 감산기(222), 로오 패일영역 검색부(223), 컬럼 패일영역 검색부(224), 상부영역 검색부(225) 및 하부영역 검색부(226)를 포함한다.
가산기(221)는 패일 매트 어드레스인 매트신호 MATS<0:5>를 하나씩 증가시켜 상부 선택신호 UP<0:5>를 출력한다. 여기서, 가산기(221)는 입력신호를 +1 증가시켜 출력하는 +1 가산기를 포함할 수 있다.
감산기(222)는 패일 매트 어드레스인 매트 선택신호 MAT<0:5>를 하나씩 감소시켜 하부 선택신호 DN<0:5>를 출력한다. 여기서, 감산기(222)는 입력신호를 -1 감산시켜 출력하는 -1 가산기를 포함할 수 있다.
또한, 로오 패일영역 검색부(223)는 뱅크 어드레스 BANK<0:2>에 대응하는 뱅크신호 BK<0:2>, 로오 어드레스 RA<13:14> 및 카운트신호 CNT_BIT<0:M>를 입력받아 로오 영역신호 ROW_REGION를 출력한다. 여기서, 로오 어드레스 RA<13:14>는 로오 리페어 영역을 액세스하기 위한 어드레스이다.
로오 패일영역 검색부(223)는 로오/컬럼 어드레스 레지스터(110)에 저장된 3개의 로오 어드레스 중 선택된 로오 어드레스 RA<13:14>가 입력된다. 그리고, 로오 패일영역 검색부(223)는 ARE 어레이(500)의 부트 업시 부트업 카운터(210)의 출력인 카운트신호 CNT_BIT<0:M>와 로오 어드레스 RA<13:14>를 비교한다. 이에 따라, 로오 패일영역 검색부(223)는 패일이 발생한 로오 리페어 영역의 위치정보를 찾아 로오 영역신호 ROW_REGION를 인에이블 한다.
그리고, 컬럼 패일영역 검색부(224)는 뱅크신호 BK<0:2>, 매트신호 MATS<0:5>, 컬럼 영역 구분신호 OCT 및 카운트신호 CNT_BIT<0:M>를 입력받아 컬럼 영역신호 COL_REGION 및 매트신호 MAT<0:5>를 출력한다. 여기서, 매트신호 MAT<0:5>는 패일이 발생한 매트의 어드레스이다. 매트신호 MAT<0:5>에 의해 복수의 워드라인을 포함하는 다수의 매트 중 한 개의 매트를 액세스하게 된다.
컬럼 패일영역 검색부(224)는 로오/컬럼 어드레스 레지스터(110)에 저장된 3개의 컬럼 어드레스 중 선택된 컬럼 어드레스 정보(뱅크신호 BK<0:2>, 매트신호 MATS<0:5>, 컬럼 영역 구분신호 OCT)가 입력된다. 그리고, 컬럼 패일영역 검색부(224)는 ARE 어레이(500)의 부트 업시 부트업 카운터(210)의 출력인 카운트신호 CNT_BIT<0:M>와 컬럼 어드레스 정보를 비교한다. 이에 따라, 컬럼 패일영역 검색부(224)는 패일이 발생한 컬럼 리페어 영역의 위치정보를 찾아 컬럼 영역신호 COL_REGION를 인에이블 한다.
또한, 상부영역 검색부(225)는 뱅크신호 BK<0:2>, 상부 선택신호 UP<0:5>, 컬럼 영역 구분신호 OCT 등의 컬럼 어드레스 정보와, 카운트신호 CNT_BIT<0:M>를 입력받아 상부 영역신호 COL_UPREGION와 상부매트 선택신호 UPMAT<0:5>를 출력한다. 여기서, 상부매트 선택신호 UPMAT<0:5>는 매트신호 MAT<0:5>를 기준으로 하여 위쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 매트를 액세스하기 위한 매트 어드레스이다.
이러한 상부영역 검색부(225)는 컬럼 패일영역 검색부(224)의 매트신호 MAT<0:5>에 의해 선택된 타겟 매트 정보와, 타겟 매트의 위쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 상부 매트 정보를 입력받는다.
그리고, 상부영역 검색부(225)는 ARE 어레이(500)의 부트 업시 부트업 카운터(210)의 출력인 카운트신호 CNT_BIT<0:M>와 입력된 컬럼 어드레스 정보를 비교한다. 이에 따라, 상부 매트에서 컬럼 리페어 영역의 위치정보를 찾아 상부 영역신호 COL_UPREGION를 인에이블 한다.
또한, 하부영역 검색부(226)는 뱅크신호 BK<0:2>, 하부 선택신호 DN<0:5>, 컬럼 영역 구분신호 OCT 등의 컬럼 어드레스 정보와, 카운트신호 CNT_BIT<0:M>를 입력받아 하부 영역신호 COL_DNREGION와 하부매트 선택신호 DNMAT<0:5>를 출력한다. 여기서, 하부매트 선택신호 DNMAT<0:5>는 매트신호 MAT<0:5>를 기준으로 하여 아래쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 매트를 엑세스하기 위한 매트 어드레스이다.
이러한 하부영역 검색부(226)는 컬럼 패일영역 검색부(224)의 매트신호 MAT<0:5>에 의해 선택된 타겟 매트 정보와, 타겟 매트의 아래쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 하부 매트 정보를 입력받는다.
그리고, 하부영역 검색부(226)는 ARE 어레이(500)의 부트 업시 부트업 카운터(210)의 출력인 카운트신호 CNT_BIT<0:M>와 입력된 컬럼 어드레스 정보를 비교한다. 이에 따라, 하부 매트에서 컬럼 리페어 영역의 위치정보를 찾아 하부 영역신호 COL_DNREGION를 인에이블 한다.
도 5는 도 4의 가산기(221)와 감산기(222)에 대한 동작 타이밍도이다.
가산기(221)와 감산기(222)는 선택부(150)로부터 매트신호 MATS<0:5>를 입력받는다. 가산기(221)와 감산기(222)는 코드값을 증가시킬 때마다 매트 정보와 매칭되는 코드신호가 가산 또는 감산되어 카운팅된다.
예를 들어, 매트신호 MATS<0:5>가 코드값 0~63까지 입력된다고 가정한다. 그러면, 가산기(221)는 매트신호 MATS<0:5>를 하나씩 증가시켜 상부 선택신호 UP<0:5>를 출력한다. 반면에, 감산기(222)는 매트 선택신호 MAT<0:5>를 하나씩 감소시켜 하부 선택신호 DN<0:5>를 출력한다. 여기서, 감산기(222)는 입력신호를 -1 감산시켜 출력하는 -1 가산기를 포함할 수 있다.
즉, 매트신호 MATS<0:5>가 "0"인 경우 가산기(221)는 그 값을 +1 가산하여 "1"로 출력한다. 그리고, 매트신호 MATS<0:5>가 "0"인 경우 감산기(222)는 그 값을 -1 감산하여 "63"로 출력한다.
이에 따라, 매트신호 MATS<0:5>가 "0"의 값으로 입력되는 경우를 가정한다. 그러면, 타겟 매트의 값을 "0"으로 선택하고 타겟 매트와 인접한 "1"의 값에 매칭되는 위쪽 매트를 상부 매트로 선택하고, 타겟 매트와 인접한 "63"의 값에 매칭되는 아래쪽 매트를 하부 매트로 선택하게 된다.
본 발명의 실시예에서는 가산기(221)와 감산기(222)에 입력되는 매트신호 MATS<0:5>의 코드값이 0~63까지로 총 64개인 것을 일 예로 설명하였다. 하지만, 본 발명의 실시예에서 매트 선택신호의 개수는 이에 한정되는 것이 아니라 충분히 변경될 수 있다.
도 6은 도 2의 로오/컬럼 퓨즈셋 레지스터(230)에 관한 상세 구성도이다.
로오/컬럼 퓨즈셋 레지스터(230)는 로오 퓨즈셋 스트로브 생성부(231), 컬럼 퓨즈셋 스트로브 생성부(232), 복수의 조합부(233~236), 로오 퓨즈셋 래치부(237), 컬럼 퓨즈셋 래치부(238), 래치부(242), 퓨즈셋 선택부(243), 오버 플로우 선택부(244) 및 매트 어드레스 선택부(245)를 포함한다.
여기서, 로오 퓨즈셋 스트로브 생성부(231)는 클록 CLK, 로오 퓨즈셋 신호 RF_EN, RF_DIS를 입력받아 로오 퓨즈셋에 퓨즈 정보를 저장하기 위한 로오 퓨즈셋 래치신호 RFSMRDLATP를 출력한다. 그리고, 컬럼 퓨즈셋 스트로브 생성부(232)는 클록 CLK, 컬럼 퓨즈셋 신호 CF_EN, CF_DIS를 입력받아 컬럼 퓨즈셋에 퓨즈 정보를 저장하기 위한 컬럼 퓨즈셋 래치신호 CFSMRDLATP를 출력한다.
여기서, 클록 CLK는 부트업 동작시 입력될 수 있다. 그리고, 로오 퓨즈셋 신호 RF_EN, RF_DIS, 컬럼 퓨즈셋 신호 CF_EN, CF_DIS는 이미 사용되었거나 패일 된 퓨즈셋 정보를 나타낸다.
그리고, 조합부(233)는 로오 퓨즈셋 래치신호 RFSMRDLATP와 로오 영역신호 ROW_REGION를 조합하여 로오 래치신호 ROWLATP를 출력하다. 여기서, 로오 영역신호 ROW_REGION는 패일된 셀의 로오 어드레스가 위치한 로오 리페어 영역을 인에이블 하기 위한 신호이다.
그리고, 조합부(234)는 컬럼 퓨즈셋 래치신호 CFSMRDLATP와 컬럼 영역신호 COL_REGION를 조합하여 컬럼 래치신호 COLLATP를 출력한다. 여기서, 컬럼 영역신호 COL_REGION는 패일된 셀의 컬럼 어드레스가 위치한 컬럼 리페어 영역을 인에이블 하기 위한 신호이다.
그리고, 조합부(235)는 컬럼 퓨즈셋 래치신호 CFSMRDLATP와 상부 영역신호 COL_UPREGION를 조합하여 상부 래치신호 COLUPLATP를 출력한다. 여기서, 상부 영역신호 COL_UPREGION는 패일된 셀이 있는 매트와 위쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 상부 매트에서 컬럼 어드레스가 위치한 컬럼 리페어 영역을 인에이블 하기 위한 신호이다.
또한, 조합부(236)는 컬럼 퓨즈셋 래치신호 CFSMRDLATP와 하부 영역신호 COL_DNREGION를 조합하여 하부 래치신호 COLDNLATP를 출력한다. 여기서, 하부 영역신호 COL_DNREGION은 패일된 셀이 있는 매트와 아래쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 하부 매트에서 컬럼 어드레스가 위치한 컬럼 리페어 영역을 인에이블 하기 위한 신호이다.
여기서, 조합부(233~236)는 입력되는 신호를 앤드 조합하여 출력하는 앤드 로직 회로를 포함할 수 있다. 그리고, 로오 영역신호 ROW_REGION, 컬럼 영역신호 COL_REGION, 상부 래치신호 COLUPLATP 및 하부 래치신호 COLDNLATP는 패일이 위치한 리페어 영역에 대한 정보를 나타낸다.
또한, 로오 퓨즈셋 래치부(237)는 로오 래치신호 ROWLATP와, 카운트신호 CNT_BIT<C:D>, 로오 선택신호 ROW_SEL 및 리셋신호 RSTB를 입력받아 로오 퓨즈셋신호 ROWFS<0:K>를 출력한다. 이러한 로오 퓨즈셋 래치부(237)는 로오의 미 사용 퓨즈셋 정보를 저장한다.
그리고, 컬럼 퓨즈셋 래치부(238)는 복수의 퓨즈셋 래치(239~241)를 포함한다. 이러한 컬럼 퓨즈셋 래치부(238)는 컬럼의 미 사용 퓨즈셋 정보를 저장한다.
여기서, 퓨즈셋 래치(239)는 카운트신호 CNT_BIT<A:B>, 컬럼 래치신호 COLLATP, 컬럼 선택신호 COL_SEL 및 리셋신호 RSTB를 입력받아 컬럼 퓨즈셋신호 COLFS<0:J>를 출력한다. 그리고, 퓨즈셋 래치(240)는 카운트신호 CNT_BIT<A:B>, 상부 래치신호 COLUPLATP, 상부 선택신호 COL_UPSEL 및 리셋신호 RSTB를 입력받아 상부 퓨즈셋신호 COLUPFS<0:J>를 출력한다. 또한, 퓨즈셋 래치(241)는 카운트신호 CNT_BIT<A:B>, 하부 래치신호 COLDNLATP, 하부 선택신호 COL_DNSEL 및 리셋신호 RSTB를 입력받아 하부 퓨즈셋신호 COLDNFS<0:J>를 출력한다.
이러한 로오 퓨즈셋 래치부(237)와, 컬럼 퓨즈셋 래치부(238)는 입력신호들을 조합하여 리페어 영역 내의 로오와 컬럼의 미 사용 퓨즈셋 어드레스를 퓨즈 래치에 저장시킨다.
래치부(242)는 로오 퓨즈셋신호 ROWFS<0:K>, 컬럼 퓨즈셋신호 COLFS<0:J>, 상부 퓨즈셋신호 COLUPFS<0:J> 및 하부 퓨즈셋신호 COLDNFS<0:J>를 래치하여 퓨즈셋 신호 FS<0:k>를 출력한다. 이러한 래치부(242)는 로오 퓨즈셋 래치부(237)와, 컬럼 퓨즈셋 래치부(238)에 저장된 로오나 컬럼 퓨즈셋 정보들을 퓨즈셋 신호 FS<0:K>를 통해 출력한다.
또한, 퓨즈셋 선택부(243)는 리페어모드 선택신호 XY_SEL, 상부 선택신호 TECFUPREG 및 하부 선택신호 TECFDNREG를 입력받아 로오 선택신호 ROW_SEL, 컬럼 선택신호 COL_SEL, 상부 선택신호 COL_UPSEL 및 하부 선택신호 COL_DNSEL를 출력한다.
여기서, 상부 선택신호 TECFUPREG는 리페어 동작시 패일 셀이 위치한 매트와, 위쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 상부 매트의 퓨즈셋 정보를 선택하기 위한 신호이다. 그리고, 하부 선택신호 TECFDNREG는 리페어 동작시 패일 셀이 위치한 매트와, 아래쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 하부 매트의 퓨즈셋 정보를 선택하기 위한 신호이다.
이러한 퓨즈셋 선택부(243)는 리페어모드 선택신호 XY_SEL, 상부 선택신호 TECFUPREG 및 하부 선택신호 TECFDNREG를 조합하여 4개의 퓨즈셋 래치 그룹(237, 239, 240, 241)들 중 어느 하나를 선택한다.
또한, 오버플로우 선택부(244)는 로오 래치신호 ROWLATP, 컬럼 래치신호 COLLATP, 로오 선택신호 ROW_SEL, 컬럼 선택신호 COL_SEL를 입력받아, 로오 퓨즈셋이나 컬럼 퓨즈셋의 유무 정보를 나타내는 로오 퓨즈 미사용신호 RF_OVERFLOW, 컬럼 퓨즈 미사용신호 CF_OVERFLOW, 미사용 퓨즈신호 OVERFLOW를 출력한다.
즉, 오버플로우 선택부(244)는 미사용 퓨즈신호 OVERFLOW의 활성화시 로오 퓨즈 미사용신호 RF_OVERFLOW와 컬럼 퓨즈 미사용신호 CF_OVERFLOW를 출력한다. 로오 선택신호 ROW_SEL와, 컬럼 선택신호 COL_SEL에 관계없이 로오 퓨즈 미사용신호 RF_OVERFLOW와 컬럼 퓨즈 미사용신호 CF_OVERFLOW는 동시에 출력된다.
그리고, 로오 선택신호 ROW_SEL가 인에이블 되면 로오 퓨즈 미사용신호 RF_OVERFLOW가 미사용 퓨즈신호 OVERFLOW로 출력된다. 그리고, 컬럼 선택신호 COL_SEL가 인에이블 되면 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 미사용 퓨즈신호 OVERFLOW로 출력된다.
매트 어드레스 선택부(245)는 상부 선택신호 COL_UPSEL 및 하부 선택신호 COL_DNSEL, 매트신호 MAT<0:5>, 상부매트 선택신호 UPMAT<0:5> 및 하부매트 선택신호 DNMAT<0:5>를 입력받아 매트 선택신호 SMAT<0:5>를 출력한다. 여기서, 매트 선택신호 SMAT<0:5>는 상부 선택신호 COL_UPSEL 및 하부 선택신호 COL_DNSEL의 조합에 의해 매트신호 MAT<0:5>, 상부매트 선택신호 UPMAT<0:5>, 하부매트 선택신호 DNMAT<0:5> 중 어느 하나를 선택하기 위한 매트 어드레스이다.
이러한 매트 어드레스 선택부(245)는 리페어 동작시 상부 선택신호 COL_UPSEL 및 하부 선택신호 COL_DNSEL에 따라 매트신호 MAT<0:5>, 상부매트 선택신호 UPMAT<0:5> 및 하부매트 선택신호 DNMAT<0:5> 중 어느 하나의 그룹을 선택하여 매트 선택신호 SMAT<0:5>로 출력한다.
예를 들어, 상부 선택신호 COL_UPSEL와 하부 선택신호 COL_DNSEL가 모두 로우이면 매트신호 MAT<0:5>가 매트 선택신호 SMAT<0:5>로 출력된다. 그리고, 상부 선택신호 COL_UPSEL가 하이이고, 하부 선택신호 COL_DNSEL가 로우이면, 상부매트 선택신호 UPMAT<0:5>가 매트 선택신호 SMAT<0:5>로 출력된다. 그리고, 상부 선택신호 COL_UPSEL가 로우이고, 하부 선택신호 COL_DNSEL가 하이이면, 하부매트 선택신호 DNMAT<0:5>가 매트 선택신호 SMAT<0:5>로 출력된다.
이하에서는 메모리 테스트에서 패일 발생시 패일 비트를 캡처(capture) 하는 과정, 불량유형을 분석하는 과정 및 불량 유형에 적합한 퓨즈 셋을 선정하는 과정에 대하여 알아보기로 한다. 다수의 패일 비트를 캡처하여 리페어 할 수 있으나, 본 발명의 실시예에서는 3 비트에 대한 캡처 및 3개의 매트에 대한 리페어 과정을 일 예로 설명하기로 한다.
도 7은 본 발명의 실시예에 따른 스마트 셀프 리페어 장치의 동작을 설명하기 위한 흐름도이다.
먼저, 패일 비트 캡쳐를 위하여 셀프 리페어 모드로 진입한 후(단계 S1), 첫 번째 메모리 테스트(Function_1)를 수행하여 패일이 패일이 발생하게 되면 로오/컬럼 어드레스 레지스터(110)에 저장한다. 이 과정에서 추가 패일이 발생할 때마다 어드레스 비교기(120)와 멀티비트 카운터(130)가 동작하여 불량 유형 구분을 위한 정보를 수집한다.(단계 S2) 그리고, 메모리 테스트가 끝나면 스마트 셀프 리페어 동작을 수행하게 된다.(단계 S3)
단계 S3에서의 셀프 리페어 동작을 상세하게 설명하면 다음과 같다. 먼저, 첫 번째 패일을 선택하면 첫 번째 로오/컬럼 어드레스 레지스터(110)가 선택되어(단계 S21) 패일 정보를 패일 모드 분석부(180)와 패일 영역 검색부(220)에 보낸다. 그리고, ARE 어레이(500)를 부트 업 시켜 해당 패일 영역에서 퓨즈셋을 선택하여 로오/컬럼 퓨즈셋 레지스터(230)에 저장하고 패일모드 분석부(180)에서 리페어 모드(로오 또는 컬럼)을 결정한다.(단계 S23) 이후에, ARE 어레이(500)에서 해당하는 퓨즈를 하나씩 선택하면서 셀프 리페어 동작을 수행하게 된다.(단계 S24)
이후에, 두 번째 패일이 발생하면 두 번째 로오/컬럼 어드레스 레지스터(110)가 선택되어(단계 S25) 패일 정보를 패일 모드 분석부(180)와 패일 영역 검색부(220)에 보낸다. 그리고, ARE 어레이(500)를 부트 업 시켜 해당 패일 영역에서 퓨즈셋을 선택하여 로오/컬럼 퓨즈셋 레지스터(230)에 저장하고 패일 모드 분석부(180)에서 리페어 모드(로오 또는 컬럼)을 결정한다.(단계 S26) 이후에, ARE 어레이(500)에서 해당하는 퓨즈를 하나씩 선택하면서 셀프 리페어 동작을 수행하게 된다.(단계 S28)
다음에, 세 번째 패일이 발생하면 세 번째 로오/컬럼 어드레스 레지스터(110)가 선택되어(단계 S29) 패일 정보를 패일 모드 분석부(180)와 패일 영역 검색부(220)에 보낸다. 그리고, ARE 어레이(500)를 부트 업 시켜 해당 패일 영역에서 퓨즈셋을 선택하여 로오/컬럼 퓨즈셋 레지스터(230)에 저장하고 패일모드 분석부(180)에서 리페어 모드(로오 또는 컬럼)을 결정한다.(단계 S31) 이후에, ARE 어레이(500)에서 해당하는 퓨즈를 하나씩 선택하면서 셀프 리페어 동작을 수행하게 된다.(단계 S32)
이어서, 두 번째 메모리 테스트(Function_2)를 수행하고(단계 S4), 단계 S21~S32의 과정을 포함하는 스마트 셀프 리페어 동작을 수행하게 된다.(단계 S5) 이후에, N-1 번째 메모리 테스트(Function_N-1)를 수행하고(단계 S6), 단계 S21~S32의 과정을 포함하는 스마트 셀프 리페어 동작을 수행하게 된다.(단계 S7) 그리고, N 번째 메모리 테스트(Function_N)를 수행하고(단계 S8), 단계 S21~S32의 과정을 포함하는 스마트 셀프 리페어 동작을 수행하게 된다.(단계 S9)
한편, 위의 단계 S24에서 셀프 리페어 동작을 상세하게 설명하면 다음과 같다. 본 발명의 실시예에서는 센터에 위치한 타겟 매트와, 상부 매트 및 하부 매트를 리페어하게 된다.
즉, 셀프 리페어 제어부(100)는 리페어 동작 이전에 패일 모드신호 XY_SELFIX를 체크하여 로우 레벨 또는 하이 레벨로 출력한다.(단계 S33)
만약, 패일 모드신호 XY_SELFIX가 하이 레벨인 경우 3개의 매트를 순차적으로 리페어하게 된다. 즉, 타겟 매트의 위쪽에 위치한 상부 매트를 먼저 리페어하게 된다.(단계 S34) 그리고, 타겟 매트의 아래쪽에 위치한 하부 매트를 리페어하게 된다.(단계 S35) 이후에, 타겟 매트를 리페어하게 된다.(단계 S36) 반면에, 패일 모드신호 XY_SELFIX가 로우 레벨인 경우 타겟 매트 한 개만 리페어하게 된다.(단계 S36)
도 8 및 도 9는 본 발명의 실시예에 따른 스마트 셀프 리페어 장치에서 패일 어드레스 캡처 동작을 설명하기 위한 흐름도이다.
도 8은 패일 비트의 로오 정보인 뱅크 어드레스 BANK<0:2>, 로오 어드레스 ROW<1:14> 캡쳐 흐름도이다. 그리고, 도 9는 패일 비트의 컬럼 정보인 뱅크 어드레스 BANK<0:2>, 컬럼 어드레스 COLUMN<3:9>, 매트 어드레스 RMAT<0:5> 및 패일 영역 구분신호 DOCT 캡쳐 흐름도이다.
첫 번째 패일이 발생하면 패일에 대한 로오와 컬럼 정보가 첫 번째 로오/컬럼 어드레스 레지스터(110)에 저장된다.(단계 S40) 여기서, 로오/컬럼 어드레스 레지스터(110)는 첫 번째 1회의 패일 어드레스만 저장하게 된다.
그리고, 두 번째 패일이 발생하면 패일 비트의 어드레스를 첫 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 로오/컬럼 어드레스들과 각각 비교한다.(단계 S41) 즉, 어드레스 비교부(120)는 패턴 러닝 상태에서 발생하는 모든 패일 어드레스를 비교하게 된다.
만약, 두 어드레스의 로오와 컬럼 정보가 모두 같으면 동일 비트 패일이므로 버린다. 그러나, 두 어드레스의 로오 또는 컬럼 중에 한쪽 정보가 같으면 첫 번째 로오/컬럼 멀티비트 카운터(130)에서 로오 또는 컬럼 중에서 같은 쪽의 멀티비트 카운터를 1회 증가시킨다.(단계 S42) 반면에, 로오/컬럼 어드레스가 모두 다르면 패일 어드레스를 두 번째 로오/컬럼 어드레스 레지스터(110)에 저장한다.(단계 S43) 여기서, 로오/컬럼 어드레스 레지스터(110)는 두 번째 1회의 패일 어드레스만 저장하게 된다.
이후에, 세 번째 패일이 발생하면 패일 비트의 어드레스를 첫 번째와 두 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 로오/컬럼 어드레스들과 각각 비교한다.(단계 S41, S44) 만약, 비교하는 두 어드레스의 로오와 컬럼 정보가 모두 같으면 동일 비트 패일이므로 버린다. 그러나, 두 어드레스의 로오 또는 컬럼 중에서 한쪽 정보가 같은 경우가 있으면 첫 번째나 두 번째의 해당 멀티비트 카운터(130)를 1회 증가시킨다.(단계 S42, S45) 반면에, 패일 어드레스가 첫 번째와 두 번째 로오/컬럼 어드레스(110)와 모두 다르면, 패일 어드레스를 세 번째 로오/컬럼 어드레스 레지스터(110)에 저장한다.(단계 S46) 여기서, 로오/컬럼 어드레스 레지스터(110)는 세 번째 1회의 패일 어드레스만 저장하게 된다.
이어서, 네 번째 패일이 발생하면 패일 비트의 어드레스를 첫 번째, 두 번째, 세 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 로오/컬럼 어드레스들과 각각 비교한다.(단계 S41, S44, S47) 만약, 로오나 컬럼중에서 어드레스가 같은 경우가 있으면 해당 로오/컬럼 멀티비트 카운터(130)를 증가시키고(단계 S42, S45, S48), 비교하는 로오와 컬럼 어드레스가 모두 다르거나 모두 같은 경우가 있으면 패일 정보를 버린다.
이후에, 연이은 메모리 테스트에서 다섯 번째 패일, 여섯 번째 패일 등 추가적인 패일들이 발생하는 경우 로오/컬럼 레지스터에 저장된 패일 정보들과 비교하는 동작을 메모리 테스트가 끝날때까지 반복적으로 수행하여 불량유형 정보를 수집한다. 이상에서는 메모리 테스트에서 패일의 발생시 패일 어드레스를 캡쳐 및 비교하고 멀티비트 카운터를 증가시키는 과정을 살펴보았다.
이하에서는 로오/컬럼 어드레스 레지스터(110)들을 순차적으로 선택하면서 패일의 유형을 분석하고 리페어 하는 과정을 설명하기로 한다.
먼저, 선택신호 SEL<0>가 활성화되면 선택부(150)는 첫 번째 로오/컬럼 어드레스 레지스터(110)를 선택하여 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 매트신호 MAT<0:5> 및 컬럼 영역 구분신호 OCT를 패일 영역 검색부(220)에 출력한다. 그리고, 선택부(140)는 첫 번째 멀티비트 카운터(130)를 선택하여 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT를 패일 모드 분석부(180)에 출력한다.
그러면, 패일 모드 분석부(180)는 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT를 조합하여 리페어모드 선택신호 XY_SEL를 로오/컬럼 퓨즈셋 레지스터(230)와 데이터 제어부(300)에 출력한다.
그런 다음 ARE 어레이(500)를 부트 업 시키기 위해 부트업 인에이블신호 BOOTUP_EN를 활성화시킨다. 그러면, 발진부(600)가 동작하여 클록 CLK이 활성화되고, 카운터(210)가 동작하여 카운트신호 CNT_BIT<0:M>가 활성화된다.
이후에, 패일 영역 검색부(220)는 카운트신호 CNT_BIT<0:M>와, 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 매트신호 MATS<0:5> 및 컬럼 영역 구분신호 OCT를 조합하여 패일 영역 구간을 표현하는 로오 영역신호 ROW_REGION, 컬럼 영역신호 COL_REGION, 상부 영역신호 COL_UPREGION, 하부 영역신호 COL_DNREGION를 로오/컬럼 퓨즈셋 레지스터(230)에 출력한다.
또한, 패일 영역 검색부(220)는 패일된 매트신호 MAT<0:5>를 기준으로 위쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 상부매트 선택신호 UPMAT<0:5>와, 아래쪽으로 비트라인 센스앰프(BLSA)를 공유하고 있는 하부매트 선택신호 DNMAT<0:5>를 생성하여 로오/컬럼 퓨즈셋 레지스터(230)에 출력한다.
그리고, 로오/컬럼 퓨즈셋 레지스터(230)는 ARE 어레이(500)로부터 인가되는 로오 퓨즈셋 신호 RF_EN, RF_DIS 및 컬럼 퓨즈셋 신호 CF_EN, CF_DIS들을 입력받아, 클록 CLK, 로오 영역신호 ROW_REGION, 컬럼 영역신호 COL_REGION, 상부 영역신호 COL_UPREGION, 하부 영역신호 COL_DNREGION와 조합한다. 그리고, 로오/컬럼 퓨즈셋 레지스터(230)는 로오 패일 영역에서 미사용 로오 퓨즈셋과 컬럼 패일 영역에서 미사용 컬럼 퓨즈셋을 찾아 퓨즈셋 정보를 해당하는 퓨즈셋 레지스터(237, 238)에 각각 저장한다.
또한, 컬럼 패일 매트와 비트라인 센스앰프(BLSA)를 공유하고 있는 위쪽 매트의 컬럼 패일에 해당하는 영역에서 미사용 컬럼 퓨즈셋을 검색한다. 그리고, 컬럼 패일 매트와 비트라인 센스앰프(BLSA)를 공유하고 있는 아래쪽 매트의 컬럼 패일에 해당하는 영역에서 미사용 컬럼 퓨즈셋을 검색하여, 각각 해당하는 퓨즈셋 래치(240, 241)에 저장한다.
이후에, 부트 업 동작이 끝나면 패일 모드 분석부(180)는 미사용 로오 퓨즈셋의 유무 결과인 로오 퓨즈 미사용신호 RF_OVERFLOW와 미사용 컬럼 퓨즈셋 유무 결과인 컬럼 퓨즈 미사용신호 CF_OVERFLOW, 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT에 대응하여 로오/컬럼 퓨즈셋 레지스터(230)에서 가장 적합한 리페어 모드(로오 리페어 모드 또는 컬럼 리페어 모드)를 선정한다.
여기서, 로오 퓨즈 미사용신호 RF_OVERFLOW는 미사용 로오 퓨즈셋이 있으면 하이 레벨이 되고, 없으면 로우 레벨이 된다. 또한, 컬럼 퓨즈 미사용신호 CF_OVERFLOW는 미사용 컬럼 퓨즈셋이 있으면 하이 레벨이 되고, 없으면 로우 레벨이 된다.
그리고, 패일 모드 분석부(180)는 리페어모드 선택신호 XY_SEL를 재수정하여 로오/컬럼 퓨즈셋 레지스터(230)와 데이터 제어부(300)에 출력한다. 예를 들어, 리페어모드 선택신호 XY_SEL가 로우이면, 로오 리페어 모드로 설정되어 로오 리던던트 셀을 사용한다. 반면에, 리페어모드 선택신호 XY_SEL가 하이이면, 컬럼 리페어 모드로 설정되어 컬럼 리던던트 셀을 사용한다.
이하에서는 선택된 첫 번째 패일에 대한 패일 유형 분석과, 적합한 퓨즈셋 선정 및 리페어 과정을 설명하기로 한다.
비트 패일인 경우 패일 모드 분석부(180)에 입력되는 리던던시 제어신호 XY_PRIORITY가 로우 레벨(로오 우선순위), 로오 멀티 비트신호 ROWMBIT 및 컬럼 멀티 비트신호 COLMBIT가 모두 로우 레벨이 된다. 그리고, 로오 퓨즈 미사용신호 RF_OVERFLOW가 하이 레벨인(미사용 로오 퓨즈셋 있음) 경우 리페어모드 선택신호 XY_SEL은 로우 레벨이 된다. 그러나, 로오 퓨즈 미사용신호 RF_OVERFLOW가 로우 레벨인(미사용 로오 퓨즈셋 없음)경우 리페어모드 선택신호 XY_SEL은 하이 레벨이 된다.
그리고, 비트 패일인 경우 패일 모드 분석부(180)에 입력되는 리던던시 제어신호 XY_PRIORITY가 하이 레벨(컬럼 우선순위), 로오 멀티 비트신호 ROWMBIT 및 컬럼 멀티 비트신호 COLMBIT가 모두 로우 레벨이 된다. 그리고, 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 하이 레벨인(미사용 컬럼 퓨즈셋 있음) 경우 리페어모드 선택신호 XY_SEL은 하이 레벨이 된다. 그러나, 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 로우 레벨인(미사용 컬럼 퓨즈셋 없음)경우 리페어모드 선택신호 XY_SEL은 로우 레벨이 된다.
이와 같이 비트 패일인 경우 로오나 컬럼 리던던시를 사용하여 리페어하게 된다. 비트의 패일인 경우 로오 리페어에 우선순위를 두고 리페어 하게 된다. 즉, 로오 리던던시를 사용하여 먼저 리페어를 수행하고, 로오 리던던시가 없는 경우 컬럼 리던던시를 사용하게 된다.
또한, 로오 성 패일인 경우 로오 멀티 비트신호 ROWMBIT가 하이, 컬럼 멀티 비트신호 COLMBIT가 로우가 된다. 이때, 리던던시 제어신호 XY_PRIORITY의 로직 레벨에 상관없이 로오 퓨즈 미사용신호 RF_OVERFLOW가 하이이면 리페어모드 선택신호 XY_SEL를 무조건 로우 레벨로 출력하고, 로오 퓨즈 미사용신호 RF_OVERFLOW가 로우이면 리페어모드 선택신호 XY_SEL는 하이 레벨로 출력한다. 이와 같이 로오 성 패일인 경우 로오 리던던시를 사용하여 리페어 하게 된다.
또한, 컬럼 성 패일인 경우 로오 멀티 비트신호 ROWMBIT가 로우, 컬럼 멀티 비트신호 COLMBIT가 하이가 된다. 이때, 리던던시 제어신호 XY_PRIORITY의 로직 레벨에 상관없이 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 하이이면 리페어모드 선택신호 XY_SEL를 무조건 하이 레벨로 출력하고, 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 로우이면 리페어모드 선택신호 XY_SEL는 로우 레벨로 출력한다. 이와 같이 컬럼 패일인 경우 컬럼 리던던시를 사용하여 리페어 하게 된다.
또한, 클러스터(Cluster) 성 패일인 경우 로오 멀티 비트신호 ROWMBIT와 컬럼 멀티 비트신호 COLMBIT가 모두 하이가 된다. 클러스터 성 패일인 경우 위의 비트 성 패일과 동일하게 동작한다.
이하에서는 3 매트 셀프 리페어 모드시의 동작을 설명하기로 한다. 즉, 패일 모드신호 XY_SELFIX가 로우 레벨인 경우 리페어모드 선택신호 XY_SEL는 위와 같이 동작하게 된다. 반면에, 패일 모드신호 XY_SELFIX가 하이 레벨인 경우 리페어모드 선택신호 XY_SEL는 무조건 하이 레벨로 출력된다.
로오/컬럼 퓨즈셋 레지스터(230)는 리페어모드 선택신호 XY_SEL에 의해 로오 퓨즈셋 또는 컬럼 퓨즈셋으로 선택하여 퓨즈셋 신호 FS<0:K>를 출력한다. 예를 들어, 리페어모드 선택신호 XY_SEL가 로우 레벨이면 로오 퓨즈셋을 선택하고, 리페어모드 선택신호 XY_SEL가 하이 레벨이면 컬럼 퓨즈셋을 선택하게 된다.
또한, 로오/컬럼 퓨즈셋 레지스터(230)는 로오 퓨즈 미사용신호 RF_OVERFLOW와, 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 조합된 미사용 퓨즈신호 OVERFLOW를 럽처 제어부(400)에 출력한다. 예를 들어, 리페어모드 선택신호 XY_SEL가 로우 레벨이면 로오 퓨즈 미사용신호 RF_OVERFLOW가 인에이블되고, 리페어모드 선택신호 XY_SEL가 하이 레벨이면 컬럼 퓨즈 미사용신호 CF_OVERFLOW가 인에이블된다. 모두 로우 레벨이면 미사용 퓨즈신호 OVERFLOW가 로우 레벨이 된다.
또한, 로오/컬럼 퓨즈셋 레지스터(230)는 패일 모드신호 XY_SELFIX가 하이 레벨이면 컬럼 퓨즈셋을 선택하고, 패일 모드신호 XY_SELFIX가 로우 레벨이면 위의 동작에 따라 선택된 퓨즈셋을 퓨즈셋 신호 FS<0:K>로 출력한다.
그리고, 로오 퓨즈 미사용신호 RF_OVERFLOW와 컬럼 퓨즈 미사용신호 CF_OVERFLOW 중 어느 하나라도 하이 레벨이면 미사용 퓨즈신호 OVERFLOW가 하이 레벨이 된다. 미사용 퓨즈신호 OVERFLOW가 로우 레벨인 상태에서 리페어 동작을 수행시키면 로오 패일 영역과 컬럼 패일 영역에 미사용 퓨즈셋이 없기 때문에 실제 리페어는 이루어지지 않는다
그리고, 데이터 제어부(300)는 리페어모드 선택신호 XY_SEL와 셀프 럽처신호 SELFRUP를 조합하여 메모리 리페어 데이터 MRD<0:M>, 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 퓨즈셋 신호 FS<0:k>, 매트 선택신호 SMAT<0:5> 중 일부를 선택하여 뱅크 어드레스 BANK<0:2>, 어드레스 ADD<0:N> 및 퓨즈신호 FUSE_SET<0:k>를 ARE 어레이(500)에 출력한다.
예를 들어, 셀프 럽처신호 SELFRUP가 하이 이고, 리페어모드 선택신호 XY_SEL가 로우 이면, 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 퓨즈셋 신호 FS<0:k>를 선택하여 뱅크 어드레스 BANK<0:2>, 어드레스 ADD<0:N> 및 퓨즈신호 FUSE_SET<0:k>를 ARE 어레이(500)에 출력한다.(로오 리페어를 하는 경우)
그리고, 셀프 럽처신호 SELFRUP와, 리페어모드 선택신호 XY_SEL가 모두 하이이면, 뱅크신호 BK<0:2>, 매트 선택신호 SMAT<0:5>, 패일 컬럼 어드레스 CA<3:9>, 퓨즈셋 신호 FS<0:k>를 선택하여 뱅크 어드레스 BANK<0:2>, 어드레스 ADD<0:N> 및 퓨즈신호 FUSE_SET<0:k>를 ARE 어레이(500)에 출력한다.(컬럼 리페어를 하는 경우)
또한, 셀프 럽처신호 SELFRUP가 로우 이면 리페어모드 선택신호 XY_SEL와 무관하게 메모리 리페어 데이터 MRD<0:M>를 선택하여 뱅크 어드레스 BANK<0:2>, 어드레스 ADD<0:N>, 퓨즈신호 FUSE_SET<0:k>를 ARE 어레이(500)에 출력한다. 메모리 리페어 데이터 MRD<0:M>를 선택하는 경우는 외부에서 리페어 정보를 받아 웨이퍼에서 정상 리페어 모드로 리페어 하는 경우를 나타낸다.
다음에, 리페어를 수행하기 위하여 럽처 인에이블신호 RUPTURE_EN를 인에이블시키면 럽처 제어부(400)에서 클록 CLK과 미사용 퓨즈신호 OVERFLOW를 조합하여 럽처 제어신호 RUP_CTRL<0:S>를 ARE 어레이(500)에 출력한다. 그러면, ARE 어레이(500)에서 미리 전송된 뱅크 어드레스 BANK<0:2>, 어드레스 ADD<0:N>, 퓨즈신호 FUSE_SET<0:k>를 근거로 하여 해당 퓨즈셋을 찾아 어드레스 ADD<0:N>의 비트에 해당하는 퓨즈를 하나씩 선택하면서 리페어 동작을 수행한다.
다음은 두 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 패일의 유형 분석과 리페어 과정을 살펴보기로 한다.
먼저, 선택신호 SEL<1>가 활성화되면 선택부(150)는 두 번째 로오/컬럼 어드레스 레지스터(110)를 선택하여 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 매트신호 MAT<0:5> 및 컬럼 영역 구분신호 OCT를 패일 영역 검색부(220)에 출력한다. 그리고, 선택부(140)는 두 번째 멀티비트 카운터(130)를 선택하여 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT를 패일 모드 분석부(180)에 출력한다. 이후에, 위의 패일 모드 분석부(180)의 분석 과정, 리페어 과정을 반복해서 수행하게 된다.
마지막으로, 세 번째 로오/컬럼 어드레스 레지스터(110)에 저장된 패일의 유형 분석과 리페어 과정을 살펴보기로 한다.
선택신호 SEL<2>가 활성화되면 선택부(150)는 세 번째 로오/컬럼 어드레스 레지스터(110)를 선택하여 뱅크신호 BK<0:2>, 패일 로오 어드레스 RA<1:14>, 패일 컬럼 어드레스 CA<3:9>, 매트신호 MAT<0:5> 및 컬럼 영역 구분신호 OCT를 패일 영역 검색부(220)에 출력한다. 그리고, 선택부(140)는 세 번째 멀티비트 카운터(130)를 선택하여 로오 멀티 비트신호 ROWMBIT, 컬럼 멀티 비트신호 COLMBIT를 패일 모드 분석부(180)에 출력한다. 이후에, 위의 패일 모드 분석부(180)의 분석 과정, 리페어 과정을 반복해서 수행하게 된다.
이러한 본 발명은 패키지에서 발생하는 다양한 불량유형에 따라 로오나 컬럼 리던던시를 자동으로 선택하여 최적의 리페어를 가능하도록 하므로써 패키지 수율 향상에 기여할 수 있고 수율 램프 업 시간을 단축할 수 있다.
도 10은 본 발명의 실시예에서 매트 구성을 나타낸 도면이다.
디램에서 비트라인 BL에 브리지(bridge)가 발생하면 브리지가 발생 된 매트는 (A)와 같이 불량이 발생한다. 그리고, 비트라인 센스앰프 BLSA(bit line sense amplifier)를 공유하고 있는 이웃하는 매트들도 불량이 발생하거나 불량이 잠재한다.
그러나, 기존의 셀프 리페어 구조(self-repair scheme)는 비트라인 BL 브리지에 의해 불량이 발생 된 매트만 리페어된다. 그리고, 불량이 잠재한 이웃 매트(비트라인 센스앰프를 공유하는 매트들)들은 리페어가 안돼 품질 문제의 원인이 되고 있다. 따라서, 본 발명의 실시예에서는 불량이 발생된 타겟 매트와 불량이 잠재하는 매트들까지 리페어 되게 함으로써 품질 향상이 가능하다.
복수의 매트 MAT 중 센터에 위치한 매트를 (A)와 같이 불량이 발생한 불량 매트로 가정한다. 그러면, 불량 매트의 상부에 위치한 매트는 불량 매트와 비트라인 센스앰프 BLSA를 공유하고 있다. 그리고, 불량 매트의 하부에 위치한 매트는 불량 매트와 비트라인 센스앰프 BLSA를 공유하고 있다.
만약, 패일 모드신호 XY_SELFIX가 로우 레벨이면, 로오 성, 클러스터 성, 비트 성 불량 중 하나의 경우에 해당하므로 로오 리던던트 셀을 사용하여 타겟이 되는 불량 매트만 리페어한다. 반면에, 패일 모드신호 XY_SELFIX가 하이 레벨이면 컬럼 성 불량이므로 컬럼 리던던트 셀을 사용하여 리페어하게 된다.
이때, 상부 선택신호 TECFUPREG가 인에이블되면 상부 매트를 리페어한다. 그리고, 하부 선택신호 TECFDNREG가 인에이블되면 하부 매트를 리페어한다. 그리고, 상부 선택신호 TECFUPREG와 하부 선택신호 TECFDNREG가 모두 디스에이블 되면 타겟 매트인 불량 매트를 리페어한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 패일 어드레스에 대한 각 비트 정보를 퓨즈에 저장하는 퓨즈 어레이;
    패일이 발생된 타겟 매트와 상기 타겟 매트와 센스앰프를 공유하는 인접한 상부 매트 및 하부 매트를 리페어하도록 제어하며, 패일 모드에 대응하여 패일 어드레스 정보와, 로오 퓨즈셋 정보 또는 컬럼 퓨즈셋 정보를 출력하는 셀프 리페어 제어부;
    상기 패일 어드레스 정보와, 상기 로오 퓨즈셋 정보 또는 상기 컬럼 퓨즈셋 정보에 대응하여 리페어 정보를 상기 퓨즈 어레이에 출력하는 데이터 제어부; 및
    상기 퓨즈 어레이의 럽처 동작을 제어하는 럽처 제어부를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  2. 제 1항에 있어서,
    부트업 인에이블신호와 럽처 인에이블신호에 대응하여 클록을 상기 셀프 리페어 제어부에 출력하는 발진부를 더 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  3. 제 1항에 있어서,
    상기 상부 매트는 상기 타겟 매트를 기준으로 하여 상부에 위치하며 상기 타겟 매트와 비트라인 센스앰프를 공유하고,
    상기 하부 매트는 상기 타겟 매트를 기준으로 하여 하부에 위치하며 상기 타겟 매트와 비트라인 센스앰프를 공유하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  4. 제 1항에 있어서, 상기 셀프 리페어 제어부는
    상기 패일 비트에 해당하는 로오 어드레스와 컬럼 어드레스를 저장하고, 상기 테스트시 입력되는 패일 어드레스와 기 저장된 어드레스를 비교하여 상기 패일 모드를 분석하며, 매트 어드레스에 대응하는 패일 모드신호를 출력하는 리페어 선택부; 및
    상기 패일 모드에 대응하여 상기 패일 어드레스 정보와, 상기 로오 퓨즈셋 정보 또는 상기 컬럼 퓨즈셋 정보를 출력하고, 상기 타겟 매트, 상기 상부 매트 및 상기 하부 매트 중 어느 하나를 선택하기 위한 매트 선택신호를 출력하는 퓨즈셋 선택부를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  5. 제 4항에 있어서, 상기 리페어 선택부는
    상기 패일 발생시 서로 다른 복수의 패일 비트에 해당하는 상기 로오 어드레스와 상기 컬럼 어드레스를 순차적으로 저장하고, 매트 어드레스와 패일 영역 구분신호에 대응하여 매트신호를 출력하는 로오/컬럼 어드레스 레지스터;
    상기 테스트시 추가로 입력되는 패일 셀의 패일 어드레스를 상기 로오/컬럼 어드레스 레지스터에 기 저장된 어드레스와 비교하는 어드레스 비교부;
    상기 어드레스 비교부의 출력을 카운팅하는 멀티비트 카운터; 및
    상기 테스트의 종료시 상기 멀티비트 카운터의 출력에 대응하여 상기 로오/컬럼 어드레스 레지스터에 저장된 패일 어드레스의 상기 패일 모드를 분석하여 리페어모드 선택신호를 출력하고, 상기 매트 어드레스에 대응하여 상기 패일 모드신호를 출력하는 패일 모드 분석부를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  6. 제 5항에 있어서, 상기 패일 모드 분석부는
    상기 패일 모드신호가 로우 레벨인 경우 상기 타겟 매트를 리페어하고, 상기 패일 모드신호가 하이 레벨인 경우 상기 상부 매트, 상기 하부 매트 및 상기 타겟 매트를 순차적으로 리페어하도록 제어하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  7. 제 5항에 있어서, 상기 패일 모드 분석부는
    상기 멀티비트 카운터의 출력, 셀프 럽처신호, 리던던시 제어신호, 로오 리던던시 선택신호, 컬럼 리던던시 선택신호 및 로오/컬럼 퓨즈 미사용신호를 입력받아 로오 리던던시나 컬럼 리던던시를 수행하기 위한 상기 리페어모드 선택신호 및 상기 패일 모드신호를 상기 데이터 제어부에 출력하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  8. 제 5항에 있어서, 상기 패일 모드 분석부는
    상기 멀티비트 카운터의 출력, 리던던시 제어신호, 로오 리던던시 선택신호, 컬럼 리던던시 선택신호 및 로오/컬럼 퓨즈 미사용신호를 입력받아 비트 패일, 컬럼 성 패일, 로오 성 패일, 클러스터 성 패일 여부를 판단하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  9. 제 5항에 있어서, 상기 패일 모드 분석부는
    상기 멀티비트 카운터로부터 인가되는 로오 멀티 비트신호, 컬럼 멀티 비트신호, 로오 리던던시 선택신호, 컬럼 리던던시 선택신호 및 럽쳐신호를 논리 조합하여 상기 패일 모드신호를 출력하는 선택신호 생성부; 및
    상기 로오 멀티 비트신호, 상기 컬럼 멀티 비트신호, 로오 퓨즈 미사용신호, 컬럼 퓨즈 미사용신호 및 리던던시 제어신호를 논리 조합하여 상기 리페어모드 선택신호를 생성하는 제어신호 생성부를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  10. 제 9항에 있어서, 상기 패일 모드 분석부는
    로오 성 패일, 클러스터성 패일, 비트 성 패일이 발생하면 상기 패일 모드신호가 로우 레벨이 되어 상기 타겟 매트만 리페어 되고,
    컬럼 패일이 발생되면 상기 패일 모드신호가 하이 레벨이 되어 상기 상부 매트, 상기 하부 매트 및 상기 타겟 매트가 모두 리페어되는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  11. 제 5항에 있어서, 상기 로오/컬럼 어드레스 레지스터는
    매트 어드레스, 뱅크 어드레스, 패일 된 메모리 셀의 로오 어드레스, 컬럼 어드레스, 패일 영역 구분신호를 입력받고, 저장신호에 대응하여 상기 로오 어드레스와 상기 컬럼 어드레스를 복수의 레지스터에 순차적으로 저장하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  12. 제 5항에 있어서, 상기 멀티비트 카운터는
    상기 어드레스 비교부의 비교 결과가 같은 경우 카운트 값을 증가시키는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  13. 제 5항에 있어서, 상기 리페어 선택부는
    선택신호에 대응하여 상기 로오/컬럼 어드레스 레지스터의 출력 중 어느 하나를 선택하는 제 1선택부; 및
    상기 선택신호에 대응하여 상기 멀티비트 카운터의 출력 중 어느 하나를 선택하여 상기 패일 모드 분석부에 출력하는 제 2선택부를 더 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  14. 제 4항에 있어서, 상기 퓨즈셋 선택부는
    상기 리페어 선택부의 출력에 대응하여 로오 어드레스 패일 영역, 컬럼 어드레스 패일 영역을 서치하고 리페어 대상이 되는 매트 정보를 출력하는 패일 영역 검색부; 및
    미사용된 퓨즈셋 정보를 저장하고, 상기 상부매트를 선택하기 위한 상부 선택신호와 상기 하부 매트를 선택하기 위한 하부 선택신호에 대응하여 상기 리페어 대상이 되는 매트 선택신호를 상기 데이터 제어부에 출력하는 로오/컬럼 퓨즈셋 레지스터를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  15. 제 14항에 있어서, 상기 퓨즈셋 선택부는
    클록을 카운팅하여 카운팅신호를 상기 패일 영역 검색부, 상기 로오/컬럼 퓨즈셋 레지스터, 상기 럽처 제어부 및 상기 퓨즈 어레이에 출력하는 카운터를 더 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  16. 제 14항에 있어서, 상기 패일 영역 검색부는
    매트신호를 증가시켜 출력하는 가산기;
    상기 매트신호를 감소시켜 출력하는 감산기;
    뱅크신호, 로오 어드레스 및 카운트신호에 대응하여 로오 영역신호를 출력하는 로오 패일영역 검색부;
    상기 뱅크신호, 상기 매트신호, 컬럼 영역 구분신호 및 상기 카운트신호에 대응하여 컬럼 영역신호를 출력하는 컬럼 패일영역 검색부;
    상기 뱅크신호, 상기 가산기의 출력신호, 상기 컬럼 영역 구분신호 및 상기 카운트신호에 대응하여 상부 영역신호와 상기 상부매트 선택신호를 출력하는 상부 영역 검색부; 및
    상기 뱅크신호, 상기 감산기의 출력신호, 상기 컬럼 영역 구분신호 및 상기 카운트신호에 대응하여 하부 영역신호와 상기 하부매트 선택신호를 출력하는 하부 영역 검색부를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  17. 제 14항에 있어서, 상기 로오/컬럼 퓨즈셋 레지스터는
    상기 패일 영역 검색부로부터 인가되는 로오 영역신호, 컬럼 영역신호, 클록, 상기 퓨즈 어레이로부터 인가되는 로오 퓨즈셋 신호, 컬럼 퓨즈셋 신호 및 상기 리페어모드 선택신호, 상부 영역신호, 하부 영역신호, 매트신호, 상부매트 선택신호, 하부매트 선택신호, 카운트신호, 상기 상부 선택신호, 상기 하부 선택신호 및 상기 리페어모드 선택신호를 입력받고,
    상기 패일 모드 분석부에 로오 퓨즈 미사용신호, 컬럼 퓨즈 미사용신호를 출력하고, 상기 데이터 제어부에 퓨즈셋 신호를 출력하며, 상기 럽처 제어부에 미사용 퓨즈신호와 상기 매트 선택신호를 출력하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  18. 제 14항에 있어서, 상기 로오/컬럼 퓨즈셋 레지스터는
    클록, 로오/컬럼 퓨즈셋신호를 입력받아 로오/컬럼 퓨즈셋에 퓨즈 정보를 저장하기 위한 로오/컬럼 퓨즈셋 래치신호를 출력하는 로오/컬럼 퓨즈셋 스트로브 생성부;
    상기 로오/컬럼 퓨즈셋 스트로브 생성부의 출력과 로오 영역신호, 컬럼 영역신호, 상부 영역신호, 하부 영역신호를 조합하여 로오/컬럼 래치신호, 상부 래치신호, 하부 래치신호를 출력하는 복수의 조합부;
    상기 복수의 조합부의 출력과, 카운트신호, 로오/컬럼 선택신호, 상부 선택신호, 하부 선택신호를 입력받아 미사용된 로오/컬럼 미사용 퓨즈셋 정보를 저장하고 로오 퓨즈셋신호, 컬럼 퓨즈셋신호, 상부 퓨즈셋신호, 하부 퓨즈셋신호를 출력하는 로오/컬럼 퓨즈셋 래치부; 및
    상기 로오/컬럼 퓨즈셋 래치부의 출력을 래치하여 퓨즈셋 신호를 출력하는 래치부를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  19. 제 18항에 있어서, 상기 컬럼 퓨즈셋 래치부는
    상기 복수의 조합부의 출력과, 상기 카운트신호, 상기 컬럼 선택신호, 상기 상부 선택신호, 상기 하부 선택신호를 입력받아 상기 컬럼 퓨즈셋신호, 상기 상부 퓨즈셋신호, 상기 하부 퓨즈셋신호를 출력하는 복수의 퓨즈셋 래치를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.
  20. 제 14항에 있어서, 상기 로오/컬럼 퓨즈셋 레지스터는
    상기 리페어모드 선택신호, 상기 상부 선택신호, 상기 하부 선택신호를 입력받아 로오 선택신호, 컬럼 선택신호, 상기 상부 매트와 상기 하부 매트를 선택하기 위한 선택신호를 출력하는 퓨즈셋 선택부;
    상기 퓨즈셋 선택부의 출력과 로오 래치신호, 컬럼 래치신호의 출력에 대응하여 로오/컬럼 퓨즈셋의 유무를 나타내는 신호를 출력하는 오버플로부 선택부; 및
    상기 퓨즈셋 선택부의 출력과 매트신호 및 상부매트 선택신호, 하부매트 선택신호를 입력받아 매트 선택신호를 출력하는 매트 어드레스 선택부를 포함하는 것을 특징으로 하는 스마트 셀프 리페어 장치.



KR1020160008681A 2016-01-25 2016-01-25 스마트 셀프 리페어 장치 KR20170088600A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160008681A KR20170088600A (ko) 2016-01-25 2016-01-25 스마트 셀프 리페어 장치
US15/161,606 US9653181B1 (en) 2016-01-25 2016-05-23 Smart self-repair device and method of self-repairing a package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160008681A KR20170088600A (ko) 2016-01-25 2016-01-25 스마트 셀프 리페어 장치

Publications (1)

Publication Number Publication Date
KR20170088600A true KR20170088600A (ko) 2017-08-02

Family

ID=58670588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008681A KR20170088600A (ko) 2016-01-25 2016-01-25 스마트 셀프 리페어 장치

Country Status (2)

Country Link
US (1) US9653181B1 (ko)
KR (1) KR20170088600A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190107861A (ko) * 2018-03-13 2019-09-23 에스케이하이닉스 주식회사 리던던시 영역을 리페어 하는 반도체 장치
US11901031B2 (en) 2021-11-24 2024-02-13 SK Hynix Inc. Memory device performing repair operation

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102384733B1 (ko) * 2017-09-26 2022-04-08 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
US11373726B2 (en) * 2019-04-03 2022-06-28 Texas Instruments Incorporated Management of multiple memory in-field self-repair options
US11579776B2 (en) * 2020-10-23 2023-02-14 Silicon Laboratories Inc. Optimizing power consumption of memory repair of a device
CN114550807B (zh) * 2022-01-10 2024-09-24 苏州萨沙迈半导体有限公司 存储器的自修复电路、芯片
CN118380033A (zh) * 2023-01-13 2024-07-23 长鑫存储技术有限公司 一种坏点修复电路及存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002109899A (ja) * 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
JP2002319298A (ja) 2001-02-14 2002-10-31 Mitsubishi Electric Corp 半導体集積回路装置
US20030028834A1 (en) * 2001-08-01 2003-02-06 Brown David R. Method for sharing redundant rows between banks for improved repair efficiency
KR100610015B1 (ko) * 2004-09-10 2006-08-09 삼성전자주식회사 오픈 비트라인 셀 구조의 번인 테스트 스킴을 갖는 메모리장치 및 그 방법
JP5651292B2 (ja) * 2008-04-24 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びそのテスト方法
KR100980415B1 (ko) * 2008-11-27 2010-09-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 위한 테스트 회로
KR101062859B1 (ko) * 2009-05-13 2011-09-07 주식회사 하이닉스반도체 반도체 메모리 장치
KR101062757B1 (ko) * 2009-07-31 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 회로
KR101090393B1 (ko) * 2009-09-30 2011-12-07 주식회사 하이닉스반도체 테스트 회로, 이를 이용한 반도체 메모리 장치 및 테스트 방법
KR101185549B1 (ko) * 2009-12-29 2012-09-24 에스케이하이닉스 주식회사 결함 단위셀의 구제를 위한 리던던시 회로를 포함한 반도체 메모리 장치
US9087614B2 (en) 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
KR102070729B1 (ko) 2013-11-12 2020-03-02 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20160138617A (ko) 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 스마트 셀프 리페어 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190107861A (ko) * 2018-03-13 2019-09-23 에스케이하이닉스 주식회사 리던던시 영역을 리페어 하는 반도체 장치
US11901031B2 (en) 2021-11-24 2024-02-13 SK Hynix Inc. Memory device performing repair operation

Also Published As

Publication number Publication date
US9653181B1 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
KR20160138617A (ko) 스마트 셀프 리페어 장치 및 방법
KR20170088600A (ko) 스마트 셀프 리페어 장치
KR102117633B1 (ko) 셀프 리페어 장치
KR20160148347A (ko) 셀프 리페어 장치 및 방법
US6940765B2 (en) Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test
JP5642567B2 (ja) 半導体装置及びその製造方法
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
US9666308B2 (en) Post package repair device
US11328787B2 (en) One-time programmable memory circuit and semiconductor apparatus including the same
US6826098B2 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
KR20160074211A (ko) 포스트 패키지 리페어 장치
US20070047347A1 (en) Semiconductor memory devices and a method thereof
US7035158B2 (en) Semiconductor memory with self fuse programming
KR20040011440A (ko) 메모리 저장 어레이들의 내장형 자체-복구를 위한 방법 및장치
US7656220B2 (en) Semiconductor device employing fuse circuit and method for selecting fuse circuit system
JP2001229691A (ja) 構成自在な行冗長性を有する不揮発性メモリデバイス
US9847142B2 (en) Semiconductor apparatus and repair method thereof
US6535436B2 (en) Redundant circuit and method for replacing defective memory cells in a memory device
US9570194B1 (en) Device for detecting fuse test mode using a fuse and method therefor
KR20110073953A (ko) 반도체 메모리의 퓨즈 셋 및 이를 이용한 리패어 판단 회로
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法