CN115295059B - 半导体器件及其操作方法、装置和计算机可读存储介质 - Google Patents

Abstract

本发明提供了一种半导体器件的操作方法，所述半导体器件包括多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器，所述操作方法包括：加载一熔断器组内的第一熔断器，获取第一熔断器的数据；根据所述第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理。本发明通过针对性的对使用的熔断器组进行加载，从而减少了熔断器加载的时间，提高了加载效率。本发明还提供了一种半导体器件及其操作装置，计算机可读存储介质。

Description

半导体器件及其操作方法、装置和计算机可读存储介质

技术领域

本发明属于集成电路领域，尤其涉及一种半导体器件及其操作方法、装置和计算机可读存储介质。

背景技术

存储器通常包含存储（单元）阵列，阵列中的存储单元借助于输入到存储器的行及列地址信号经选择用于进行读取及写入。行及列地址信号由地址解码电路系统处理以选择阵列中的行线及列线来存取所期望的多个存储单元。

当制造存储器时，有缺陷的存储单元可能出现于存储阵列中，为了提高存储器的良率，通常会实施冗余，即在存储器中设置一些冗余的存储单元。存储器制成后，将对每一个存储单元进行测试。当在存储器阵列中检测到有缺陷的存储单元时，就需要用冗余的存储单元来进行替换。通常使用熔断器来设置需要替换的有缺陷的存储单元的地址。根据熔断器的打断与否，可以得到不同的值，从而得到不同对应的地址值。当输入的地址与熔断器设置的地址值一致时，该地址对应的存储单元就会被冗余的存储单元所替换。

一般来说，熔断器的数据会在存储器启动的时候被获取，然后把熔断器的数据存储到相应的地方，这个过程称为熔断器的加载过程。随着存储器的容量的不断增加，其所需要的地址数量增加，同时需要的冗余存储单元也不断增加。这就使得需要的熔断器的数量也不断增加，也不断延长了整个熔断器加载的过程。

因此，如何优化熔断器的加载方法，进一步提高熔断器的加载效率，是亟待解决的问题。

发明内容

本发明是为解决上述现有技术的全部或部分问题，提供了一种半导体器件的操作方法，针对性的对使用的熔断器进行加载，从而减少了熔断器加载的时间，提高加载效率。

本发明实施例提供了一种半导体器件的操作方法，所述半导体器件包括多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器，所述操作方法包括：加载一熔断器组内的第一熔断器，获取第一熔断器的数据；根据所述第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理。本发明先通过加载熔断器组内的第一熔断器，再根据第一熔断器的数据，对熔断器组内的第二熔断器进行处理。如此，可以有针对性的对使用的熔断器进行加载，从而合理减少熔断器加载的时间，避免了因熔断器数量不断增加而导致加载时间也不断累加的缺陷，为提高加载效率提供了可行的方案。

根据所述第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理，包括：在所述第一熔断器的数据指示所述熔断器组已使用的情况下，加载所述熔断器组内的第二熔断器；和/或，在所述第一熔断器的数据指示所述熔断器组未使用的情况下，不加载所述熔断器组内的第二熔断器。判断第一熔断器的数据是否指示熔断器组对应的冗余存储单元已使用；在判断结果为否的情况下，不加载熔断器组内的第二熔断器。如此，减少了第二熔断器的加载，提高了整体熔断器组的加载速度。

所述操作方法还包括：重复执行上述实施例中所述方法的步骤直至完成所有熔断器组的加载。

所述半导体器件包括多个冗余存储单元，所述冗余存储单元用于替换缺陷存储单元；其中，所述熔断器组与所述冗余存储单元一一对应，所述熔断器组的第二熔断器数量与所述缺陷存储单元的地址位数相等。如此，在占用较小的面积下使得第二熔断器可以有效指示缺陷存储单元的地址。在其他实施例中，熔断器组的第二熔断器数量大于缺陷存储单元的地址位数。如此，预留多余的第二熔断器可以作为备用，防止第二熔断器缺陷无法有效指示缺陷存储单元的地址。

本发明实施例还提供了一种半导体器件的操作装置，所述半导体器件包括多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器，所述操作装置包括：加载模块，用于加载一熔断器组内的第一熔断器，获取第一熔断器的数据；处理模块，用于根据所述第一熔断器的数据，对同一所述熔断器组内的第二熔断器进行处理。

所述处理模块，还用于：在所述第一熔断器的数据指示所述熔断器组已使用的情况下，加载所述熔断器组内的第二熔断器；和/或，在所述第一熔断器的数据指示所述熔断器组未使用的情况下，不加载所述熔断器组内的第二熔断器。

所述操作装置还包括：多个冗余存储单元，所述冗余存储单元用于替换缺陷存储单元；其中，所述熔断器组与所述冗余存储单元一一对应，所述熔断器组的第二熔断器数量与所述缺陷存储单元的地址位数相等。

本发明还提供了一种半导体器件，包括：多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器；寄存器组件，所述寄存器组件包括多个串行设置的寄存器组，所述寄存器组包括第一寄存器和多个第二寄存器，多个第二寄存器顺次连接形成第二寄存器链，所述第二寄存器链与所述第一寄存器并行设置；其中，多个第一寄存器顺次连接形成第一寄存器链；选择器组，包括第一选择器和多个第二选择器；其中，多个所述熔断器组通过所述第一选择器与所述寄存器组件连接，相邻第二寄存器链通过所述第二选择器连接，所述第二选择器的输入包括所述第一寄存器的输出；多个短接线，所述短接线与所述第二寄存器链并行设置，所述短接线连接所述第一选择器和所述第二选择器，且相邻所述第二选择器通过所述短接线连接；其中，所述选择器组用于：根据所述第一寄存器的输出，决定第二寄存器链跳过所述熔断器组内的第二熔断器对应的寄存器。通过采用移位寄存器加载熔断器组的方式，提高了加载效率。

本发明还提供了一种半导体器件，包括：多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器；寄存器组件，所述寄存器组件包括多个串行设置的寄存器组，所述寄存器组包括并行设置的第一寄存器和多个第二寄存器，所述寄存器组与所述熔断器组一一对应，所述第一寄存器用于加载所述第一熔断器的数据，所述第二寄存器用于加载第二熔断器的数据；第一选择器，多个熔断器组通过第一选择器与所述寄存器组件连接；第一计数器，用于顺次计数所述熔断器组内的第一熔断器和第二熔断器的个数；第二计数器，用于计数熔断器组的个数；第一逻辑单元，用于对第一熔断器或第二熔断器进行计数时，选择输出对应的第一熔断器或第二熔断器的数据；第二逻辑单元，用于打开第一熔断器或第二熔断器对应的第一寄存器或第二寄存器，并将输出的所述第一熔断器或第二熔断器的数据存至对应的第一寄存器或第二寄存器内；其中，第一计数器还用于：在对第一熔断器计数时，根据第一熔断器的数据，决定是否继续对熔断器组内的第二熔断器进行计数。通过采用计数器加载熔断器组的方式，提高了加载效率。

本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上面所述的任意一种半导体器件的操作方法的步骤。

本发明还提供了一种半导体器件的操作装置，所述装置包括：处理器和用于存储能够在处理器上运行的计算机程序的存储器；其中，所述处理器用于运行所述计算机程序时，执行上面所述的任意一种半导体器件的操作方法的步骤。

与现有技术相比，本发明的主要有益效果：

本发明提供的半导体器件的操作方法以及操作装置，先通过加载熔断器组内的第一熔断器，再根据第一熔断器的数据，对所述熔断器组内的第二熔断器进行处理。如此，可以针对性的对使用的熔断器进行加载，从而减少了熔断器加载的时间，提高加载效率。

附图说明

图1a为相关技术中熔断器的加载过程；

图1b为相关技术中熔断器数据的加载序列；

图2为本发明提供的一种半导体器件的操作方法的流程示意图；

图3为本发明提供的半导体器件的操作方法中熔断器数据的加载序列；

图4为本发明提供的半导体器件的操作装置的结构示意图；

图5为本发明提供的一种半导体器件的结构示意图；

图6a为本发明提供的另一种半导体器件的结构示意图；

图6b为本发明提供的另一种半导体器件中的计数方式示意图。

具体实施方式

下面将对本发明具体实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了便于理解本发明但不以任何方式限制本发明，对于相关技术中熔断器加载的方法进行示例，如图1a和图1b所示，图1a为相关技术中采用移位寄存器加载熔断器的示意图，图1b为相关技术中熔断器的加载序列。

如图1a所示，存储器包括m个熔断器组11，每个熔断器组11中包括n个熔断器111，存储器还包括m×n个顺次连接的寄存器12，通过移位寄存器，将熔断器的数据加载到相应的寄存器中。在实际操作中，首先，读取一组熔断器的值，再通过移位寄存器，将熔断器的数据加载到相应的寄存器中。接着再读取下一组熔断器的数据，再将这些数据加载到寄存器中。前一组熔断器的数据则沿着移位寄存器往前传。

参见附图1b，存储器包括m个熔断器组11，每组熔断器中包括n个熔断器，加载移位寄存器的时钟周期为T，即加载每一熔断器的时间为T，则整个熔断器的加载过程需要的时间为m×n×T。附图1b中以26个熔断器组（A-Z组），每组熔断器中包括7个熔断器为例，例如A组包括熔断器A0至熔断器A7。图1b示出了，A组熔断器至Z组熔断器顺次加载，每组熔断器从编号0至7顺次加载的传输序列。

但是，应当理解的是，并不是所有的熔断器组都会被使用，因此没有必要加载所有的熔断器的数据。对于大部分的存储芯片来说，其冗余的存储单元数量超过芯片中坏掉的存储单元数量。如果其冗余单元的数量是少于坏掉的存储单元的数量，则芯片是不可用的。因此有部分的冗余单元对应的熔断器并没有使用。在一般的熔断器的加载过程中，所有的熔断器的值都会加载。例如DRAM芯片中需要加载存储和转移的熔断器数据可能达到数千个以上，随着工艺的发展，需要设置的冗余存储单元以及熔断器不断增加，对所有的熔断器进行加载，必然导致功耗的增加以及加载效率的低下。

基于此，本发明实施例提供了一种半导体器件的操作方法，半导体器件包括多个熔断器组，熔断器组包括第一熔断器和多个第二熔断器，参见附图2，操作方法包括：

步骤201：加载一熔断器组内的第一熔断器，获取第一熔断器的数据；

步骤202：根据第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理。

本发明先通过加载熔断器组内的第一熔断器，再根据第一熔断器的数据，对熔断器组内的第二熔断器进行处理。如此，可以针对性的对使用的熔断器进行加载，从而减少了熔断器加载的时间，提高加载效率。

具体的一个示例中，首先执行步骤201，加载一熔断器组内的第一熔断器，获取第一熔断器的数据。

半导体器件可以包括多个冗余存储单元，冗余存储单元可用于替换缺陷存储单元；熔断器组可以与冗余存储单元一一对应，第一熔断器可以用于指示冗余存储单元是否被使用，熔断器组内多个第二熔断器可以用于指示缺陷存储单元的地址。在实际操作中，所述第一熔断器可以是主熔断器，所述第二熔断器可以是从熔断器。

示例性的，第一熔断器的数据例如可以为1或0，如果读取一组熔断器中第一熔断器值为0，则表示这一组熔断器没有被使用，即这一组熔断器相关联的冗余存储单元没有替换缺陷存储单元；如果读取一组熔断器中第一熔断器值为1，则表示这一组熔断器被使用，即这一组熔断器相关联的冗余存储单元已替换缺陷存储单元。需要说明的时，第一熔断器的数据为1或0指示冗余存储单元是否被使用是为了描述方便，对此不加限定。在其他实施例中，可以通过读取第一熔断器的电压、电流、电阻、熔点或开关状态等信息，来识别熔断器组是否已使用，并不限定。

熔断器包括但不限于熔丝器件、反熔丝器件或其他可编程器件，以反熔丝器件为例，可以为由两个导电层及介于导电层之间的介质层构成的半导体器件。未编程时，导电层被介质层隔开，反熔丝两端断路。编程时（外加高压），介质层被高电场击穿，两侧的导电层之间形成电连接，反熔丝短路（熔通）。

接着，执行步骤202，根据第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理。

在一些实施例中，操作方法还包括：重复执行前述示例中操作方法的步骤直至完成所有熔断器组的加载。

在一些实施例中，根据第一熔断器的数据，对熔断器组内的第二熔断器进行处理，包括：在第一熔断器的数据指示熔断器组已使用的情况下，加载熔断器组内的第二熔断器；和/或，在第一熔断器的数据指示熔断器组未使用的情况下，不加载熔断器组内的第二熔断器。

具体的，判断第一熔断器的数据是否指示熔断器组对应的冗余存储单元已使用；在判断结果为是的情况下，加载熔断器组内的第二熔断器。

熔断器组内多个第二熔断器可以用于指示缺陷存储单元的地址，加载熔断器组内的第二熔断器，得到熔断器组对应的缺陷存储单元的地址，将与熔断器组对应的冗余的存储单元替换缺陷存储单元。

判断第一熔断器的数据是否指示熔断器组对应的冗余存储单元已使用；在判断结果为否的情况下，不加载熔断器组内的第二熔断器。如此，减少了第二熔断器的加载，提高了整体熔断器组的加载速度。

以m组熔断器，每组熔断器包括n个熔断器（1个第一熔断器和n-1个第二熔断器）为例，其中没有使用的熔断器组为k组，加载移位寄存器的时钟周期为T，即加载每一熔断器的时间为T，则整个熔断器的加载过程需要的时间为[(m-k)×n+k]×T。参见附图3，附图3为本发明提供的半导体器件的操作方法中熔断器数据的加载序列，以26个熔断器组（A-Z组），每组熔断器中包括7个熔断器（1个第一熔断器和6个第二熔断器）为例，例如A组包括第一熔断器AM和第二熔断器A0至A6，在该实施例中，B组和C组熔断器中的第一熔断器数据指示熔断器组对应的冗余存储单元未使用。图3示出了A组熔断器至Z组熔断器顺次加载，每组熔断器第一熔断器先加载，再依次从编号0至6的第二熔断器顺次加载的传输序列，其中，B组和C组熔断器只加载了第一熔断器BM和CM。

在一些实施例中，熔断器组的第二熔断器数量与缺陷存储单元的地址位数相等。示例性的，缺陷存储单元的地址例如为n位，则设置一组地址需要的熔断器的数量可以为n+1个，即n个第二熔断器和一个第一熔断器。如此，在占用较小的面积下使得第二熔断器可以有效指示缺陷存储单元的地址。在其他实施例中，熔断器组的第二熔断器数量大于缺陷存储单元的地址位数。如此，预留多余的第二熔断器可以作为备用，防止第二熔断器缺陷无法有效指示缺陷存储单元的地址。

在一些实施例中，不同熔断器组内的第二熔断器数量相等。如此，简化了制备工艺。在其他实施例中，不同熔断器组内的第二熔断器数量不等。如此，可以提高可操作性和灵活性，以对应不同存储阵列包括不同地址位的缺陷存储单元。

本发明实施例还提供了一种半导体器件的操作装置，参见附图4，半导体器件包括多个熔断器组，熔断器组包括第一熔断器和多个第二熔断器，操作装置包括：

加载模块401，用于加载一熔断器组内的第一熔断器，获取第一熔断器的数据；

处理模块402，用于根据第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理。

加载模块401，用于加载熔断器组内的第一熔断器，获取第一熔断器的数据。

半导体器件可以包括多个冗余存储单元，冗余存储单元可用于替换缺陷存储单元；熔断器组可以与冗余存储单元一一对应，第一熔断器可以用于指示冗余存储单元是否被使用，熔断器组内多个第二熔断器可以用于指示缺陷存储单元的地址。在实际操作中，所述第一熔断器可以是主熔断器，所述第二熔断器可以是从熔断器。

示例性的，第一熔断器的数据例如可以为1或0，如果读取一组熔断器中第一熔断器值为0，则表示这一组熔断器没有被使用，即这一组熔断器相关联的冗余存储单元没有替换缺陷存储单元；如果读取一组熔断器中第一熔断器值为1，则表示这一组熔断器被使用，即这一组熔断器相关联的冗余存储单元已替换缺陷存储单元。需要说明的时，第一熔断器的数据为1或0指示冗余存储单元是否被使用是为了描述方便，对此不加限定。在其他实施例中，可以通过读取第一熔断器的电压、电流、电阻、熔点或开关状态等信息，来识别熔断器组是否已使用。

熔断器包括但不限于熔丝器件、反熔丝器件或其他可编程器件，以反熔丝器件为例，可以为由两个导电层及介于导电层之间的介质层构成的半导体器件。未编程时，导电层被介质层隔开，反熔丝两端断路。编程时（外加高压），介质层被高电场击穿，两侧的导电层之间形成电连接，反熔丝短路（熔通）。

处理模块402，用于根据第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理。

处理模块402，还用于：在第一熔断器的数据指示熔断器组已使用的情况下，加载熔断器组内的第二熔断器；和/或，在第一熔断器的数据指示熔断器组未使用的情况下，不加载熔断器组内的第二熔断器。

具体的，判断第一熔断器的数据是否指示熔断器组对应的冗余存储单元已使用；在判断结果为是的情况下，加载熔断器组内的第二熔断器。

熔断器组内多个第二熔断器可以用于指示缺陷存储单元的地址，加载熔断器组内的第二熔断器，得到熔断器组对应的缺陷存储单元的地址，将与熔断器组对应的冗余的存储单元替换缺陷存储单元。

判断第一熔断器的数据是否指示熔断器组对应的冗余存储单元已使用；在判断结果为否的情况下，不加载熔断器组内的第二熔断器。如此，减少了第二熔断器的加载，提高了整体熔断器组的加载速度。以m组熔断器，每组熔断器包括n个熔断器（1个第一熔断器和n-1个第二熔断器）为例，其中没有使用的熔断器组为k组，加载移位寄存器的时钟周期为T，即加载每一熔断器的时间为T，则整个熔断器的加载过程需要的时间为[(m-k)×n+k]×T。

在一些实施例中，熔断器组的第二熔断器数量与缺陷存储单元的地址位数相等。示例性的，缺陷存储单元的地址例如为n位，则设置一组地址需要的熔断器的数量可以为n+1个，即n个第二熔断器和一个第一熔断器。如此，在占用较小的面积下使得第二熔断器可以有效指示缺陷存储单元的地址。在其他实施例中，熔断器组的第二熔断器数量大于缺陷存储单元的地址位数。如此，预留多余的第二熔断器可以作为备用，防止第二熔断器缺陷无法有效指示缺陷存储单元的地址。

在一些实施例中，不同熔断器组内的第二熔断器数量相等。如此，简化了制备工艺。在其他实施例中，不同熔断器组内的第二熔断器数量不等。如此，可以提高可操作性和灵活性，以对应不同存储阵列包括不同地址位的缺陷存储单元。

在实际应用中，加载模块401、处理模块402均可以由嵌入式系统中的中央处理器（CPU）、微处理器（MPU）、数字信号处理器（DSP）、或现场可编程门阵列（FPGA）等实现。

本发明还提供了一种半导体器件，参见附图5，半导体器件包括：

多个熔断器组41，熔断器组41包括第一熔断器411和多个第二熔断器412；

寄存器组件42’，寄存器组件42’包括多个串行设置的寄存器组42，寄存器组42包括第一寄存器421和多个第二寄存器422，多个第二寄存器422顺次连接形成第二寄存器链422’，第二寄存器链422’与第一寄存器421并行设置；其中，多个第一寄存器421顺次连接形成第一寄存器链421’，第一寄存器的输入与前一个第一寄存器的输出连接；寄存器组42与熔断器组41一一对应，第一寄存器421用于加载第一熔断器411的数据，第二寄存器422用于加载第二熔断器412的数据；

选择器组43，包括第一选择器431和多个第二选择器432；其中，多个熔断器组41通过第一选择器431与寄存器组件42’连接，相邻第二寄存器链421通过第二选择器432连接，第二选择器432的输入包括第一寄存器421的输出；

多个短接线44，短接线44与第二寄存器链422’并行设置，相邻选择器43通过短接线44连接；其中，

选择器组43用于：根据第一寄存器421的输出，决定第二寄存器链421跳过熔断器组41内的第二熔断器412对应的寄存器。

具体的，以每一组熔断器包括1个第一熔断器和3个第二熔断器，26个熔断器组（A-Z组）为例。多个熔断器组通过第一选择器与寄存器组件连接，例如A-Z组熔断器通过第一选择器依次将数据输入至寄存器组件。首先，参见附图5，A组熔断器中的第一熔断器AM通过第一选择器输入至第一寄存器，第一寄存器加载第一熔断器AM，并将第一熔断器AM的数据输入至第二选择器，第二选择器根据第一熔断器AM的数据，决定第二寄存器链是否加载A组熔断器内的第二熔断器。假设第一熔断器AM的数据为1，指示A组熔断器已使用，则将A组熔断器内的第二熔断器输入至第二寄存器，通过第二寄存器链对A组熔断器内的第二熔断器进行加载。假设第一熔断器AM的数据为0，指示A组熔断器未使用，则通过短接线直接跳过加载A组熔断器内的第二熔断器，加载下一组熔断器内的第一熔断器，例如B组熔断器内的第一熔断器BM。这里，第一选择器和第二选择器，不限定特定的设计，在多路数据传送过程中，能够根据需要将其中任意一路数据选出来。

上述实施例是通过移位寄存器加载熔断器的方式，但不限于此。本发明还提供了一种半导体器件，参见附图6a和附图6b，半导体器件包括：

多个熔断器组41，熔断器组41包括第一熔断器411和多个第二熔断器412；

寄存器组件42’，寄存器组件42’包括多个串行设置的寄存器组42，寄存器组42包括并行设置的第一寄存器421和多个第二寄存器422，寄存器组42与熔断器组41一一对应，第一寄存器421用于加载第一熔断器411的数据，第二寄存器422用于加载第二熔断器412的数据；

第一选择器431，多个熔断器组41通过第一选择器431与寄存器组件42’连接；

第一计数器51，用于顺次计数熔断器组41内的第一熔断器411和第二熔断器412的个数；

第二计数器52，用于计数熔断器组41的个数；

第一逻辑单元53，用于对第一熔断器411或第二熔断器412进行计数时，选择输出对应的第一熔断器411或第二熔断器412的数据；

第二逻辑单元54，用于打开第一熔断器411或第二熔断器412对应的第一寄存器421或第二寄存器422，并将输出的第一熔断器411或第二熔断器412的数据存至对应的第一寄存器421或第二寄存器422内；其中，

第一计数器51还用于：在对第一熔断器411计数时，根据第一熔断器411的数据，决定是否继续对熔断器组41内的第二熔断器412进行计数。

具体的，以每一组熔断器包括1个第一熔断器和3个第二熔断器，26个熔断器组（A至Z组）为例。当第一计数器和第二计数器计数到B组，第一个第一熔断器时，通过第一逻辑单元，B组的第一熔断器的值就会通过选择器被输出。同时在接收端，第二逻辑单元的输出保证B组熔断器的第一熔断器对应的第一寄存器打开，从而第一熔断器的值会被存到第一寄存器内。需要说明的是，此时有且只有一个寄存器会打开。如果读取到的第一熔断器的数据，例如为0，指示该组熔断器没有被使用，则第二计数器直接跳到下一组。如图6b所示，第Y组熔断器中的第一熔断器的值为0，则计数器直接跳到Z组。

本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器运行时，执行：加载一熔断器组内的第一熔断器，获取第一熔断器的数据；根据所述第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器，也可以是包括上述存储器之一或任意组合的各种设备，如移动电话、计算机、平板设备、个人数字助理等。

本发明实施例还提供了一种操作装置，装置包括：处理器和用于存储能够在处理器上运行的计算机程序的存储器；其中，处理器用于运行计算机程序时，执行上面所述的任意一种半导体器件的操作方法的步骤。

综上，本发明先通过加载熔断器组内的第一熔断器，再根据第一熔断器的数据，对熔断器组内的第二熔断器进行处理。如此，可以针对性的对使用的熔断器进行加载，从而减少了熔断器加载的时间，提高加载效率。

本发明为了便于叙述清楚而采用的一些常用的英文名词或字母只是用于示例性指代而非限定性解释或特定用法，不应以其可能的中文翻译或具体字母来限定本发明的保护范围。

还需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

Claims (9)

1.一种半导体器件的操作方法，其特征在于，所述半导体器件包括多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器，所述操作方法包括：

加载一熔断器组内的第一熔断器，获取第一熔断器的数据；

根据所述第一熔断器的数据，对同一熔断器组内的第二熔断器进行处理，其中，所述处理包括：

在所述第一熔断器的数据指示所述熔断器组已使用的情况下，加载所述熔断器组内的第二熔断器；和/或，

在所述第一熔断器的数据指示所述熔断器组未使用的情况下，不加载所述熔断器组内的第二熔断器。

2.根据权利要求1所述的操作方法，其特征在于，所述操作方法还包括：

重复执行权利要求1所述方法的步骤直至完成所有熔断器组的加载。

3.根据权利要求1所述的操作方法，其特征在于，

所述半导体器件包括多个冗余存储单元，所述冗余存储单元用于替换缺陷存储单元；其中，

所述熔断器组与所述冗余存储单元一一对应，所述熔断器组的第二熔断器数量与所述缺陷存储单元的地址位数相等。

4.一种半导体器件的操作装置，其特征在于，所述半导体器件包括多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器，所述操作装置包括：

加载模块，用于加载一熔断器组内的第一熔断器，获取第一熔断器的数据；

处理模块，用于根据所述第一熔断器的数据，对同一所述熔断器组内的第二熔断器进行处理，其中，所述处理包括：

在所述第一熔断器的数据指示所述熔断器组已使用的情况下，加载所述熔断器组内的第二熔断器；和/或，

在所述第一熔断器的数据指示所述熔断器组未使用的情况下，不加载所述熔断器组内的第二熔断器。

5.根据权利要求4所述的操作装置，其特征在于，还包括：

多个冗余存储单元，所述冗余存储单元用于替换缺陷存储单元；其中，

所述熔断器组与所述冗余存储单元一一对应，所述熔断器组的第二熔断器数量与所述缺陷存储单元的地址位数相等。

6.一种半导体器件，其特征在于，包括：

多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器；

寄存器组件，所述寄存器组件包括多个串行设置的寄存器组，所述寄存器组包括第一寄存器和多个第二寄存器，多个第二寄存器顺次连接形成第二寄存器链，所述第二寄存器链与所述第一寄存器并行设置；其中，多个第一寄存器顺次连接形成第一寄存器链；

选择器组，包括第一选择器和多个第二选择器；其中，多个所述熔断器组通过所述第一选择器与所述寄存器组件连接，相邻第二寄存器链通过所述第二选择器连接，所述第二选择器的输入包括所述第一寄存器的输出；

多个短接线，所述短接线与所述第二寄存器链并行设置，所述短接线连接所述第一选择器和所述第二选择器，且相邻所述第二选择器通过所述短接线连接；其中，

所述选择器组用于：根据所述第一寄存器的输出，决定第二寄存器链跳过所述熔断器组内的第二熔断器对应的寄存器。

7.一种半导体器件，其特征在于，包括：

多个熔断器组，所述熔断器组包括第一熔断器和多个第二熔断器；

寄存器组件，所述寄存器组件包括多个串行设置的寄存器组，所述寄存器组包括并行设置的第一寄存器和多个第二寄存器，所述寄存器组与所述熔断器组一一对应，所述第一寄存器用于加载所述第一熔断器的数据，所述第二寄存器用于加载第二熔断器的数据；

第一选择器，多个熔断器组通过第一选择器与所述寄存器组件连接；

第一计数器，用于顺次计数所述熔断器组内的第一熔断器和第二熔断器的个数；

第二计数器，用于计数熔断器组的个数；

第一逻辑单元，用于对第一熔断器或第二熔断器进行计数时，选择输出对应的第一熔断器或第二熔断器的数据；

第二逻辑单元，用于打开第一熔断器或第二熔断器对应的第一寄存器或第二寄存器，并将输出的所述第一熔断器或第二熔断器的数据存至对应的第一寄存器或第二寄存器内；其中，

第一计数器还用于：在对第一熔断器计数时，根据第一熔断器的数据，决定是否继续对熔断器组内的第二熔断器进行计数。

8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至3任意一项所述方法的步骤。

9.一种半导体器件的操作装置，其特征在于，所述装置包括：处理器和用于存储能够在处理器上运行的计算机程序的存储器；

其中，所述处理器用于运行所述计算机程序时，执行权利要求1至3任意一项所述方法的步骤。

Images