CN106057245A - 半导体存储器件及其操作方法 - Google Patents

半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN106057245A
CN106057245A CN201510769984.4A CN201510769984A CN106057245A CN 106057245 A CN106057245 A CN 106057245A CN 201510769984 A CN201510769984 A CN 201510769984A CN 106057245 A CN106057245 A CN 106057245A
Authority
CN
China
Prior art keywords
memory element
unit
fuse
storage unit
adaptable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510769984.4A
Other languages
English (en)
Other versions
CN106057245B (zh
Inventor
金成镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106057245A publication Critical patent/CN106057245A/zh
Application granted granted Critical
Publication of CN106057245B publication Critical patent/CN106057245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/766—Laser fuses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种半导体存储器件，可以包括：多个第一存储单元至多个第三存储单元，每个存储单元是DRAM存储单元；多个熔丝，适用于储存用于用对应的第二存储单元来替换故障的第一存储单元的修复信息；正常操作单元，适用于在正常模式期间根据修复信息来访问并刷新第一存储单元和第二存储单元中的一个或更多个；以及修复操作单元，适用于在启动模式期间将修复信息从熔丝提供至第三存储单元，以及适用于在正常模式期间将修复信息从第三存储单元提供至正常操作单元并刷新第三存储单元。

Description

半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求2015年4月6日提交的申请号为10-2015-0048455的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，且更具体地，涉及一种使用熔丝的半导体存储器件。
背景技术
半导体集成电路具有同一模式的多个组件电路。半导体集成电路也具有用来替换故障组件电路的冗余电路。
半导体存储器件具有集成在单个芯片中的大量存储单元。即使当一个存储单元出故障时，其存储芯片也不能正常运行，并且需要被舍弃。由于在单个芯片中存在很多存储单元，因此它们中的一个或更多个有缺陷是正常的。因此，为了保留那些具有故障单元的芯片以增加产率，大多数的半导体存储器件具有熔丝电路和冗余单元阵列。
半导体存储器件具有用于设置初始值的熔丝电路。
传统的熔丝电路使用类似金属布线的激光熔丝，并通过使用激光束选择性地切断金属布线来对熔丝编程。即，根据熔丝是否断开，熔丝电路将期望的信息提供给半导体集成电路。
然而，由于根据半导体集成电路中的集成水平而线之间的间距(pitch)减小，因此激光熔丝电路需要持续的设备投资。此外，激光熔丝电路需要大量时间以用于熔丝编程。此外，熔丝阵列占用相对大的面积，且激光熔丝电路能够在晶片级编程熔丝，但不能在封装级编程熔丝。
近来，电熔丝已经开始替换激光熔丝。电熔丝已经受到关注，因为它们能够克服激光熔丝的很多缺点。电熔丝类似于晶体管，并且通过将高电场施加至要被编程的熔丝的栅极来破坏其栅极介电层。
电熔丝电路可以以各种形式来实施。作为被布置为阵列的熔丝单元(在下文中被称作熔丝阵列)的阵列电熔丝电路被广泛使用。在半导体集成电路的初始化操作或上电操作期间，读取并锁存被编程在熔丝阵列中的数据以供之后使用。锁存熔丝阵列的编程数据的操作可以被称作启动操作。启动操作缩短了用于访问熔丝阵列的数据的时间。
随着半导体集成电路的集成度增大，储存在熔丝阵列中的数据量也增大。因此，熔丝阵列所占用的面积和锁存器所占用的面积二者都已经显著增大。
用于锁存熔丝阵列的数据的锁存器通常使用SRAM(其使用CMOS晶体管来维持储存在其中的数据的逻辑电平)来实现。然而，随着集成度增大以储存更多的数据，软错误率(SER，soft error rate)也增大。SER是软错误(其中SRAM数据由于中子而丢失)的概率。
发明内容
各种实施例针对一种替换用来暂时地储存熔丝数据的锁存器、能够维持高的操作速度同时占用较少的芯片面积的半导体存储器件，并且该半导体存储器件包括能够稳定地储存熔丝阵列的数据的储存电路。
在一个实施例中，半导体存储器件可以包括：多个第一存储单元至多个第三存储单元，每个存储单元是DRAM存储单元；多个熔丝，适用于储存用于将第一存储单元之中的故障的第一存储单元替换为第二存储单元之中的对应的第二存储单元的修复信息；正常操作单元，适用于在正常模式期间根据修复信息来访问并刷新第一存储单元和第二存储单元中的一个或更多个；以及修复操作单元，适用于在启动模式期间将修复信息从熔丝提供至第三存储单元，并且适用于在正常模式期间将修复信息从第三存储单元提供至正常操作单元并刷新第三存储单元。
第一存储单元可以包括M个第一单元组，M个第一单元组中的每个包括N个第一存储单元，而第二存储单元可以包括K个第二单元组，K个第二单元组中的每个包括N个第二存储单元，以及在修复操作期间K个第二单元组可以被提供以替换K个故障的第一单元组。
当在每行中可以布置第一存储单元和第二存储单元的N个存储单元时，在每列中布置M个第一存储单元和K个第二存储单元，以及当在每列中可以布置第一存储单元和第二存储单元的N个存储单元时，在每行中布置M个第一存储单元和K个第二存储单元。
熔丝可以包括K个熔丝组，并且其中K个熔丝组可以分别储存用于K个故障的第一单元组的修复信息。
正常操作单元可以包括：比较单元，适用于在正常模式期间将输入地址与修复信息相比较；以及第一执行单元，适用于在正常模式期间根据比较的结果来访问并刷新第一存储单元和第二存储单元中的一个或更多个。
修复操作单元可以包括：熔丝操作单元，适用于在启动模式期间从熔丝读取修复信息；以及第二执行单元，适用于在启动模式期间将修复信息从熔丝操作单元提供至第三存储单元，适用于在正常模式期间将修复信息从第三存储单元提供至地址比较单元，以及适用于在正常模式期间刷新第三存储单元。
半导体存储器件还可以包括：第一感测放大器，适用于在第一执行单元的控制下感测并放大储存在第一存储单元中的数据；第二感测放大器，适用于在第一执行单元的控制下感测并放大储存在第二存储单元中的数据；以及第三感测放大器，适用于在第二执行单元的控制下感测并放大储存在第三存储单元中的刷新地址。
在正常模式期间，第一执行单元和第二执行单元可以激活第一感测放大器至第三感测放大器，使得第三感测放大器在第一感测放大器和第二感测放大器的激活之前被激活。
第三存储单元中的每个可以具有比第一存储单元中的每个和第二存储单元中的每个大的电容。
修复操作单元可以在第一刷新时段中刷新第三存储单元，正常操作单元可以在第二刷新时段中刷新第一存储单元和第二存储单元中的一个或更多个，以及第二刷新时段可以比第一刷新时段短。
在一个实施例中，提供了一种半导体存储器件的操作方法，所述半导体存储器件包括：多个第一存储单元至多个第三存储单元，每个存储单元是DRAM存储单元；以及多个熔丝，储存用于将第一存储单元之中的故障的第一存储单元替换为第二存储单元之中的对应的第二存储单元的修复信息，所述操作方法包括：在启动模式期间将修复信息从熔丝加载至第三存储单元；在正常模式期间访问并刷新第三存储单元；以及在正常模式期间根据第三存储单元的修复信息来访问并刷新第一存储单元和第二存储单元中的一个或更多个。
第一存储单元可以包括M个第一单元组，M个第一单元组中的每个包括N个第一存储单元，而第二存储单元包括K个第二单元组，K个第二单元组中的每个包括N个第二存储单元，以及在修复操作期间K个第二单元组可以被提供以替换K个故障的第一单元组。
当第一存储单元和第二存储单元在每行中具有N个存储单元时，在每列中可以有M个第一存储单元和K个第二存储单元，以及当第一存储单元和第二存储单元在每列中具有N个存储单元时，在每行中可以有M个第一存储单元和K个第二存储单元。
熔丝可以包括K个熔丝组，并且K个熔丝组可以储存用于K个故障的第一单元组的修复信息。
加载修复信息可以包括：从K个熔丝组读取修复信息；以及将读取的修复信息写入至第三存储单元。
访问第一存储单元和第二存储单元中的一个或更多个可以包括：从第三存储单元读取修复信息；将修复信息与输入地址相比较；以及根据比较的结果来访问第一存储单元和第二存储单元中的一个或更多个。
访问第一存储单元和第二存储单元中的一个或更多个可以包括感测并放大储存在第一存储单元和第二存储单元中的数据，以及访问第三存储单元可以包括感测并放大储存在第三存储单元中的刷新地址。
感测并放大储存在第三存储单元中的刷新地址可以在感测并放大储存在第一存储单元和第二存储单元中的数据之前。
第三存储单元中的每个可以具有比第一存储单元中的每个和第二存储单元中的每个大的电容。
刷新第三存储单元可以在第一刷新时段中刷新第三存储单元，刷新第一存储单元和第二存储单元中的一个或更多个可以在第二刷新时段中刷新第一存储单元和第二存储单元中的一个或更多个，以及第二刷新时段可以比第一刷新时段短。
附图说明
图1是图示根据本发明的实施例的半导体存储器件的框图。
图2是图示图1中示出的正常操作单元的框图。
图3是图示图1中示出的修复操作单元的框图。
图4是图示图1至图3中示出的半导体存储器件的操作的时序图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本发明可以以不同形式来实施，并且不应当被解释为局限于本文中所陈述的实施例。相反地，这些实施例被提供使得本公开将彻底且完整，且这些实施例将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种示图和实施例中指代相同的部分。
图1是图示根据本发明的实施例的半导体存储器件的框图。
参见图1，根据本发明的实施例的半导体存储器件可以包括多个第一存储单元10、多个第二存储单元20、多个第三存储单元30、多个熔丝40、修复操作单元100和正常操作单元120。半导体存储器件还可以包括第一感测放大器12、第二感测放大器22和第三感测放大器32。
第一存储单元10中的每个可以是动态随机存取存储(DRAM)单元。
第二存储单元20中的每个可以是DRAM单元。
第三存储单元30中的每个可以是DRAM单元。
熔丝40中的每个可以是电熔丝，且具有通过熔断(rupture)过程而储存的修复信息RP_ADD<1:K>以用对应的第二存储单元20来替换有缺陷的第一存储单元10。
多个第一存储单元10可以具有M个第一单元组，M个第一单元组中的每个包括N个存储单元。多个第二存储单元20可以具有K个第二单元组，K个第二单元组中的每个包括N个存储单元。即，M个第一单元组中的每个和K个第二单元组中的每个可以包括N个存储单元。因此，在M个第一单元组之中，多达K个第一单元组可以分别由K个第二单元组来修复。
多个第三存储单元30可以暂时地储存多达K个修复地址RP_ADD<1:K>，该多达K个修复地址RP_ADD<1:K>指示多个第一存储单元10之中的包括故障的存储单元的多达K个第一单元组。因此，由于多个第二存储单元20具有K个第二单元组，因此多个第三存储单元30可以具有K个第三单元组。
作为本发明的示例性实施例，多个第一存储单元10可以被布置成N*M维的阵列。M个第一单元组可以被布置成多个第一存储单元10的N*M阵列的列。M个第一单元组中的每个在多个第一存储单元10的N*M阵列的一行中可以具有N个存储单元。多个第二存储单元20可以被布置成N*K维的阵列。K个第二单元组可以被布置成多个第二存储单元20的N*K阵列的列。K个第二单元组中的每个在多个第二存储单元20的N*K阵列的一行中可以具有N个存储单元。
多个第二存储单元20可以以单列为单位来替换多个第一存储单元10。
例如，当在多个第一存储单元10的N*M阵列中定位在第三行和第五列的第一存储单元被判定为出故障时，第五列的N个第一存储单元可以由多个第二存储单元20的N*K阵列中的第一列的N个第二存储单元来替换。类似地，当在多个第一存储单元10的N*M阵列中定位在第七行和第23列的第一存储单元被判定为出故障时，被布置在第23列中的N个第一存储单元可以由被布置在多个第二存储单元20的N*K阵列中的第二列中的N个第二存储单元来替换。
当多个第二存储单元20被布置成N*K阵列时，多个第三存储单元20可以被布置成L*K维的阵列。K个第三单元组可以被布置成多个第三存储单元30的L*K阵列的列。K个第三单元组可以分别储存修复地址RP_ADD<1:K>(每个修复地址具有L位的大小)。
多个熔丝40可以具有K个修复地址RP_ADD<1:K>，K个修复地址RP_ADD<1:K>指示多个第一存储单元10之中的包括故障的存储单元的K个第一单元组。多个熔丝40和多个第三存储单元30可以具有相同的维度。多个熔丝40可以被布置成L*K维的阵列。
作为本发明的示例性实施例的另一个示例，多个第一存储单元10可以被布置成M*N维的阵列。M个第一单元组可以被布置成多个第一存储单元10的M*N阵列的行。M个第一单元组中的每个在多个第一存储单元10的M*N阵列的一列中可以具有N个存储单元。多个第二存储单元20可以被布置成K*N维的阵列。K个第二单元组可以被布置成多个第二存储单元20的K*N阵列的行。K个第二单元组中的每个在多个第二存储单元20的K*N阵列的一列中可以具有N个存储单元。
多个第二存储单元20可以以行为单位来替换多个第一存储单元10。
例如，当在多个第一存储单元10的M*N阵列中定位在第三行和第五列的第一存储单元被判定为出故障时，第三行的N个第一存储单元可以由多个第二存储单元20的K*N阵列中的第一行的N个第二存储单元来替换。类似地，当在多个第一存储单元10的M*N阵列中定位在第七行和第23列的第一存储单元被判定为出故障时，被布置在第七行中的N个第一存储单元可以由被布置在多个第二存储单元20的K*N阵列中的第二行中的N个第二存储单元来替换。
当多个第二存储单元20被布置成K*N阵列时，多个第三存储单元30可以被布置成K*L维的阵列。K个第三单元组可以被布置成多个第三存储单元30的K*L阵列的行。K个第三单元组可以分别储存修复地址RP_ADD<1:K>(每个修复地址具有L位的大小)。
多个熔丝40可以具有K个修复地址RP_ADD<1:K>，K个修复地址RP_ADD<1:K>指示多个第一存储单元10之中的包括故障的存储单元的K个第一单元组。多个熔丝40与多个第三存储单元30可以具有相同的维度。多个熔丝40可以被布置成K*L维的阵列。
作为参考，M、N、K和L中的每个代表大于1的自然数。由于第一存储单元10的一部分由多个第二存储单元20中的对应的一部分替换，因此M可以指示大于K的自然数。
正常操作单元120可以当正常模式信号NORMAL被使能时在正常模式期间，基于通过修复操作单元100从多个第三存储单元30读取的修复信息RP_ADD<1:K>来从多个第一存储单元10读取/写入数据DATA<1:M-K>或者从多个第二存储单元20读取/写入数据DATA<1:K>，或者在第二刷新时段中刷新多个第一存储单元10或多个第二刷新单元20。
修复操作单元100可以当启动信号BOOTUP被使能时在启动模式期间通过读取命令RD_FUSE来从多个熔丝40读取修复信息RP_ADD<1:K>，以及通过写入命令WT_C3来将读取的修复信息RP_ADD<1:K>写入至多个存储单元30。此外，修复操作单元100可以在正常模式期间通过读取命令RD_C3来从多个第三存储单元30读取修复信息RD_ADD<1:K>，或者通过刷新命令RF_RP来在第一刷新时段中刷新多个第三存储单元30。
除修复信息RP_ADD<1:K>的读取/写入操作之外，修复操作单元100还可以刷新多个第三存储单元30，因为第三存储单元30中的每个是DRAM单元。
当正常操作单元120从多个第一存储单元10读取数据DATA<1:M-K>或将数据DATA<1:M-K>写入至多个第一存储单元10或者刷新多个第一存储单元10时，第一感测放大器12可以分别感测并放大多个第一存储单元10。
当正常操作单元120从多个第二存储单元20读取数据DATA<1:M-K>或将数据DATA<1:M-K>写入至多个第二存储单元20或者刷新多个第二存储单元20时，第二感测放大器22可以分别感测并放大多个第二存储单元20。
当修复操作单元100从多个第三存储单元30读取修复地址RP_ADD<1:K>或将修复地址RP_ADD<1:K>写入至多个第三存储单元30或者刷新多个第三存储单元30时，第三感测放大器32可以分别感测并放大多个第三存储单元30。
当正常操作单元120在第二刷新时段中刷新多个第一存储单元10或多个第二存储单元20时，修复操作单元100可以在第一刷新时段中刷新多个第三存储单元30。即，第一刷新时段与第二刷新时段彼此不同。
这是因为第一存储单元10中的每个和第二存储单元20中的每个中包括的电容器C1和C2的大小与第三存储单元30中的每个中包括的电容器C3的大小不同。电容器C3可以具有比电容器C1和电容器C2中的每个大的电容。下面将参照图2至图4来详细地描述这样的原因。
图2是图示图1中示出的正常操作单元120的框图。
参见图2，正常操作单元120可以包括地址比较单元122和第一执行单元124。
地址比较单元122可以在正常模式期间将输入地址IN_ADD与K个修复地址RP_ADD<1:K>相比较。
在正常模式期间，第一执行单元124可以响应于读取/写入命令RD/WT_CMD和地址比较单元122的输出信号COMP<1:K>来从多个第一存储单元10读取数据DATA<1:M-K>或将数据DATA<1:M-K>写入至多个第一存储单元10或者从多个第二存储单元20读取数据DATA<1:K>或将数据DATA<1:K>写入至多个第二存储单元20。此外，在正常模式期间，第一执行单元124可以响应于在第二刷新时段中输入的刷新正常命令REFRESH_NM和地址比较单元122的输出信号COMP<1:K>来刷新多个第一存储单元10或多个第二存储单元20。
具体地，地址比较单元122可以基于输入地址IN_ADD与修复地址RP_ADD<1:K>之间的比较来判断由输入地址IN_ADD(其与读取/写入命令RD/WT_CMD一起施加)指示的存储单元是正常的还是故障的。
从修复操作单元100施加的K个修复地址RP_ADD<1:K>可以分别代表包括故障的存储单元的K个第一单元组。地址比较单元122可以将输入地址IN_ADD与K个修复地址RP_ADD<1:K>相比较，并判断多个第一存储单元10中的由输入地址IN_ADD指示的存储单元是正常的还是故障的。
例如，当假设K个修复地址RP_ADD<1:K>之中的第三修复地址RP_ADD<3>与输入地址IN_ADD具有相同的值时，从地址比较单元122输出的第三信号COMP<3>可以具有与其他输出信号COMP<1:K>不同的逻辑状态。因此，第一执行单元124可以识别多个第一存储单元10中的由输入地址IN_ADD指示的存储单元是故障的，从而由多个第二存储单元20中包括的对应的存储单元来替换。
在此情形下，第一执行单元124可以在正常模式期间响应于读取/写入命令RD/WT_CMD来从多个第二存储单元20读取数据DATA<1:K>或将数据DATA<1:K>写入至多个第二存储单元20。此外，在正常模式期间，第一执行单元124可以响应于刷新正常命令REFRESH_NM来在第二刷新时段中刷新多个第二存储单元20。
假设所有的K个修复地址RP_ADD<1:K>都不具有与输入地址IN_ADD相同的值，地址比较单元122的所有输出信号COMP<1:K>可以具有相同的逻辑状态。因此，第一执行单元124可以识别多个第一存储单元10中的由输入地址IN_ADD指示的存储单元是正常的。
在此情形下，第一执行单元124可以在正常模式期间响应于读取/写入命令RD/WT_CMD来从多个第一存储单元10读取数据DATA<1:M-K>或将数据DATA<1:M-K>写入至多个第一存储单元10。此外，第一执行单元124可以在正常模式期间响应于刷新正常命令REFRESH_NM来在第二时段中刷新多个第一存储单元10。
图3是图示图1中示出的修复操作单元100的框图。
参见图3，修复操作单元100可以包括熔丝操作单元102和第二执行单元104。
在启动模式期间，熔丝操作单元102可以从多个熔丝40读取K个修复地址RP_ADD<1:K>。
第二执行单元104可以在启动模式期间将从熔丝操作单元102提供的K个修复地址RP_ADD<1:K>写入至多个第三存储单元30。此外，在正常模式期间，第二执行单元104可以响应于读取/写入命令RD/WT_CMD来从多个第三存储单元30读取K个修复地址RP_ADD<1:K>，并将读取的K个修复地址RP_ADD<1:K>传输至地址比较单元122。此外，第二执行单元104可以在正常模式期间响应于刷新修复命令REFRESH_RP来在第一刷新时段中刷新多个第三存储单元30。
具体地，在启动模式期间，熔丝操作单元102可以从多个熔丝40读取K个修复地址RP_ADD<1:K>。这样，通过熔丝操作单元102从多个熔丝40提供的K个修复地址RP_ADD<1:K>可以通过第二执行单元104来立即写入至多个第三存储单元30。
此外，在正常模式期间，在启动模式期间储存在第三存储单元30中的K个修复地址RP_ADD<1:K>可以响应于读取/写入命令RD/WT_CMD而从多个第三存储单元30传输至正常操作单元120。
根据本发明的示例性实施例，在正常模式期间，第二执行单元104可以在第一执行单元124之前操作。即，第二执行单元104可以提供修复地址RP_ADD<1:K>，然后地址比较单元122可以用修复地址RP_ADD<1:K>来操作以输出输出信号COMP<1:K>，然后第一执行单元124可以用输出信号COMP<1:K>来操作。
为了保证第一执行单元124和第二执行单元104的可靠的操作顺序，第三存储单元30中的每个中的电容器C3可以具有比第一存储单元10中的每个和第二存储单元中的每个中的电容C1和C2中的每个大的电容。
随着电容器C3的电容越大，第三感测器32可以更快速地从第三存储单元30感测K个修复地址RP_ADD<1:K>。
例如，假设电容器C1和电容器C2中的每个具有第一电容，而电容器C3具有是第一电容器两倍的第二电容。在此情形下，第三感测放大器32可以以第一感测放大器12和第二感测放大器22感测并放大储存在多个第一存储单元10和多个第二存储单元20中的数据DATA<1:M-K>和DATA<1:K>的两倍速度来感测并放大储存在多个第三存储单元30中的修复地址RP_ADD<1:K>。
而且，为了保证第一执行单元124和第二执行单元104的可靠的操作顺序，半导体存储器件可以在激活与多个第一存储单元10和多个第二存储单元20相对应的第一感测放大器12和第二感测放大器22之前激活与多个第三存储单元30相对应的第三感测放大器32。
第一执行单元124可以分别通过第一感测放大电压SENS_PW1和第二感测放大电压SENS_PW2来控制第一感测放大器12和第二感测放大器22的操作。第二执行单元104可以通过第三感测放大电压SENS_PW3来控制第三感测放大器32的操作。第一执行单元124和第二执行单元104可以响应于读取/写入命令RD/WT_CMD来开始它们自己的操作。
因此，根据本发明的示例性实施例，响应于读取/写入命令RD/WT_CMD，第二执行单元104可以将第三感测放大电压SENS_PW3输出至第三感测放大器32，然后第一执行单元124可以将第一感测放大电压SENS_PW1和第二感测放大电压SNES_PW2输出至第一感测放大器12和第二感测放大器22。因此，第三感测放大器32可以在第一感测放大器12和第二感测放大器22的激活之前被激活。
随着第三存储单元30中的每个的电容更大以及第三感测放大器32的激活更早，储存在第三存储单元30中的K个修复地址RP_ADD<1:K>可以在第一执行单元124开始其操作之前被输入至地址比较单元122。
由于第三存储单元30中的每个中的电容器C3具有比第一存储单元10中的每个中和第二存储单元20中的每个中包括的电容器C1和C2大的电容，因此第一存储单元10或第二存储单元20被刷新的第二刷新时段变得比第三存储单元30被刷新的第一刷新时段短。
图4是图示图1至图3中示出的半导体存储器件的操作的时序图。
参见图4，在正常模式期间，第一执行单元124和第二执行单元104可以同时开始感测并放大储存在第一存储单元10和第二存储单元20中的数据DATA<1:M-K>和DATA<1:K>以及储存在第三存储单元30中的修复地址RP_ADD<1:K>。
然而，虽然第一感测放大器12和第二感测放大器22缓慢地感测数据DATA<1:M-K>和DATA<1:K>，但第三感测放大器32可以快速地感测修复地址RP_ADD<1:K>。
这是因为第三存储单元30中的每个中包括的电容器C3具有比第一存储单元10中的每个和第二存储单元20中的每个中的电容器C1和C2大的电容。
由于感测速度差异，对修复地址RP_ADD<1:K>的感测操作可以在对数据DATA<1:M-K>和DATA<1:K>的感测操作完成之前完成。
因此，当对修复地址RP_ADD<1:K>的感测操作完成时，第二执行单元104可以将第三感测放大电压SENS_PW3施加至第三感测放大器32，并且第三感测放大器32可以放大感测到的修复地址RP_ADD<1:K>。即，第二执行单元104可以在第一感测放大器12和第二感测放大器22的激活之前激活第三感测放大器32。
当对数据DATA<1:M-K>和DATA<1:K>的感测操作完成时，第一执行单元124可以将第一感测放大电压SENS_PW1和第二感测放大电压SENS_PW2施加至第一感测放大器12和第二感测放大器22，并且第一感测放大器12和第二感测放大器22可以放大感测到的数据DATA<1:M-K>和DATA<1:K>。即，第一执行单元124可以在第三感测放大器32的激活之后激活第一感测放大器12和第二感测放大器22。
根据本发明的示例性实施例，熔丝阵列中的数据可以被暂时地储存在DRAM存储单元中而非传统的SRAM中。因此，半导体存储器件可以持续高速地操作同时消耗小量的芯片面积，并且可以稳定地储存熔丝阵列中的数据。
尽管出于说明性的目的已经描述了各种实施例，但对本领域技术人员将明显的是，在不脱离如所附权利要求书所限定的本发明的精神和范围的情况下，可以做出各种改变和修改。
通过以上实施例可以看出，本发明提供以下技术方案。
技术方案1.一种半导体存储器件，包括：
多个第一存储单元至多个第三存储单元，每个存储单元是DRAM存储单元；
多个熔丝，适用于储存用于用对应的第二存储单元来替换故障的第一存储单元的修复信息；
正常操作单元，适用于在正常模式期间根据修复信息来访问并刷新第一存储单元和第二存储单元中的一个或更多个；以及
修复操作单元，适用于在启动模式期间将修复信息从熔丝提供至第三存储单元，以及适用于在正常模式期间将修复信息从第三存储单元提供至正常操作单元并刷新第三存储单元。
技术方案2.如技术方案1所述的半导体存储器件，
其中，第一存储单元包括M个第一单元组，所述M个第一单元组中的每个包括N个第一存储单元，而第二存储单元包括K个第二单元组，所述K个第二单元组中的每个包括N个第二存储单元，以及
其中，在修复操作期间，所述K个第二单元组被提供以替换K个故障的第一单元组。
技术方案3.如技术方案2所述的半导体存储器件，
其中，当在每行中布置第一存储单元和第二存储单元的N个存储单元时，在每列中布置M个第一存储单元和K个第二存储单元，以及
其中，当在每列中布置第一存储单元和第二存储单元的N个存储单元时，在每行中布置M个第一存储单元和K个第二存储单元。
技术方案4.如技术方案2所述的半导体存储器件，
其中，熔丝包括K个熔丝组，以及
其中，所述K个熔丝组分别储存用于所述K个故障的第一单元组的修复信息。
技术方案5.如技术方案4所述的半导体存储器件，其中，正常操作单元包括：
比较单元，适用于在正常模式期间将输入地址与修复信息相比较；以及
第一执行单元，适用于在正常模式期间根据比较的结果来访问并刷新第一存储单元和第二存储单元中的一个或更多个。
技术方案6.如技术方案5所述的半导体存储器件，其中，修复操作单元包括：
熔丝操作单元，适用于在启动模式期间从熔丝读取修复信息；以及
第二执行单元，适用于在启动模式期间将修复信息从熔丝操作单元提供至第三存储单元，适用于在正常模式期间将修复信息从第三存储单元提供至地址比较单元，以及适用于在正常模式期间刷新第三存储单元。
技术方案7.如技术方案6所述的半导体存储器件，还包括：
第一感测放大器，适用于在第一执行单元的控制下感测并放大储存在第一存储单元中的数据；
第二感测放大器，适用于在第一执行单元的控制下感测并放大储存在第二存储单元中的数据；以及
第三感测放大器，适用于在第二执行单元的控制下感测并放大储存在第三存储单元中的刷新地址。
技术方案8.如技术方案7所述的半导体存储器件，其中，在正常模式期间，第一执行单元和第二执行单元激活第一感测放大器至第三感测放大器，使得第三感测放大器在第一感测放大器和第二感测放大器的激活之前被激活。
技术方案9.如技术方案1所述的半导体存储器件，
其中，第三存储单元中的每个具有比第一存储单元中的每个和第二存储单元中的每个大的电容。
技术方案10.如技术方案9所述的半导体存储器件，
其中，修复操作单元在第一刷新时段中刷新第三存储单元，
其中，正常操作单元在第二刷新时段中刷新第一存储单元和第二存储单元中的一个或更多个，以及
其中，第二刷新时段比第一刷新时段短。
技术方案11.一种半导体存储器件的操作方法，所述半导体存储器件包括：多个第一存储单元至多个第三存储单元，每个存储单元是DRAM存储单元；以及多个熔丝，储存用于用对应的第二存储单元来替换故障的第一存储单元的修复信息，所述操作方法包括：
在启动模式期间将修复信息从熔丝加载至第三存储单元；
在正常模式期间访问并刷新第三存储单元；以及
在正常模式期间根据第三存储单元的修复信息来访问并刷新第一存储单元和第二存储单元中的一个或更多个。
技术方案12.如技术方案11所述的操作方法，
其中，第一存储单元包括M个第一单元组，所述M个第一单元组中的每个包括N个第一存储单元，而第二存储单元包括K个第二单元组，所述K个第二单元组中的每个包括N个第二存储单元，以及
其中，在修复操作期间，所述K个第二单元组被提供以替换K个故障的第一单元组。
技术方案13.如技术方案12所述的操作方法，
其中，当第一存储单元和第二存储单元在每行中具有N个存储单元时，在每列中有M个第一存储单元和K个第二存储单元，以及
其中，当第一存储单元和第二存储单元在每列中具有N个存储单元时，在每行中有M个第一存储单元和K个第二存储单元。
技术方案14.如技术方案12所述的操作方法，
其中，熔丝包括K个熔丝组，以及
其中，所述K个熔丝组储存用于所述K个故障的第一单元组的修复信息。
技术方案15.如技术方案14所述的操作方法，其中，加载修复信息包括：
从所述K个熔丝组读取修复信息；以及
将读取的修复信息写入至第三存储单元。
技术方案16.如技术方案15所述的操作方法，其中，访问第一存储单元和第二存储单元中的一个或更多个包括：
从第三存储单元读取修复信息；
将修复信息与输入地址相比较；以及
根据比较的结果来访问第一存储单元和第二存储单元中的一个或更多个。
技术方案17.如技术方案16所述的操作方法，
其中，访问第一存储单元和第二存储单元中的一个或更多个包括感测并放大储存在第一存储单元和第二存储单元中的数据，以及
其中，访问第三存储单元包括感测并放大储存在第三存储单元中的刷新地址。
技术方案18.如技术方案17所述的操作方法，其中，感测并放大储存在第三存储单元中的刷新地址是在感测并放大储存在第一存储单元和第二存储单元中的数据之前。
技术方案19.如技术方案11所述的操作方法，
其中，第三存储单元中的每个具有比第一存储单元中的每个和第二存储单元中的每个大的电容。
技术方案20.如技术方案19所述的操作方法，
其中，刷新第三存储单元在第一刷新时段中刷新第三存储单元，
其中，刷新第一存储单元和第二存储单元中的一个或更多个在第二刷新时段中刷新第一存储单元和第二存储单元中的一个或更多个，以及
其中，第二刷新时段比第一刷新时段短。

Claims (10)

1.一种半导体存储器件，包括：
多个第一存储单元至多个第三存储单元，每个存储单元是DRAM存储单元；
多个熔丝，适用于储存用于用对应的第二存储单元来替换故障的第一存储单元的修复信息；
正常操作单元，适用于在正常模式期间根据修复信息来访问并刷新第一存储单元和第二存储单元中的一个或更多个；以及
修复操作单元，适用于在启动模式期间将修复信息从熔丝提供至第三存储单元，以及适用于在正常模式期间将修复信息从第三存储单元提供至正常操作单元并刷新第三存储单元。
2.如权利要求1所述的半导体存储器件，
其中，第一存储单元包括M个第一单元组，所述M个第一单元组中的每个包括N个第一存储单元，而第二存储单元包括K个第二单元组，所述K个第二单元组中的每个包括N个第二存储单元，以及
其中，在修复操作期间，所述K个第二单元组被提供以替换K个故障的第一单元组。
3.如权利要求2所述的半导体存储器件，
其中，当在每行中布置第一存储单元和第二存储单元的N个存储单元时，在每列中布置M个第一存储单元和K个第二存储单元，以及
其中，当在每列中布置第一存储单元和第二存储单元的N个存储单元时，在每行中布置M个第一存储单元和K个第二存储单元。
4.如权利要求2所述的半导体存储器件，
其中，熔丝包括K个熔丝组，以及
其中，所述K个熔丝组分别储存用于所述K个故障的第一单元组的修复信息。
5.如权利要求4所述的半导体存储器件，其中，正常操作单元包括：
比较单元，适用于在正常模式期间将输入地址与修复信息相比较；以及
第一执行单元，适用于在正常模式期间根据比较的结果来访问并刷新第一存储单元和第二存储单元中的一个或更多个。
6.如权利要求5所述的半导体存储器件，其中，修复操作单元包括：
熔丝操作单元，适用于在启动模式期间从熔丝读取修复信息；以及
第二执行单元，适用于在启动模式期间将修复信息从熔丝操作单元提供至第三存储单元，适用于在正常模式期间将修复信息从第三存储单元提供至地址比较单元，以及适用于在正常模式期间刷新第三存储单元。
7.如权利要求6所述的半导体存储器件，还包括：
第一感测放大器，适用于在第一执行单元的控制下感测并放大储存在第一存储单元中的数据；
第二感测放大器，适用于在第一执行单元的控制下感测并放大储存在第二存储单元中的数据；以及
第三感测放大器，适用于在第二执行单元的控制下感测并放大储存在第三存储单元中的刷新地址。
8.如权利要求7所述的半导体存储器件，其中，在正常模式期间，第一执行单元和第二执行单元激活第一感测放大器至第三感测放大器，使得第三感测放大器在第一感测放大器和第二感测放大器的激活之前被激活。
9.如权利要求1所述的半导体存储器件，
其中，第三存储单元中的每个具有比第一存储单元中的每个和第二存储单元中的每个大的电容。
10.一种半导体存储器件的操作方法，所述半导体存储器件包括：多个第一存储单元至多个第三存储单元，每个存储单元是DRAM存储单元；以及多个熔丝，储存用于用对应的第二存储单元来替换故障的第一存储单元的修复信息，所述操作方法包括：
在启动模式期间将修复信息从熔丝加载至第三存储单元；
在正常模式期间访问并刷新第三存储单元；以及
在正常模式期间根据第三存储单元的修复信息来访问并刷新第一存储单元和第二存储单元中的一个或更多个。
CN201510769984.4A 2015-04-06 2015-11-11 半导体存储器件及其操作方法 Active CN106057245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150048455A KR20160119586A (ko) 2015-04-06 2015-04-06 반도체 메모리 장치 및 그 동작방법
KR10-2015-0048455 2015-04-06

Publications (2)

Publication Number Publication Date
CN106057245A true CN106057245A (zh) 2016-10-26
CN106057245B CN106057245B (zh) 2020-12-08

Family

ID=57015419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510769984.4A Active CN106057245B (zh) 2015-04-06 2015-11-11 半导体存储器件及其操作方法

Country Status (3)

Country Link
US (1) US9508458B2 (zh)
KR (1) KR20160119586A (zh)
CN (1) CN106057245B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610737A (zh) * 2018-06-14 2019-12-24 赛舌尔商塔普思科技公司 存储器的修复方法
CN115295059A (zh) * 2022-10-09 2022-11-04 浙江力积存储科技有限公司 半导体器件及其操作方法、装置和计算机可读存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047447A (ko) * 2015-10-22 2017-05-08 에스케이하이닉스 주식회사 반도체 메모리 장치
CN108242251B (zh) * 2016-12-23 2019-08-16 联华电子股份有限公司 动态随机存取存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290806A (zh) * 2007-04-17 2008-10-22 海力士半导体有限公司 半导体存储器件
US20090144583A1 (en) * 2007-11-29 2009-06-04 Qimonda Ag Memory Circuit
US20100070696A1 (en) * 2008-09-17 2010-03-18 Dennis Blankenship System and Method for Packaged Memory
CN104112478A (zh) * 2013-04-17 2014-10-22 爱思开海力士有限公司 集成电路和存储器件
CN104183275A (zh) * 2013-05-28 2014-12-03 爱思开海力士有限公司 半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131018A (en) * 1990-07-31 1992-07-14 Texas Instruments Incorporated Counter circuit with two tri-state latches
KR100620838B1 (ko) 2004-05-15 2006-09-19 인터내셔널 비지네스 머신즈 코포레이션 Ｓｒａｍ을 이용하여 ｄｒａｍ 용장 퓨즈 래치를 구현하기위한 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290806A (zh) * 2007-04-17 2008-10-22 海力士半导体有限公司 半导体存储器件
US20090144583A1 (en) * 2007-11-29 2009-06-04 Qimonda Ag Memory Circuit
US20100070696A1 (en) * 2008-09-17 2010-03-18 Dennis Blankenship System and Method for Packaged Memory
CN104112478A (zh) * 2013-04-17 2014-10-22 爱思开海力士有限公司 集成电路和存储器件
CN104183275A (zh) * 2013-05-28 2014-12-03 爱思开海力士有限公司 半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610737A (zh) * 2018-06-14 2019-12-24 赛舌尔商塔普思科技公司 存储器的修复方法
CN110610737B (zh) * 2018-06-14 2021-10-29 珠海兴芯存储科技有限公司 存储器的修复方法
CN115295059A (zh) * 2022-10-09 2022-11-04 浙江力积存储科技有限公司 半导体器件及其操作方法、装置和计算机可读存储介质
CN115295059B (zh) * 2022-10-09 2023-03-03 浙江力积存储科技有限公司 半导体器件及其操作方法、装置和计算机可读存储介质

Also Published As

Publication number Publication date
US9508458B2 (en) 2016-11-29
KR20160119586A (ko) 2016-10-14
CN106057245B (zh) 2020-12-08
US20160293278A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US8274855B2 (en) Semiconductor device for performing a refresh operation
CN103377711B (zh) 具有阵列电熔丝的半导体集成电路及其驱动方法
US20070147146A1 (en) Semiconductor memory
US8913451B2 (en) Memory device and test method thereof
CN106057245A (zh) 半导体存储器件及其操作方法
CN102385934B (zh) 用于位单元修复的方法和装置
JP2013182659A (ja) メモリ装置、テスト装置及びこれらの動作方法並びにメモリシステム及び伝送動作方法
TW201734879A (zh) 以sram為基礎的認證電路
US9030898B2 (en) Semiconductor device
CN105989893A (zh) 半导体器件
US8867288B2 (en) Memory device and test method thereof
CN101042931B (zh) 半导体存储装置
US10020074B1 (en) Nonvolatile storage circuit and semiconductor memory device including the same
US9852814B1 (en) Rupture control device and semiconductor device to improve yield
JP4257353B2 (ja) 半導体記憶装置
US20060274586A1 (en) Semiconductor memory device with redundancy function
US20120269018A1 (en) Memory system having memory and memory controller and operation method thereof
US9728235B2 (en) Semiconductor device and semiconductor memory device
KR20210117557A (ko) 반도체 메모리 장치 및 반도체 메모리 장치에서의 리페어 방법
CN110010188A (zh) 存储器件及其操作方法
US6650577B2 (en) Integrated semiconductor memory having memory cells in a plurality of memory cell arrays and method for repairing such a memory
US20160005496A1 (en) Semiconductor memory device and operating method thereof
US20150095564A1 (en) Apparatus and method for selecting memory outside a memory array
US9761330B1 (en) Semiconductor device
KR102384769B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant