KR970051443A - 리페어 효율을 향상시킨 반도체 메모리 장치 - Google Patents

리페어 효율을 향상시킨 반도체 메모리 장치 Download PDF

Info

Publication number
KR970051443A
KR970051443A KR1019950065999A KR19950065999A KR970051443A KR 970051443 A KR970051443 A KR 970051443A KR 1019950065999 A KR1019950065999 A KR 1019950065999A KR 19950065999 A KR19950065999 A KR 19950065999A KR 970051443 A KR970051443 A KR 970051443A
Authority
KR
South Korea
Prior art keywords
column
address
redundancy
memory device
semiconductor memory
Prior art date
Application number
KR1019950065999A
Other languages
English (en)
Other versions
KR0172243B1 (ko
Inventor
김호기
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950065999A priority Critical patent/KR0172243B1/ko
Publication of KR970051443A publication Critical patent/KR970051443A/ko
Application granted granted Critical
Publication of KR0172243B1 publication Critical patent/KR0172243B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Dram (AREA)

Abstract

본 발명은 한 칩내에서 다수의 리프레쉬 사이클을 구현할때 리프레쉬 사이클에 따른 리페어 효율을 향상시킨 반도체 메모리 장치에 관한 것으로, 각 단위 셀 블럭 사이에 각각 접속되며 리페어할 셀의 컬럼을 선택하는 리던던시 컬런 엑세스 수단과, 블럭선택 어드레스 및 컬럼 어드레스를 입력으로 하는 결함 셀의 주소가 프로그래밍된 퓨즈를 이용하여 결함 셀의 컬럼을 선택하는 프로그램된 어드레스 신호를 출력하는 리던던시 어드레스 선택수단과, 상기 리던던시 어드레스 선택수단으로부터의 출력신호를 조합하여 한개의 리던던시 컬럼당 적어도 두개 이상의 출력신호를 만들어 상기 리던던시 컬럼 엑세스 수단으로 출력하는 컬럼 디코더 수단을 구비하였다.

Description

리페어 효율을 향상시킨 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1 실시예에 의한 8M 셀 블럭의 구성회로도.
제5도는 본 발명의 제2 실시예에 의한 8M 셀 블럭의 구성회로도.

Claims (4)

  1. 다수 개의 단위 셀 블럭으로 구성된 반도체 메모리 장치에 있어서, 상기 각 단위 셀 블럭 사이에 각각 접속되며 리페어할 셀의 컬럼을 선택하는 리던던시 컬럼 엑세스 수단과, 블럭선택 어드레스 및 컬럼 어드레스를 입력으로 하여 결함 셀의 주소가 프로그래밍된 퓨즈를 이용하여 결함 셀의 컬럼을 선택하는 프로그램된 어드레스 신호를 출력하는 리던던시 어드레스 선택수단과, 상기 리던던시 어드레스 선택수단으로부터의 출력신호를 조합하여 한개의 리던던시 컬럼당 적어도 두개 이상의 출력신호를 만들어 상기 리던던시 컬럼 엑세스 수단으로 출력하는 컬럼 디코더 수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 컬럼 디코더 수단은 3개의 출력신호를 가지며, 그중 하나는 나머지 두개의 신호를 OR연산한 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 OR연산에 의해 만들어진 한개의 출력신호는 리프레시 모드에 따라서 컬럼 디코더 수단의 출력이 중복되는 상기 리던던시 컬럼 엑세스 수단으로 입력되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 컬럼 디코더 수단은 2개의 출력신호를 가지며, 그중 하나를 블럭선택신호에 의해 선택하여 리프레시 모드에 따라서 컬럼 디코더 수단의 출력이 중복되는 상기 리던던시 컬럼 엑세스 수단으로입력하는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065999A 1995-12-29 1995-12-29 리페어 효율을 향상시킨 반도체 메모리 장치 KR0172243B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065999A KR0172243B1 (ko) 1995-12-29 1995-12-29 리페어 효율을 향상시킨 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065999A KR0172243B1 (ko) 1995-12-29 1995-12-29 리페어 효율을 향상시킨 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970051443A true KR970051443A (ko) 1997-07-29
KR0172243B1 KR0172243B1 (ko) 1999-03-30

Family

ID=19447181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065999A KR0172243B1 (ko) 1995-12-29 1995-12-29 리페어 효율을 향상시킨 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR0172243B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010070155A (ko) * 1999-10-27 2001-07-25 나까무라 쇼오 리던던시 연산시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826641B1 (ko) * 2006-03-21 2008-05-02 주식회사 하이닉스반도체 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010070155A (ko) * 1999-10-27 2001-07-25 나까무라 쇼오 리던던시 연산시스템

Also Published As

Publication number Publication date
KR0172243B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR930024021A (ko) 반도체 메모리 장치의 컬럼 리던던시
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR950024220A (ko) 용장 회로 장치
KR960008855A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
KR940016279A (ko) 리던던시 효율이 향상되는 반도체 메모리 장치
KR910005321A (ko) 반도체 기억장치
KR950015398A (ko) 더블로우디코오더를 가지는 반도체 메모리 장치에서의 로우리던던시회로 및 방법
KR960002796A (ko) 반도체 소자의 컬럼 리던던시 장치
KR940020415A (ko) 메모리용 컬럼 여유도 회로(column redundance circuit configuration for a memory)
KR960002368A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR970051443A (ko) 리페어 효율을 향상시킨 반도체 메모리 장치
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
KR850004856A (ko) 프로그래머블 반도체 메모리장치
KR960012016A (ko) 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
KR970008190A (ko) 반도체장치의 모드 설정회로
KR950020754A (ko) 컬럼 리던던시 회로
KR100385956B1 (ko) 효율적인 칼럼 리던던시 스킴을 갖는 반도체 메모리장치
KR970012777A (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
KR970051446A (ko) 리던던시 로오 디코더 회로
KR970051416A (ko) 반도체 메모리의 칼럼 리던던시 회로
KR970012709A (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR960015902A (ko) 반도체 기억소자를 리페어하기 위한 장치
KR970051419A (ko) 반도체 메모리 장치의 로우 리던던시 회로
KR970003214A (ko) 로우리던던시기능을 가지는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee