KR960008855A - 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법 - Google Patents

반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법 Download PDF

Info

Publication number
KR960008855A
KR960008855A KR1019940021091A KR19940021091A KR960008855A KR 960008855 A KR960008855 A KR 960008855A KR 1019940021091 A KR1019940021091 A KR 1019940021091A KR 19940021091 A KR19940021091 A KR 19940021091A KR 960008855 A KR960008855 A KR 960008855A
Authority
KR
South Korea
Prior art keywords
column address
repair
redundancy
column
signal
Prior art date
Application number
KR1019940021091A
Other languages
English (en)
Other versions
KR0130030B1 (ko
Inventor
박철우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940021091A priority Critical patent/KR0130030B1/ko
Priority to US08/518,863 priority patent/US5621691A/en
Priority to JP7216054A priority patent/JP2777091B2/ja
Publication of KR960008855A publication Critical patent/KR960008855A/ko
Application granted granted Critical
Publication of KR0130030B1 publication Critical patent/KR0130030B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/802—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/806—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by reducing size of decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 결함 메모리셀을 노멀 메모리셀로 대체하기 위한 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서, 퓨즈컷팅에 의하여 리페어 컬럼 어드레스를 프로그램하여 프로그램된 상기 리페어 컬럼 어드레스와 외부로부터 입력되는 컬럼어드레스를 비교한 후 상기 리페어 컬럼 어드레스를 디코딩하여 그 디코딩 결과에 따라, 데이타 입력버퍼로부터 입력된 데이타에 상응하여 컬럼 리던던시 인에이블 신호를 발생함을 특징으로 한다. 본 발명에 의하여 퓨즈의 갯수를 수를 최소로하여 전체적인 칩면적으로 감소시킬 수 있으며, 컬럼어드레스당 하나의 퓨즈를 구비하여 컷팅에 따른 공정상의 용이함을 확보할 수 있으며, 데이타 입력 퓨즈를 제거하고 데이타 입력 버퍼로부터 직접 데이타를 입력하여 리던던시 컬럼 선택신호를 코딩함으로써 동작 속도를 향상시킬 수 있는 효과가 있다.

Description

반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 컬럼 리던던시 회로를 보이는 도면.

Claims (8)

  1. 결함 메모리 셀을 노멀 메모리 셀로 대체하기 위한 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서, 퓨즈 컷팅에 의하여 리페어 컬럼 어드레스를 프로그램하여 프로그램된 상기 리페어 컬럼 어드레스의 외부로부터 입력되는 컬럼 어드레스를 비교한 후 상기 리페어 컬럼 어드레스를 디코딩하여 그 디코딩 결과에 따라 데이타 입력 버퍼로 부터 입력된 데이타에 상응하여 컬럼 리던던시 인에이블 신호를 발생함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 리페어 컬럼 어드레스와 외부로부터 입력되는 컬럼 어드레스는 배타적 논리합으로 비교됨을 특징으로 하는 반도체 메모리 장치.
  3. 결합 메모리 셀을 노멀 메모리 셀로 대체하기 위한 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서, 리페어 컬럼 어드레스를 프로그램하기 위한 프로그램 수단과, 프로그램된 상기 리페어 컬럼 어드레스를 외부로부터 입력되는 컬럼 어드레스와 비교하여 그 비교 결과를 조합하여 리던던시 인에이블 제어 신호를 발생하는 비교 수단과, 상기 리페어 컬럼 어드레스 신호를 디코딩하여 디코딩 신호를 출력하기 위한 디코딩 수단과, 상기 디코딩 신호가 데이타 입력 신호를 조합하여 상기 리던던시 인에이블 제어 신호에 대응하여 리던던시 컬럼 선택신호를 인에이블하는 리던던시 컬럼 선택수단을 구비함을 특징으로 하는 컬럼 리던던시 회로.
  4. 제3항에 있어서, 상기 프로그램 수단은 상기 리페어 컬럼 어드레스에 따라 컷팅 여부가 결정되는 다수의 퓨즈 수단과, 리페어가 완료되었음을 알리는 마스터 퓨즈 수단으로 이루어짐을 특징으로 하는 컬럼 리던던시회로.
  5. 제3항에 있어서, 상기 비교 수단은 상기 컬럼 어드레스와 상기 리페어 컬럼 어드레스를 입력으로 하여 배타적 논리합을 수행함을 특징으로 하는 컬럼 리던던시 회로.
  6. 결함 메모리 셀을 노멀 메모리 셀로 대체하기 위한 리던던시 방법에 있어서, 리페어 컬럼 어드레스를 프로그램하기 위한 프로그램 과정과, 프로그램된 상기 리페어 컬럼 어드레스를 외부로부터 입력되는 컬럼 어드레스와 비교하여 그 비교 결과를 조합하여 리던던시 인에이블 제어 신호를 발생하는 비교 과정과, 상기 리페어 컬럼 어드레스 신호를 디코딩하여 디코딩 신호를 출력하기 위한 디코딩 과정과, 상기 디코딩 신호와 데이타 입력 신호를 조합하여 상기 리던던시 인에이블 제어 신호에 대응하여 리던던시 컬럼 선택신호를 인에이블하는 과정을 구비함을 특징으로 하는 컬럼 리던던시 방법.
  7. 제6항에 있어서, 상기 프로그램 수단은 상기 리페어 컬럼 어드레스에 따라 다수의 퓨즈 수단을 컷팅하는 제1컷팅 과정과, 리페어가 완료되었음을 알리는 마스터 퓨즈 수단을 컷팅하는 제2컷팅 과정으로 이루어짐을 특징으로 하는 컬럼 리던던시 방법.
  8. 제6항에 있어서, 상기 비교 과정은 상기 컬럼 어드레스와 상기 리페어 컬럼 어드레스를 입력으로 하여 배타적 논리합을 수행함을 특징으로 하는 컬럼 리던던시 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940021091A 1994-08-25 1994-08-25 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법 KR0130030B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940021091A KR0130030B1 (ko) 1994-08-25 1994-08-25 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
US08/518,863 US5621691A (en) 1994-08-25 1995-08-24 Column redundancy circuit and method of semiconductor memory device
JP7216054A JP2777091B2 (ja) 1994-08-25 1995-08-24 半導体メモリ装置のカラム冗長方法及びその回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940021091A KR0130030B1 (ko) 1994-08-25 1994-08-25 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR960008855A true KR960008855A (ko) 1996-03-22
KR0130030B1 KR0130030B1 (ko) 1998-10-01

Family

ID=19391164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021091A KR0130030B1 (ko) 1994-08-25 1994-08-25 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법

Country Status (3)

Country Link
US (1) US5621691A (ko)
JP (1) JP2777091B2 (ko)
KR (1) KR0130030B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356803B1 (ko) * 2000-11-23 2002-10-18 주식회사 하이닉스반도체 컬럼 리페어 회로
KR100390146B1 (ko) * 2001-01-31 2003-07-04 삼성전자주식회사 번-인 테스트 기능을 구비한 반도체 메모리 장치

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3192081B2 (ja) * 1996-02-28 2001-07-23 日本電気株式会社 半導体記憶装置
JPH09306183A (ja) * 1996-05-10 1997-11-28 Mitsubishi Electric Corp 半導体記憶装置
US5828624A (en) * 1996-12-23 1998-10-27 Cypress Semiconductor Corporation Decoder circuit and method for disabling a number of columns or rows in a memory
CA2202692C (en) * 1997-04-14 2006-06-13 Mosaid Technologies Incorporated Column redundancy in semiconductor memories
JPH10326496A (ja) * 1997-05-26 1998-12-08 Hitachi Ltd 半導体記憶装置
US5831916A (en) * 1997-06-20 1998-11-03 Siemens Aktiengesellschaft Redundant circuits and methods therefor
US5999463A (en) * 1997-07-21 1999-12-07 Samsung Electronics Co., Ltd. Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks
US5886940A (en) * 1997-08-21 1999-03-23 Micron Technology, Inc. Self-protected circuit for non-selected programmable elements during programming
US5917763A (en) * 1997-09-12 1999-06-29 Micron Technology, Inc. Method and apparatus for repairing opens on global column lines
KR100252053B1 (ko) * 1997-12-04 2000-05-01 윤종용 칼럼 방향의 데이터 입출력선을 가지는 반도체메모리장치와불량셀 구제회로 및 방법
GB2369909B (en) * 1997-12-04 2002-08-28 Samsung Electronics Co Ltd Faulty cell repairing method for a semiconductor memory
WO1999030327A1 (fr) * 1997-12-11 1999-06-17 Seiko Epson Corporation Dispositif a memoire a semiconducteur, dispositif a semiconducteur et appareil electronique dans lequel il est utilise
KR100282226B1 (ko) * 1998-06-24 2001-02-15 김영환 반도체 메모리의 구제회로
JP3880210B2 (ja) * 1998-08-04 2007-02-14 エルピーダメモリ株式会社 半導体装置
US5977863A (en) * 1998-08-10 1999-11-02 Cts Corporation Low cross talk ball grid array resistor network
US6137735A (en) * 1998-10-30 2000-10-24 Mosaid Technologies Incorporated Column redundancy circuit with reduced signal path delay
JP3301398B2 (ja) 1998-11-26 2002-07-15 日本電気株式会社 半導体記憶装置
KR100370232B1 (ko) 1999-04-28 2003-01-29 삼성전자 주식회사 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로
US6370074B1 (en) * 2000-05-05 2002-04-09 Agere Systems Guardian Corp Redundant encoding for buried metal fuses
US6426911B1 (en) * 2000-10-19 2002-07-30 Infineon Technologies Ag Area efficient method for programming electrical fuses
DE10205196C2 (de) * 2002-02-08 2003-12-18 Infineon Technologies Ag Adressiereinrichtung zum Selektieren regulärer und redundanter Elemente
JP4048884B2 (ja) * 2002-09-10 2008-02-20 セイコーエプソン株式会社 ヒューズ回路及び表示駆動回路
US6868021B2 (en) 2002-09-27 2005-03-15 Oki Electric Industry Co., Ltd. Rapidly testable semiconductor memory device
DE10318771B4 (de) * 2003-04-25 2007-12-27 Infineon Technologies Ag Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs
US6928377B2 (en) * 2003-09-09 2005-08-09 International Business Machines Corporation Self-test architecture to implement data column redundancy in a RAM
KR101165027B1 (ko) * 2004-06-30 2012-07-13 삼성전자주식회사 반도체 메모리 장치에서의 리던던시 프로그램 회로
US7286417B2 (en) * 2005-06-21 2007-10-23 Micron Technology, Inc. Low power dissipation voltage generator
US7254078B1 (en) * 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
US7915916B2 (en) * 2006-06-01 2011-03-29 Micron Technology, Inc. Antifuse programming circuit with snapback select transistor
KR100827659B1 (ko) * 2006-09-20 2008-05-07 삼성전자주식회사 반도체 메모리 장치
US7723820B2 (en) * 2006-12-28 2010-05-25 International Business Machines Corporation Transistor based antifuse with integrated heating element
KR100904730B1 (ko) * 2007-02-21 2009-06-26 주식회사 하이닉스반도체 리페어신호 생성회로
US7714326B2 (en) * 2007-03-07 2010-05-11 International Business Machines Corporation Electrical antifuse with integrated sensor
US7674691B2 (en) 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
US20080218247A1 (en) * 2007-03-07 2008-09-11 International Business Machines Corporation Method for automatically adjusting electrical fuse programming voltage
US7851885B2 (en) * 2007-03-07 2010-12-14 International Business Machines Corporation Methods and systems involving electrically programmable fuses
US7732893B2 (en) * 2007-03-07 2010-06-08 International Business Machines Corporation Electrical fuse structure for higher post-programming resistance
JP2009016568A (ja) * 2007-07-04 2009-01-22 Toshiba Corp 半導体集積回路装置
US8976604B2 (en) 2012-02-13 2015-03-10 Macronix International Co., Lt. Method and apparatus for copying data with a memory array having redundant memory
US9165680B2 (en) 2013-03-11 2015-10-20 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
US9773571B2 (en) 2014-12-16 2017-09-26 Macronix International Co., Ltd. Memory repair redundancy with array cache redundancy
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
US9514815B1 (en) 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses
CN115132246A (zh) * 2022-06-27 2022-09-30 长鑫存储技术有限公司 一种半导体存储器及其控制方法、存储器系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795393B2 (ja) * 1985-06-21 1995-10-11 株式会社日立製作所 ダイナミツク型ｒａｍ
KR890003691B1 (ko) * 1986-08-22 1989-09-30 삼성전자 주식회사 블럭 열 리던던씨 회로
KR910005601B1 (ko) * 1989-05-24 1991-07-31 삼성전자주식회사 리던던트 블럭을 가지는 반도체 메모리장치
KR950000275B1 (ko) * 1992-05-06 1995-01-12 삼성전자 주식회사 반도체 메모리 장치의 컬럼 리던던시

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356803B1 (ko) * 2000-11-23 2002-10-18 주식회사 하이닉스반도체 컬럼 리페어 회로
KR100390146B1 (ko) * 2001-01-31 2003-07-04 삼성전자주식회사 번-인 테스트 기능을 구비한 반도체 메모리 장치

Also Published As

Publication number Publication date
KR0130030B1 (ko) 1998-10-01
US5621691A (en) 1997-04-15
JPH0877791A (ja) 1996-03-22
JP2777091B2 (ja) 1998-07-16

Similar Documents

Publication Publication Date Title
KR960008855A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
KR960016807B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR960025799A (ko) 반도체 메모리장치의 결함 셀 구제회로 및 방법
CN101777387A (zh) 冗余程序电路及其方法
KR950015398A (ko) 더블로우디코오더를 가지는 반도체 메모리 장치에서의 로우리던던시회로 및 방법
US6094381A (en) Semiconductor memory device with redundancy circuit
US6788597B2 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
KR960002368A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR910007000A (ko) 여유 수단을 가지는 반도체 메모리 장치
KR20070082815A (ko) 포스트 패키지 리페어 회로를 구비하는 반도체 메모리 장치및 포스트 패키지 리페어 방법
KR100639635B1 (ko) 반도체 기억 장치
US5857069A (en) Technique for recovering defective memory
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
US6288964B1 (en) Method to electrically program antifuses
JP3042103B2 (ja) 半導体記憶装置
KR100253395B1 (ko) 로우/컬럼 선택 회로
KR930014622A (ko) 컬럼 리페어의 입출력 선택회로
KR930003164A (ko) 반도체메모리 리던던시 장치
KR950020754A (ko) 컬럼 리던던시 회로
JPH1166881A (ja) 半導体記憶装置
KR930003163A (ko) 리던던시 회로를 구비하는 반도체 메모리 장치
JPH0554692A (ja) 半導体記憶装置
KR100772092B1 (ko) 반도체 메모리 장치
KR970051443A (ko) 리페어 효율을 향상시킨 반도체 메모리 장치
JPH02285589A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee