KR100282226B1 - 반도체 메모리의 구제회로 - Google Patents

반도체 메모리의 구제회로 Download PDF

Info

Publication number
KR100282226B1
KR100282226B1 KR1019980023807A KR19980023807A KR100282226B1 KR 100282226 B1 KR100282226 B1 KR 100282226B1 KR 1019980023807 A KR1019980023807 A KR 1019980023807A KR 19980023807 A KR19980023807 A KR 19980023807A KR 100282226 B1 KR100282226 B1 KR 100282226B1
Authority
KR
South Korea
Prior art keywords
signal
mat
relief
column
circuit
Prior art date
Application number
KR1019980023807A
Other languages
English (en)
Other versions
KR20000002861A (ko
Inventor
김성훈
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980023807A priority Critical patent/KR100282226B1/ko
Priority to US09/153,343 priority patent/US5953270A/en
Publication of KR20000002861A publication Critical patent/KR20000002861A/ko
Application granted granted Critical
Publication of KR100282226B1 publication Critical patent/KR100282226B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/806—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by reducing size of decoders

Abstract

본 발명은 하나의 Y-디코더가 두 개의 메모리 셀 어레이를 구비하는 반도체 메모리의 구제회로에 관한 것으로, 특히 두 개의 메모리 셀 어레이를 독립적으로 구제할 수 있도록 함으로써 구제효율을 향상시킨 반도체 메모리의 구제회로에 관한 것이다. 이를 위하여 본 발명의 구제회로는, 내부 로우어드레스 신호를 입력받아 제 1 메모리 셀 어레이의 워드라인을 구제하기 위한 제 1 매트선택신호를 출력하는 제 1 로우 구제회로와; 내부 로우어드레스 신호를 입력받아 제 2 메모리 셀 어레이의 워드라인을 구제하기 위한 제 2 매트선택신호를 출력하는 제 2 로우 구제회로; 상보신호인 제 1 매트선택 인에이블신호와 제 2 매트선택 인에이블신호를 발생시키는 구제회로제어부; 제 1 및 제 2 매트선택신호를 입력받아 구제회로제어부로부터 입력되는 제 1 및 제 2 매트선택 인에이블신호에 따라 각각 제 1 및 제 2 매트선택신호중 하나를 선택적으로 출력하는 매트선택신호 제어부; 내부 컬럼 어드레스 신호와 매트선택신호 제어부로부터 출력된 매트선택신호를 입력받아 제 1 및 제 2 매트 구제신호 및 구제여부 판단신호를 출력하는 컬럼구제회로; 컬럼구제회로로부터 출력되는 제 1, 제 2 매트 구제신호를 일시 저장하였다가 Y-디코더로 출력하는 래치부; 그리고, 컬럼구제회로로부터 출력되는 제 1, 제 2 매트 구제신호를 입력받아 구제여부 판단신호의 상태에 따라 노멀 컬럼선택신호 및 구제컬럼 선택신호를 출력하는 Y-디코더를 포함하는 것을 특징으로 한다.

Description

반도체 메모리의 구제회로
본 발명은 반도체 메모리의 구제회로에 관한 것으로, 특히 메모리 셀 어레이에서 메모리 셀에 결함이 발생하였을 때 이를 예비 메모리 셀로 대체함으로써 반도체 메모리의 수율을 높이는 반도체 메모리의 구제회로에 관한 것이다.
반도체 기술이 급속히 발달하여 회로의 집적도가 크게 높아짐에 따라 반도체 메모리의 저장용량(storage capacity) 또한 크게 증가하였다. 즉, 하나의 메모리 칩에 매우 많은 수의 메모리 셀을 집적할 수 있게 된 것이다. 이와 같은 많은 메모리 셀 가운데 단 하나라도 결함이 발생하면 그 칩은 사용할 수 없게되어 불량품으로 처리된다. 이렇게되면 수율(yield)이 낮아지므로 매우 비효율적이다.
따라서 칩에 예비 메모리 셀을 준비하고, 결함이 발생한 메모리 셀을 예비 메모리 셀로 대체시킴으로써 수율을 높이는 방법이 채택되어 이용되고 있다. 예비 메모리 셀 때문에 칩의 면적이 증가하고, 결함구제에 필요한 테스트 공정의 추가 등의 문제 때문에 일반 논리회로에서는 크게 실용화되지 않았으나, 메모리 분야에서는 예비 메모리 셀이 차지하는 면적이 일반 메모리 셀 어레이의 면적에 비해 상대적으로 작기 때문에 64K∼256K 디램부터 본격적으로 채용되고 있다.
도 1은 64Kb 단위 매트로 구성된 종래의 32Mb 반도체 메모리 셀 어레이와 X-디코더 및 Y-디코더를 나타낸 블록도이다. 도 1에서 메모리 셀 어레이(101)는 모두 256(32×8)개의 단위 매트로 구성되며, 하나의 단위 매트는 64Kb의 메모리 용량을 갖는다.
Y-디코더(103)는 컬럼 디코더로서 컬럼 어드레스를 디코딩하여 다수개의 Y-선택신호를 발생시키는데, 해당 어드레스의 비트라인을 두 개의 메모리 셀 어레이(101)(102)에서 동시에 선택한다. 즉, 양쪽 메모리 셀 어레이(101)(102)에서 각각 하나씩 모두 두 개의 비트라인이 하나의 컬럼 어드레스에 의해 동시에 선택되는 것이다.
X-디코더(104)(105)는 로우 디코더로서 로우 어드레스를 디코딩하여 해당 워드라인을 구동한다. 이 두 개의 메모리 셀 어레이(101)(102)에서 워드라인을 선택하기 위한 X-디코더(104)(105)는 모두 두 개가 구비된다. 각각의 X-디코더(104)(105)는 동일한 로우 어드레스를 입력받아 각각의 메모리 셀 어레이(101)(102)에서 하나씩의 워드라인을 선택한다.
도 2는 도 1의 메모리의 셀 어레이를 부분적으로 확대하여 나타낸 도면이다. 도 2에는 MAT00에서 MAT33까지 모두 16개의 단위 매트가 도시되어 있는데, 각각 두 개씩의 리던던트 Y-선택신호선(RYS0)(RYS1)과 리던던트 워드라인(RWL0)(RWL1)이 각각의 단위 매트에 어떻게 연결되는지를 보여준다. 리던던트 Y-선택신호선(RYSx)은 두 개의 매트 행(column)마다 하나씩 연결되며, 리던던트 워드라인(RWLx) 역시 두 개의 매트 열(row)마다 하나씩 연결된다.
각각의 단위매트(MAT00∼MAT33)에는 실제로 256개씩의 노멀 워드라인과 노멀 Y-선택신호선이 연결되지만 도면에는 나타내지 않았다. 도 1과 도 2에 나타낸 반도체 메모리가 싱크로너스 디램(synchronous DRAM)인 경우에는 하나의 Y-선택신호선에 의해 다수개의 비트라인이 선택되며, 하나의 컬럼 어드레스에 의해 다수개의 비트의 데이타 신호가 동시에 출력된다. 이를 버스트 모드(burst mode)라고 하며, 별도의 카운터를 통하여 버스트 길이(burst length) 즉, 하나의 컬럼 어드레스에 의해 동시에 출력되는 데이타 신호의 비트 수를 결정한다.
도 3은 반도체 메모리의 컬럼 구제회로의 블록도이다. TTL 레벨의 외부 어드레스 신호 가운데 로우 어드레스 신호는 로우 어드레스 버퍼(213)에서 CMOS 레벨의 로우 어드레스 신호로 변환되어 로우 구제회로(214)에 입력된다. 로우 구제회로(214)에는 결함이 발생한 노멀 메모리 셀의 로우 어드레스에 대한 정보가 저장되어 있다.
로우 구제회로(214)는 결함이 발생한 메모리 셀의 로우 어드레스가 입력되는 경우에 이를 대체하기 위한 리던던트 메모리 셀의 로우 어드레스를 출력한다. 즉, 메모리 셀 어레이의 워드라인을 구제하는 것이다. 이와 같은 워드라인 구제동작에서 발생하는 어드레스는 메모리 셀을 지정하기 위한 어드레스 뿐만 아니라 구제하고자 하는 결함발생 메모리 셀이 속해있는 단위 매트를 지정하기 위한 매트 선택신호를 포함한다.
도 3에서 로우 구제회로(214)에서 출력되는 매트 선택신호(a)는 컬럼 구제회로(215)에 입력된다. TTL 레벨의 외부 어드레스 가운데 컬럼 어드레스는 컬럼 어드레스 버퍼(211)에서 CMOS 레벨의 컬럼 어드레스로 변환되어 카운터(212)에 입력된다. 카운터(212)는 상술한 버스트 길이(burst length)를 카운트하기 위한 것이다. 카운터(212)에서 출력되는 컬럼 어드레스는 컬럼 구제회로(215)와 Y-프리디코더(216)에 입력된다.
이로써 컬럼 구제회로(215)에는 매트 선택신호(a)와 컬럼 어드레스가 입력되는 것을 알 수 있다. 매트 선택신호(a)는 로우 쪽의 결함구제를 위하여 발생한 신호이므로 컬럼 결함구제는 로우 결함구제가 이루어진 워드라인의 메모리 셀을 대상으로 수행된다.
컬럼 구제회로(215)에서는 매트 선택신호(a)와 컬럼 어드레스를 분석하여 결함구제가 필요하다고 판단되면 컬럼 결함구제를 위한 컬럼 구제신호(b)를 활성화시킨다. Y-프리디코더(216)는 컬럼 구제신호(b)가 활성화되면 현재 입력되어 있는 컬럼 어드레스를 프리디코딩하도록 하여 Y-디코더(217)로 출력한다. 이때 Y-디코더(217)는 컬럼 구제회로(215)에서 출력되는 활성화된 컬럼구제 인에이블 신호(c)에 의해 노멀 Y-선택신호(NYSx) 대신 리던던트 Y-선택신호(RYSx)를 활성화시켜서 출력한다.
그러나 이와 같은 컬럼 구제회로를 이용하여 도 1에 나타낸 것과 같은 두 개의 메모리 셀 어레이(101)(102)의 컬럼을 구제하는 경우에는, 로우 구제회로(235)에서 출력되는 하나의 매트선택신호(a)에 의해 모두 두 개의 단위 매트가 선택되므로 두 개의 메모리 셀 어레이 가운데 한쪽에만 결함이 발생하더라도 두 개의 메모리 셀 어레이(101)(102)의 컬럼을 별도로 구제할 수 없다.
즉, 컬럼 구제회로에서는 선택된 두 개의 매트를 대상으로 컬럼 구제를 해야하기 때문에 하나의 메모리셀 어레이에 결함이 발생하면 다른 메모리 셀 어레이의 동일한 어드레스로 지정된 정상적인 노멀 메모리 셀 까지도 함께 구제할 수밖에 없기 때문에 그만큼 결함구제 효율이 떨어진다.
만약 Y-디코더를 두 개로 분할하여 두 개의 메모리 셀 어레이를 별도로 구제하면 구제효율은 높아지지만, Y-디코더의 분할로 인하여 칩의 레이아웃 면적이 증가하는 또 다른 문제가 발생한다.
본 발명은 두 개의 메모리 셀 어레이가 하나의 매트 선택신호를 받도록 되어있는 것을 개선하기 위하여 로우 어드레스를 좌측 메모리 셀 어레이의 매트 선택신호와 우측 메모리 셀 어레이의 매트 선택신호로 분리하고, 매트 선택신호 제어부를 통하여 두 개의 매트 선택신호를 컬럼 구제회로에 교번 전달함으로써 하나의 Y-디코더를 갖는 두 개의 메모리 셀 어레이의 결함을 독립적으로 구제할 수 있도록 하는데 그 목적이 있다.
이를 위하여 본 발명의 구제회로는, 제 1 및 제 2 로우 구제회로와, 구제회로제어부, 매트선택신호 제어부, 컬럼구제회로, 래치부, Y-디코더를 포함하여 이루어진다.
제 1 로우 구제회로는 내부 로우어드레스 신호를 입력받아 제 1 메모리 셀 어레이의 워드라인을 구제하기 위한 제 1 매트선택신호를 출력한다. 제 2 로우 구제회로는 내부 로우어드레스 신호를 입력받아 제 2 메모리 셀 어레이의 워드라인을 구제하기 위한 제 2 매트선택신호를 출력한다. 구제회로제어부는 상보신호인 제 1 매트선택 인에이블신호와 제 2 매트선택 인에이블신호를 발생시킨다. 매트선택신호 제어부는 제 1 및 제 2 매트선택신호를 입력받아 구제회로제어부로부터 입력되는 제 1 및 제 2 매트선택 인에이블신호에 따라 각각 제 1 및 제 2 매트선택신호중 하나를 선택적으로 출력한다. 컬럼 구제회로는 내부 컬럼 어드레스 신호와 매트선택신호 제어부로부터 출력된 매트선택신호를 입력받아 제 1 및 제 2 매트 구제신호 및 구제여부 판단신호를 출력한다. 래치부는 컬럼구제회로로부터 출력되는 제 1, 제 2 매트 구제신호를 일시 저장하였다가 Y-디코더로 출력한다. Y-디코더는 컬럼구제회로로부터 출력되는 제 1, 제 2 매트 구제신호를 입력받아 구제여부 판단신호의 상태에 따라 노멀 컬럼선택신호 및 구제컬럼 선택신호를 출력한다.
도 1은 64Kb 단위 매트로 구성된 종래의 반도체 메모리 셀 어레이와 X-디코더 및 Y-디코더의 연결관계를 나타낸 블록도.
도 2는 도 1에 나타낸 종래의 반도체 메모리 셀 어레이의 일부분을 상세히 나타낸 도면.
도 3은 도 1과 도 2에 나타낸 반도체 메모리의 컬럼 구제회로의 블록도.
도 4는 본 발명에 따른 컬럼 구제회로를 나타낸 블록도.
도 5는 본 발명에 따른 컬럼 구제회로의 매트 선택신호 제어부를 나타낸 회로도.
도 6은 본 발명에 따른 Y-디코더를 나타낸 회로도.
도 7은 본 발명에 따른 컬럼 구제회로의 입출력 신호를 나타낸 타이밍 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명 *
110, 120 : 메모리 셀 어레이 115, 225, 325 : Y-디코더
125, 130 : X-디코더 135 : 매트
210, 310 : 컬럼 어드레스 버퍼 215, 315 : 카운터
220, 320 : Y-프리디코더 230, 330 : 로우어드레스 버퍼
235, 335, 340 : 로우 구제회로 240, 355 : 컬럼 구제회로
345 : 구제회로제어부 360 : 래치
365 : Y-디코더 제어부 A : 좌측매트선택 인에이블신호
B : 우측매트선택 인에이블신호 C : 좌측매트 선택신호
D : 우측매트 선택신호 E : 좌측매트 구제신호
F : 우측매트 구제신호 G : 매트 선택신호
H : 구제여부 판단신호 J : 좌측드라이버 인가전압
K : 우측드라이버 인가전압 RYSx : 리던던트 Y-선택신호선
NYSx : 노멀 Y-선택 신호선 Q1∼Q4 : 모스 트랜지스터
INV1∼INV8 : 인버터 TG1, TG2 : 트랜스미션 게이트
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 4 내지 도 6을 참조하여 설명하면 다음과 같다.
도 4는 본 발명에 따른 반도체 메모리 구제회로의 블록도이다. 컬럼 어드레스 버퍼(311)와 로우 어드레스 버퍼(315)에 입력되는 외부 어드레스는 TTL 레벨로서, 컬럼 어드레스 버퍼(311)와 로우 어드레스 버퍼(315)에 의해 CMOS 레벨로 변환된다. 로우 어드레스 버퍼(315)에서 출력되는 로우 어드레스는 좌측로우 구제회로(316)와 우측로우 구제회로(317)에 각각 입력된다.
Y-디코더의 좌측과 우측에 두 개의 메모리 셀 어레이가 위치하는 경우, 좌측로우 구제회로(316)는 Y-디코더의 좌측 메모리 셀 어레이에 존재하는 결함 발생 메모리 셀의 로우 어드레스 정보를 저장하고, 또 좌측 메모리 셀 어레이에서 로우 쪽을 구제한 매트를 지정하는 좌측매트 선택신호(C)를 발생시켜서 매트선택신호 제어부(319)로 출력한다. 우측로우 구제회로(317)는 Y-디코더의 우측 메모리 셀 어레이에 존재하는 결함 발생 메모리 셀의 어드레스 정보를 저장하고, 또 우측 메모리 셀 어레이에서 로우 쪽을 구제한 매트를 지정하는 우측매트 선택신호(D)를 발생시켜서 매트선택신호 제어부(319)로 출력한다.
구제회로 제어부(318)는 클럭신호(CLK)와 로우 어드레스 스트로브 바신호(/RAS), 컬럼 어드레스 스트로브 바신호(/CAS)의 논리연산을 통해 상보신호인 좌측매트선택 인에이블 신호(A)와 우측매트선택 인에이블 신호(B)를 발생시킨다. 이 좌측매트선택 인에이블 신호(A)와 우측매트선택 인에이블 신호(B)는 매트선택신호 제어부(319)에서 좌측매트 선택신호(C) 또는 우측매트 선택신호(D) 가운데 하나가 매트 선택신호(G)로서 출력되도록 제어한다. 매트 선택신호(G)는 컬럼 구제회로(320)에 입력된다.
컬럼 어드레스 버퍼(311)에서 출력되는 컬럼 어드레스는 카운터(312)에 의해 소정의 버스트 길이를 갖게된다. 카운터(312)에서 출력되는 컬럼 어드레스는 Y-프리디코더(313)와 컬럼 구제회로(320)에 입력된다. Y-프리디코더(313)는 입력되는 컬럼 어드레스를 프리디코딩하여 Y-디코더(314)로 출력한다.
컬럼 구제회로(320)는 메모리 셀 어레이에 존재하는 결함 발생 메모리 셀의 컬럼 어드레스 정보를 저장한다. 또 매트 선택신호(G)와 컬럼 어드레스로 지정되는 메모리 셀을 구제하기 위하여 좌측매트 구제신호(E) 또는 우측매트 구제신호(F)를 발생시킨다. 이때 출력되는 구제신호(E 또는 F)는 매트선택신호 제어부(319)에서 출력되는 매트 선택신호(G)가 좌측매트 선택신호(C)인지 우측매트 선택신호(D)인지에 따라 결정된다. 이 컬럼 구제회로(320)에서 출력되는 좌측매트 구제신호(E) 또는 우측매트 구제신호(F)는 래치(321)에 저장되었다가 Y-디코더(314)에 전달된다.
또 컬럼 구제회로(320)는 컬럼 어드레스와 매트 선택신호(G)의 값에 따라 현재 입력되어 있는 컬럼 어드레스의 메모리셀을 구제할 것인지를 판단한 다음 구제여부 판단신호(H)를 발생시켜서 Y-디코더(314)로 출력한다. 구제여부 판단신호(H)가 발생하면 Y-디코더(314)는 좌측매트 구제신호(E) 또는 우측매트 구제신호(F)로 지정된 매트에서 현재 입력되어 있는 컬럼 어드레스의 메모리 셀을 구제하기 위하여 노멀컬럼 선택신호(NYSx) 대신 구제컬럼 선택신호(RYSx)를 활성화시킨다.
도 5는 매트선택신호 제어부(319)를 나타낸 것으로, 좌측매트선택 인에이블 신호(A)에 의해 턴 온되어 좌측매트 선택신호(C)를 전달하는 트랜스미션 게이트(TG1)와, 우측매트선택 인에이블 신호(B)에 의해 턴 온되어 우측매트 선택신호(D)를 출력하는 제 2 트랜스미션 게이트(TG2)로 구성된다. 두 개의 인버터(INV1)(INV2)는 각각 좌측매트 선택신호(A)와 우측매트 선택신호(B)를 반전시키기 위한 것이다.
도 6은 본 발명에 따른 Y-디코더(314)의 회로도로서, Y-디코더 제어부(322)를 중심으로 이루어진다. Y-디코더 제어부(322)는 좌측 매트와 우측 매트의 노멀컬럼 선택신호(NYS1∼NYS6)를 출력한다.
노멀컬럼 선택신호(NYS1∼NYS6)는 스위칭 소자인 트라이스테이트 인버터(INV3∼INV8)에 의해 그 출력이 제어된다. 특히 좌측매트의 노멀컬럼 선택신호(NYS1∼NYS3)의 출력을 제어하는 세 개의 트라이스테이트 인버터(INV3∼INV5)는 병렬 연결된 엔모스 트랜지스터(Q1)와 피모스 트랜지스터(Q2)를 통하여 공급되는 좌측 드라이버 인가전압(J)에 의해 스위칭된다.
엔모스 트랜지스터(Q1)와 피모스 트랜지스터(Q2)는 좌측매트 구제신호(E)의 논리레벨에 따라 스위칭된다. 좌측매트 구제신호(E)가 하이레벨이면 엔모스 트랜지스터(Q1)가 턴 온되어 좌측 드라이버 인가전압(J)은 로우레벨의 접지전압(VSS)이 되어 트라이스테이트 인버터(INV3∼INV5)는 턴 오프된다. 반대로 좌측매트 구제신호(E)가 로우레벨이면 피모스 트랜지스터(Q2)가 턴 온되어 좌측 드라이버 인가전압(J)은 하이레벨의 전원전압(VDD)이 되어 트라이스테이트 인버터(INV3∼INV5)는 턴 온된다.
또 다른 트라이스테이트 인버터(INV6∼INV8)는 엔모스 트랜지스터(Q3)와 피모스 트랜지스터(Q4)를 통하여 공급되는 우측 드라이버 인가전압(K)에 따라 스위칭된다. 엔모스 트랜지스터(Q3)와 피모스 트랜지스터(Q4)는 우측매트 구제신호(F)의 논리레벨에 따라 스위칭된다. 우측매트 구제신호(F)가 하이레벨이면 엔모스 트랜지스터(Q3)가 턴 온되어 우측 드라이버 인가전압(K)은 로우레벨의 접지전압(VSS)이 되어 트라이스테이트 인버터(INV6∼INV8)는 턴 오프된다. 반대로 우측매트 구제신호(F)가 로우레벨이면 피모스 트랜지스터(Q4)가 턴 온되어 우측 드라이버 인가전압(K)은 하이레벨의 전원전압(VDD)이 되어 트라이스테이트 인버터(INV6∼INV8)는 턴 온된다.
도 7은 본 발명에 따른 컬럼 구제회로의 입출력 신호의 타이밍 다이어그램이다.
도 7에서 (1)은 클럭신호(CLK)이며, (2)와 (3)은 각각 로우 어드레스 스트로브 바신호(/RAS)와 컬럼 어드레스 스트로브 바신호(/CAS)이다. 로우 어드레스 스트로브 바신호(/RAS)가 컬럼 어드레스 스트로브 바신호(/CAS)보다 먼저 활성화되는 것을 알 수 있다.
(4)와 (5)는 각각 좌측매트선택 인에이블 신호(A)와 우측매트선택 인에이블 신호(B)로서 상보신호이다. 좌측매트 선택 인에이블 신호(A)는 로우 어드레스 스트로브 바신호(/RAS)가 활성화된 다음 클럭신호(CLK)의 첫번째 상승 모서리에서 하이레벨로 활성화 된다. 이후 컬럼 어드레스 스트로브 바신호(/CAS)가 활성화된 다음 클럭신호(CLK)의 첫번째 상승모서리에서 로우레벨로 되어 클럭신호(CLK)와 동일한 주기와 반전된 논리레벨을 갖는 펄스신호로 된다. 우측매트 선택 인에이블 신호(B)는 컬럼 어드레스 스트로브 바신호(/CAS)가 활성화된 다음 클럭신호(CLK)의 첫번째 상승 모서리에서 하이레벨로 활성화되어 클럭신호(CLK)와 동일한 주기와 논리레벨을 갖는 펄스신호로 된다.
(6)과 (7)은 각각 좌측매트 선택신호(C)와 우측매트 선택신호(D)이다. 이 좌측매트 선택신호(C)와 우측매트 선택신호(D)는 (8)과 (9)로 표시한 좌측매트 구제신호(E)와 우측매트 구제신호(F)의 논리레벨을 결정한다. 즉, 좌측매트 선택신호(C)와 좌측매트 구제신호(E)는 동일한 논리레벨을 가지며, 우측매트 선택신호(D)와 우측매트 구제신호(F) 역시 동일한 논리레벨을 갖는다.
이 좌측매트 구제신호(E)와 우측매트 구제신호(F)는 각각 (10)과 (11)로 나타낸 좌측 드라이버 인가전압(J)과 우측 드라이버 인가전압(K)의 논리레벨을 결정한다. 도 6의 동작설명에서 언급한 것처럼 좌측 드라이버 인가전압(J)과 우측 드라이버 인가전압(K)은 각각 좌측매트 구제신호(E)와 우측매트 구제신호(F)의 반전된 논리레벨을 갖는다.
도 7의 타이밍 다이어그램을 도 6의 회로도에 적용하여 본 발명에 따른 컬럼 구제동작을 살펴보면 다음과 같다.
좌측매트 구제신호(E)와 우측매트 구제신호(F)가 모두 하이레벨이면 좌측 드라이버 인가전압(J)과 우측 드라이버 인가전압(K)이 모두 로우레벨(VSS)이다. 따라서 트라이스테이트 인버터(INV3∼INV8)가 모두 턴 오프되어 노멀컬럼 선택신호(NYS1∼NYS6)는 출력되지 않고, 컬럼 구제회로에 의해 대체된 구제컬럼 선택신호(RYSx)가 활성화되어 좌측매트와 우측매트가 모두 구제된다.
좌측매트 구제신호(E)가 하이레벨이고 우측매트 구제신호(F)가 로우레벨이면, 좌측 드라이버 인가전압(J)만이 로우레벨(VSS)이다. 따라서 좌측매트의 노멀컬럼 선택신호(NYS1∼NYS3)는 출력되지 않아 좌측매트의 결함구제가 이루어진다. 반대로 좌측매트 구제신호(E)가 로우레벨이고 우측매트 구제신호(F)가 하이레벨이면 우측 드라이버 인가전압(K)만이 로우레벨로 되어 우측매트 노멀컬럼 선택신호(NYS4∼NYS6)는 출력되지 않아 우측매트의 결함구제가 이루어진다.
좌측매트 선택신호(E)와 우측매트 선택신호(F)가 모두 하이레벨이면 좌측 드라이버 인가전압(J)과 우측 드라이버 인가전압(K)이 모두 로우레벨이 되어 좌측매트와 우측매트가 모두 구제되지 않는다.
본 발명은 두 개의 분할된 메모리 셀 어레이가 하나의 매트 선택신호에 의해 제어되는 것을 개선하여 로우 어드레스로부터 좌측매트 선택신호와 우측매트 선택신호를 분리하고, 이 두 개의 매트 선택신호를 매트 선택신호 제어부를 통하여 컬럼 구제회로에 교번 전달하여 하나의 Y-디코더를 갖는 두 개의 메모리 셀 어레이가 선택적으로 구제되도록 힘으로써 메모리 셀 어레이의 컬럼 구제효율을 크게 향상시킨다.

Claims (3)

  1. 하나의 Y-디코더가 두 개의 메모리 셀 어레이를 구비하는 반도체 메모리의 구제회로에 있어서,
    로우어드레스 신호를 입력받아 제 1 메모리 셀 어레이의 워드라인을 구제하기 위한 제 1 매트선택신호를 출력하는 제 1 로우 구제회로와;
    상기 로우어드레스 신호를 입력받아 제 2 메모리 셀 어레이의 워드라인을 구제하기 위한 제 2 매트선택신호를 출력하는 제 2 로우 구제회로와;
    상보신호인 제 1 매트선택 인에이블신호와 제 2 매트선택 인에이블신호를 발생시키는 구제회로제어부와;
    상기 제 1 및 제 2 매트선택신호를 입력받아 상기 구제회로제어부로부터 입력되는 상기 제 1 및 제 2 매트선택 인에이블신호에 따라 각각 상기 제 1 및 제 2 매트선택신호중 하나를 선택적으로 출력하는 매트선택신호 제어부와;
    컬럼 어드레스 신호와 상기 매트선택신호 제어부로부터 출력된 매트선택신호를 입력받아 제 1 및 제 2 매트 구제신호 및 구제여부 판단신호를 출력하는 컬럼구제회로; 그리고
    상기 컬럼구제회로로부터 출력되는 제 1, 제 2 매트 구제신호를 입력받아 상기 구제여부 판단신호의 상태에 따라 노멀 컬럼선택신호 및 구제컬럼 선택신호를 출력하는 Y-디코더를 포함하는 반도체 메모리의 구제회로.
  2. 청구항 1에 있어서, 상기 매트선택신호 제어부는,
    상기 제 1 매트선택 인에이블 신호에 의해 턴 온되어 상기 제 1 매트선택신호를 전달하는 제 1 트랜스미션 게이트와 상기 제 2 매트선택 인에이블 신호에 의해 턴 온되어 상기 제 2 매트선택신호를 전달하는 제 2 트랜스미션 게이트를 포함하는 반도체 메모리의 구제회로.
  3. 청구항 1에 있어서, 상기 Y-디코더는,
    제 1, 제 2 매트 노멀컬럼 선택신호를 출력하는 Y-디코더 제어부와;
    상기 제 1 매트 구제신호를 입력받아 제 1 제어신호를 출력하는 제 1 스위칭 수단과;
    상기 제 2 매트 구제신호를 입력받아 제 2 제어신호를 출력하는 제 2 스위칭 수단과;
    상기 제 1 제어신호에 의해 인에이블되어 상기 Y-디코더 제어부로부터 입력되는 제 1 매트 노멀컬럼 선택신호를 반전출력하는 제 1 논리연산부와; 그리고
    상기 제 2 제어신호에 의해 인에이블되어 상기 Y-디코더 제어부로부터 입력되는 제 2 매트 노멀컬럼 선택신호를 반전출력하는 제 2 논리연산부를 포함하는 반도체 메모리의 구제회로.
KR1019980023807A 1998-06-24 1998-06-24 반도체 메모리의 구제회로 KR100282226B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980023807A KR100282226B1 (ko) 1998-06-24 1998-06-24 반도체 메모리의 구제회로
US09/153,343 US5953270A (en) 1998-06-24 1998-09-15 Column redundancy circuit for a memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023807A KR100282226B1 (ko) 1998-06-24 1998-06-24 반도체 메모리의 구제회로

Publications (2)

Publication Number Publication Date
KR20000002861A KR20000002861A (ko) 2000-01-15
KR100282226B1 true KR100282226B1 (ko) 2001-02-15

Family

ID=19540567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023807A KR100282226B1 (ko) 1998-06-24 1998-06-24 반도체 메모리의 구제회로

Country Status (2)

Country Link
US (1) US5953270A (ko)
KR (1) KR100282226B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739253B1 (ko) * 2005-10-10 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 소자의 리페어 회로
KR101198138B1 (ko) 2010-10-29 2012-11-12 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2012174297A (ja) * 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8976604B2 (en) 2012-02-13 2015-03-10 Macronix International Co., Lt. Method and apparatus for copying data with a memory array having redundant memory
US9165680B2 (en) 2013-03-11 2015-10-20 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
US9773571B2 (en) 2014-12-16 2017-09-26 Macronix International Co., Ltd. Memory repair redundancy with array cache redundancy
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
US9514815B1 (en) 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327380B1 (en) * 1988-10-31 1999-09-07 Texas Instruments Inc Method and apparatus for inhibiting a predecoder when selecting a redundant row line
US5495445A (en) * 1994-05-31 1996-02-27 Townsend And Townsend And Crew Redundancy scheme for memory circuits
KR0130030B1 (ko) * 1994-08-25 1998-10-01 김광호 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
JP2742220B2 (ja) * 1994-09-09 1998-04-22 松下電器産業株式会社 半導体記憶装置
JPH08153399A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体記憶装置
JP3774500B2 (ja) * 1995-05-12 2006-05-17 株式会社ルネサステクノロジ 半導体記憶装置

Also Published As

Publication number Publication date
KR20000002861A (ko) 2000-01-15
US5953270A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
US6172916B1 (en) Semiconductor memory device having a large band width and allowing efficient execution of redundant repair
US6084818A (en) Semiconductor memory device capable of efficient memory cell select operation with reduced element count
US5325334A (en) Column redundancy circuit for a semiconductor memory device
JP2777083B2 (ja) 半導体メモリ装置の冗長プログラム方法及び回路
US5548225A (en) Block specific spare circuit
JP4868345B2 (ja) 半導体記憶素子のリダンダンシー回路
JPH0817197A (ja) 半導体記憶装置
JPH04291099A (ja) プレチャージ型冗長マルチプレクス動作を有する半導体メモリ
KR100400307B1 (ko) 로오 리페어회로를 가진 반도체 메모리 장치
US6353570B2 (en) Row redundancy circuit using a fuse box independent of banks
KR19980045802A (ko) 반도체 메모리장치
US5272672A (en) Semiconductor memory device having redundant circuit
US6252809B1 (en) Semiconductor memory device capable of easily determining locations of defective memory cells by selectively isolating and testing redundancy memory cell block
KR100282226B1 (ko) 반도체 메모리의 구제회로
KR100345679B1 (ko) 메인 워드라인 대치방식의 로우 리페어를 갖는 반도체메모리 장치
US6480431B2 (en) Semiconductor having mechanism capable of operating at high speed
US6868021B2 (en) Rapidly testable semiconductor memory device
US6335897B1 (en) Semiconductor memory device including redundancy circuit adopting latch cell
US6714478B2 (en) Semiconductor memory device having divided word line structure
US6064609A (en) Semiconductor memory device with true/complement redundancy scheme
US6747908B2 (en) Semiconductor memory device and method of selecting word line thereof
KR100216107B1 (ko) 스태이틱형 ram
US6928008B2 (en) Semiconductor memory devices with data line redundancy schemes and method therefore
KR0172385B1 (ko) 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법
KR19990061026A (ko) 리페어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee