FR2691000A1 - Circuit de redondance de colonne pour dispositif de mémoire à semi-conducteur. - Google Patents
Circuit de redondance de colonne pour dispositif de mémoire à semi-conducteur. Download PDFInfo
- Publication number
- FR2691000A1 FR2691000A1 FR9212658A FR9212658A FR2691000A1 FR 2691000 A1 FR2691000 A1 FR 2691000A1 FR 9212658 A FR9212658 A FR 9212658A FR 9212658 A FR9212658 A FR 9212658A FR 2691000 A1 FR2691000 A1 FR 2691000A1
- Authority
- FR
- France
- Prior art keywords
- fuse
- circuit
- column
- control circuit
- column redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
a) Circuit de redondance de colonne pour dispositif de mémoire à semi-conducteur. b) Dispositif de mémoire caractérisé en ce qu'une des colonnes connectées avec une ligne de sélection des colonnes normale défectueuse est remplacée par une des colonnes de la zone de cellules de rechange sous le contrôle de la fonction (401) de réparation du circuit de commande de sélection de blocs, la pluralité e chaque premier circuit de fusible ayant au moins un fusible connecté à une tensionstatique donnée (VCC), et une boîte de fusibles avec une pluralité de seconds circuits de fusibles connectée au signl de sortie du circuit de commande de sélection de blocs et pour recevoir les signaux d'adresse (CA1,...) de colonne correspondants.
Description
"Circuit de redondance de colonne pour dispositif de mémoire à semi-
conducteur" La présente invention a pour objet un dispositif de mémoire à semi-conducteur, ayant un circuit de redondance de colonne comportant un circuit de commande de redondance de colonne pour recevoir un signal d'adresse de rangée et une boîte de fusibles pour recevoir un signal de sortie du circuit de commande de redondance de colonne, le circuit de10 redondance de colonne comportant un circuit de commande de sélection de blocs ayant une pluralité de circuits de fusibles chacun comportant au moins un fusible connecté à une tension statique donnée, et une entrée connectée pour recevoir le signal de sortie du15 circuit de commande de redondance de colonne et une sortie connectée à la boîte de fusibles et plus
particulièrement le circuit de redondance de colonne pour remplacer une colonne de cellules de mémoire ayant une cellule défaillante avec une colonne de20 cellules de mémoire de rechange.
Il comporte un circuit de commande de sélection de blocs avec une pluralité de premiers
circuits de fusibles pour recevoir un signal de sortie en provenance du circuit de commande de redondance de25 colonne.
Le nombre de cellules de mémoire disposées sur une seule micro-plaquette et la probabilité de défaillance qui en découle dépend proportionnellement
de la complexité du dispositif de mémoire à semi-
conducteur En conséquence il est habituel de prévoir pour chacun des blocs de zones de mémoire une zone de mémoire de rechange pour remplacer une cellule défaillante Si un test de micro-plaquette indique la présence d'une cellule défaillante dans une des colonnes du bloc de zones de mémoire, la cellule défaillante est réparée au moyen d'une opération de redondance de colonne L'opération de redondance de colonne signifie qu'une des colonnes connectées avec une ligne de sélection de colonnes normales ayant un défaut est réparée avec une colonne de la zone de mémoire de rechange Dans ce but, chaque colonne devrait être pourvue d'une boîte de fusibles, lequel fusible est coupé avec des moyens tels qu'un rayon
laser pour accomplir l'opération de réparation.
En se référant à la figure 1 pour montrer un bloc-diagramme d'une zone de cellules de mémoire conventionnelle, le bloc de zones de cellules de mémoire comporte m x N zones de cellules de mémoire normale et m x k zones de cellules de mémoire redondante Les signaux de détection de redondance e RE Nl, 4 REN 2,, 4 RE Nk pour détecter si les signaux d'adresse d'entrée externe ayant un défaut sont ou non respectivement transférés à travers un circuit de commande de décodage normal NDC aux décodeurs de colonnes normaux NCD 1, NCD 2,, NCDK, lesquels commandent communément les portes d'entrée-sortie IO connectées aux zones de cellules normales correspondantes NCA disposées en rangée En pratique, le décodeur de colonnes normal NCD 1 commande simultanément à travers la ligne de sélection de colonnes normales (non représentée) les portes d'entrée-sortie Io connectées aux zones de cellules normales correspondantes NC Ali, NCA 21,, NC Aml, et le décodeur de colonnes normal NC Dn commande les portes d'entrée-sortie IO connectées avec les zones de cellules normales correspondantes NC Aln, NCA 2 n, NC Amn En outre, les signaux de détection redondants 4 >REN 1, 4 REN 2,, 4 >RE Nk générés respectivement à partir des boîtes de fusibles FB 1, FB 2,, F Bk sont
aussi transférés respectivement aux décodeurs de-
colonnes redondants RD 1, RCD 2,, RC Dk La relation entre les décodeurs de colonnes redondants RCD 1, RCD 2, , RC Dk et les zones de cellules redondantes RCA 11, RCA 12,, RC Amk est la même que celle entre les décodeurs de cellules normaux et les zones de cellules normales Dans ce cas, si un défaut est trouvé dans un signal d'adresse correspondant à une cellule normale d'une zone de cellules normale NCA 11, le décodeur de colonnes normal NCD 1 rend invalide toutes les portes d'entrée- sortie I 011, I 021,, I Oml respectivement connectées avec les zones de cellules normales NCA 11, NCA 21,, NC Aml, et le décodeur de colonnes
redondant RCD 1 valide toutes les portes d'entrée-
sortie RI O11, RI 021,, RI Oml respectivement connectées avec les zones de cellules redondantes, en
exécutant l'opération de rafraîchissement.
Le circuit de redondance de colonne conventionnel est montré par le bloc-diagramme à la figure 2, lequel comporte un circuit de commande redondant de colonne 100 ', une boîte de fusibles 200 ' et un pilote redondant de colonne 300 ' Si un signal d'adresse de rangée en entrée du circuit de commande redondant de colonne 100 ' indique qu'une cellule défectueuse est présente dans une zone de cellules de mémoire normale, le circuit de commande redondant de colonne 100 ' génère un signal de validation RSTP pour valider la boîte de fusibles 200 ' Alors la boîte de fusibles 2001 reçoit un signal d'adresse de colonne pour produire un signal de détection redondant 4 RE Ni dans le but de sélectionner une cellule de rechange. On comprend facilement avec la figure 2 que le signal de détection redondant 4 >RE Ni est transféré au pilote redondant de colonne 300 ' (lequel pilote le niveau de sortie du signal de détection redondant e RE Ni) pour produire un signal de sélection de colonnes redondant RCSL pour sélectionner une ligne de sélection de colonnes redondante de sorte qu'une cellule de mémoire redondante est sélectionnée correspondant à la cellule
défectueuse de la zone de cellules de mémoire normale.
Un diagramme détaillé de la boîte de
fusibles 200 ' de la figure 2 est montré à la figure 3.
Si le circuit de commande redondant de colonne 100 ' produit le signal de validation RSTP en réponse à un signal d'adresse de rangée, le signal "b" devient haut lequel est transféré à la boîte de fusibles 200 A, dans laquelle le fusible de la connexion qui transmet le signal d'adresse de colonne C Ai à un niveau bas est coupé de sorte que le noeud rn devient à l'état "haut" En conséquence le signal de détection redondant 4 RE Ni devient haut, et est transféré au pilote redondant de colonne 300 ' pour sélectionner une ligne de colonnes redondante Dans ce circuit de redondance de colonne conventionnel, une seule ligne de sélection de colonne est utilisée pour connecter les colonnes de tous les blocs de zones de cellules de mémoire, de telle sorte que si une colonne d'un bloc est trouvée défectueuse, les colonnes des blocs de zones de cellules de mémoire qui ne sont pas défectueuses seront remplacées en même temps, ce qui dégrade considérablement l'efficacité de la redondance En outre les colonnes d'une ligne de sélection de colonnes redondante utilisée pour la réparation peut aussi être défectueuse notamment sur une micro-plaquette de grande complexité, en dégradant ainsi la fiabilité. Dans le but de résoudre ce problème, il a été proposé un autre circuit de redondance de colonne dont la boîte de fusible est schématiquement représentée à la figure 4 Dans ce cas un signal de sélection de blocs 4 >BLS est présent en entrée de la boîte de fusibles Ainsi, si une cellule de mémoire est trouvée défectueuse, le signal de sélection de blocs e BLS provoque seulement la réparation du bloc de zones de cellules de mémoire correspondant à la cellule de mémoire défectueuse au lieu de tous les blocs de zones de cellules de mémoire correspondant à la colonne à laquelle la cellule défectueuse
appartient Ceci est décrit dans le brevet coréen 91-
12919 (no U S 757 465) intitulé "Circuit Redondant de Mémoire à Semiconducteur" déposé au nom du présent titulaire Toutefois, ce circuit comporte un autre problème à savoir que les défauts de deux ou plus blocs de zones de mémoire occupant habituellement la même colonne ne peuvent pas être réparés En outre, les boîtes de fusibles sont nécessaires pour le nombre de blocs de zones de cellules de mémoire pour recevoir tous les signaux de sélection de blocs, ceci rend difficile le dessin de la micro-plaquette La présente invention a pour but de procurer un circuit de redondance de colonne avec une
efficacité de redondance maximum.
Un autre but de la présente invention est de procurer un circuit de redondance de colonne qui exécute la fonction de réparation avec une haute
fiabilité.
C'est encore un autre but de la présente invention que de procurer un circuit de redondance de
colonne qui facilite le dessin de la micro-plaquette.
Selon la présente invention, le dispositif de mémoire à semi conducteur est caractérisé en ce qu'une des colonnes connectées avec une ligne de sélection de colonnes normale défectueuse est remplacée par une des colonnes d'une zone de cellule de rechange sous le contrôle de la fonction de
rechange du circuit de commande de sélection de blocs.
Selon une autre caractéristique de l'invention, chaque premier circuit de fusible a au moins un fusible connecté à une tension statique donnée; et une boîte de fusibles avec une pluralité de seconds circuits de fusibles connectée au signal de sortie du circuit de commande de sélection de blocs et pour recevoir les signaux d'adresse de colonne correspondants. La tension statique est la tension d'alimentation de la micro-plaquette L'objet de la tension statique donnée est de rendre ineffectif un signal d'adresse spécifié en entrée des circuits de fusibles. Selon une autre caractéristique de l'invention, le circuit de commande de sélection de blocs comporte un premier circuit de fusibles pour recevoir la tension statique et un premier signal d'adresse, et un second signal de fusibles pour recevoir la tension statique et un second signal
d'adresse.
Selon une autre caractéristique de l'invention, la pluralité de premiers circuits de fusibles comporte un premier circuit d'aiguillage pour recevoir la tension statique et un premier signal d'adresse et un second circuit d'aiguillage pour recevoir la tension statique et un second signal d'adresse. Pour une meilleure compréhension de l'invention, et pour montrer comment elle peut être mise en oeuvre, on fera maintenant référence au moyen d'un exemple, aux dessins schématiques ci-joints, dans lesquels: la figure 1 est un schéma global d'une zone de mémoire conventionnelle la figure 2 est un schéma général d'un circuit de redondance de colonne conventionnel; la figure 3 est une schéma de circuit d'un mode de réalisation de la boîte de fusible de la figure 2; la figure 4 est un schéma de circuit d'un autre mode de réalisation de la boîte de fusibles de la figure 2; la figure 5 est un schéma global d'un circuit de redondance de colonne selon la présente invention; la figure 6 est un schéma de circuit d'un mode de réalisation de la figure 5; la figure 7 est un plan des régions de cellules de mémoire à réparer selon le circuit de redondance de colonne conforme à la présente invention; et la figure 8 est un schéma de circuit d'un autre mode
de réalisation de la figure 5.
En se référant à la figure 5, un circuit de redondance de colonne selon la présente invention comporte un circuit de commande de redondance de colonne 100, un circuit de commande de sélection de blocs 400, une boîte de fusibles 200, et un pilote de redondance de colonne 300 Le circuit de commande de sélection de blocs 400 est le point principal de la présente invention, -il comporte une pluralité de circuits à fusibles chacun ayant au moins un fusible connecté à la tension d'alimentation VCC Les circuits de redondance de colonne peuvent être autant que
possible prévus préférentiellement sur la micro-
plaquette dans le but d'accroître l'efficacité de la redondance. La figure 6 est un circuit à fusibles de la figure 3 combinée avec le circuit de commande de sélection de blocs de l'invention 401 Les signaux A, B produits par le signal de validation RSTP ne sont pas connectés directement, mais à travers le circuit de commande de sélection de blocs 401, à la boîte de
fusible pour recevoir les signaux d'adresse de colon-
nes C Al, C Al, CA 2, CA 2, Le circuit de commande de sélection de blocs 401 reçoit les données de sélection de blocs DRA 8, DRA 8, DRA 9, DRA 9, lesquelles sont obtenues en combinant les signaux d'adresse de rangée RAI, RA 7 Le circuit de commande de sélection de blocs 401 comporte une pluralité de circuits de fusibles 400 A, 400 B,400 C, chacun d'eux ayant une entrée connectée à la tension d'alimentation VCC pour rendre l'entrée des signaux d'adresse DRA 8, DRA 8,
DRA 9, DRA 9 sans effet, lorsque les fusibles connec-
tés à la tension d'alimentation VCC ne sont pas coupés. Pendant le fonctionnement, si le fusible principal MF est coupé et si le signal de validation RSTP devient haut dans le but d'exécuter l'opération de redondance, le noeud B devient haut, et seulement le circuit de fusibles destiné à recevoir le signal d'adresse pour sélectionner le bloc de zones de cellules de mémoire à réparer passe au niveau haut avec les autres circuits de fusibles étant coupés
prenant le niveau de la tension d'alimentation VCC.
Maintenant les noeuds Pl, P 2, P 3, P 4, P 5 deviennent hauts et la sortie de la porte NON ET 51 est au niveau logique bas Ensuite, si le fusible du circuit de fusibles recevant le signal d'adresse de colonne à niveau bas est coupé, le signal de détection de redondance PRE Ni peut passer au niveau haut On comprendra aisément que le signal de redondance de colonne (DRE Ni est transféré au pilote de redondance de colonne 300 de la figure 3 pour sélectionner la ligne de sélection de colonnes redondante du bloc de zones
de cellules de mémoire à réparer.
En se référant à la figure 7, si les circuits de fusibles 400 B, 400 C, 400 D, 400 E produisent la tension d'alimentation VCC, tous les blocs de zones de cellules de mémoire sélectés par 8 et 8 doivent être réparés D'un autre côté si les circuits de fusibles 400 A, 400 Ct 400 D, 400 E produisent la tension d'alimentation VCC, tous les blocs de zones de cellu-
les de mémoire sélectés par 9 et 9 peuvent être répa-
rés Pour réparer les blocs de zones de cellules de mémoire de 12 et 12, les circuits de fusibles 400 A, 400 B, 400 C, 400 D sont agencés pour produire la tension d'alimentation VCC S'il faut réparer tous les blocs de zones de cellules de mémoire, tous les circuits de fusibles 400 A, 400 B, 400 C, 400 D, 400 E sont agencés pour produire la tension d'alimentation VCC Ainsi, deux ou plus blocs défectueux occupant usuellement la même colonne peuvent être facilement réparés En15 outre, seulement la zone redondante correspondant aux blocs de zones normales défectueux peut être sélectivement réparée de sorte que l'efficacité de la redondance est accrue ainsi que la fiabilité. Dans un autre mode de réalisation de la présente invention montré à la figure 8, les signaux d'adresse de rangée décodés de l'information de sélection de blocs sont appliqués à un circuit de fusibles d'une manière différente de celle de la figure 6, de sorte que les régions de réparation25
peuvent être choisies comme on le désire lors du des-
sin de la micro-plaquette Par exemple, si le DRA 8 9 est validé conformément à l'information d'adresse fournie par une cellule défectueuse, le fusible connecté à la tension connectée à la tension d'alimentation VCC et le DRA 8 9 du circuit de fusibles 400 A' sont coupés et le fusible de DRA 8 9 est connecté, pendant que les autres circuits de fusibles 400 B' et 400 C' sont agencés pour produire la tension d'alimentation VCC Ainsi, tous les blocs
de 8 connectés avec 9 sont réparés dans la figure 7.
Similairement, si les circuits de fusibles 400 A' et 400 C' sont agencés pour produire la tension d'alimentation VCC, tous les blocs de 8 et 8 connectés avec 9 sont réparés dans la figure 7 Ainsi, les circuits de fusibles du circuit de commande de sélection de blocs sont élaborés de manière variable pour la mise en oeuvre, à la demande, des régions de
rechange de la micro-plaquette.
Comme on le voit sur les figures 6 et 8, on notera que le signal d'adresse ainsi que l'information de sélection de blocs peuvent être connectés de différentes manières en entrée des circuits de fusibles tant que les circuits de fusibles ont au moins une entrée pour recevoir la tension d'alimentation VCC dans le but de rendre sans effet l'entrée d'un signal d'adresse spécifié La tension d'alimentation VCC peut être remplacée par une autre tension statique pour rendre le signal d'entrée
d'adresse spécifié sans effet.
Ainsi que démontré ci-dessus, la présente invention procure un circuit de commande de sélection de blocs connecté avec une boîte de fusibles, laquelle comporte une pluralité de circuis de fusibles chacun alimenté avec une tension statique pour ignorer une adresse spécifiée, de sorte que deux ou plusieurs blocs défectueux présents dans la même colonne peuvent être facilement réparés, accroissant ainsi consiidérablement les réfgions de rechange On obtient en conséquence, un circuit de redondance ayant un maximum d'efficacité et une haute fiabilité. L'invention a été particulièrement montrée et décrite en référence à un mode de réalisation spécifique, mais il est clair à l'homme de l'art que, dans ce qui précède, des changements de forme et de détail peuvent être efectués sans S 'écarter de
l'esprit et de la portée de la présente invention.
Claims (1)
1-) Dispositif de mémoire à semi-conducteur ayant un circuit de redondance de colonne comportant un circuit de commande de redondance de colonne pour recevoir un signal d'adresse de rangée et une boîte de fusibles pour recevoir un signal de sortier du circuit de redondance de colonne comportant un circuit de commande de sélection de blocs ayant une pluralité de circuits de fusibles ( 400 A, 400 B,) chacun comportant au moins un fusible connecté à une tension statique donnée, et une entrée connectée pour recevoir le signal de sortier du circuit de commande de redondance de colonne et une sortie connectée à la boîte de fusibles, dispositif caractérisé en ce qu'une des colonnes connectées avec une ligne de sélection de colonnes normale défectueuse best remplacée par une des colonnes de la zone de cellules de rechange sous le contrôle de la fonction ( 401) de réparation du
circuit de commande de sélection de blocs.
20) Dispositif de mémoire à semi-conducteur selon la revendication 1 caractérisé en ce que la tension statique donnée (VCC) rend sans effet un signal d'entrée d'adresse spécifié des circuits de fusibles. 3 e) Dispositif de mémoire à semi-conducteur selon la revendication 2, caractérisé en ce que la tension statique (VCC) est une tension d'alimentation externe. ) Dispositif de mémoire à semi-conduceur selon la revendication 1, caractérisé en ce que le circuit de commande de sélection de blocs ( 401) comporte un premier circuir de fusibles pour recevoir la tension statique et un premier signal d'adresse, et un second circuit de fusibles pour recevoir la tension
statique et un second signal d'adresse.
*) Circuit de redondance de colonne pour un dispositif de mémoire à semiconducteur, comportant un circuit de commande de redondance de colonne pour recevoir un signal d'adresse de rangée, un circuit de commande de sélection de blocs ( 401) avec une pluralité de premiers circuits de fusibles ( 400 A, 400 A',) pour recevoir un signal de sortie en provenance du circuit de commande de redondance de colonne (DRA 8,), chaque premier circuit de fusible ayant au moins un fusible connecté à une tension statique donnée (VCC), et une boîte de fusibles avec une pluralité de seconds circuits de fusibles connectée ausignal de sortie du circuit de commande de sélection de blocs et pout recevoir les signaux d'
adresse (C Al,) de colonne correspondants.
) Circuit de redondance de colonne selon la revendication 5, caractérisé en ce que la tension statique (VCC) est agencée pour rendre sans effet les signaux d'entrée d'adresse spécifique de la pluralité
( 400 A,) des premiers circuits de fusibles.
7 ) Circuit de redondance de colonne selon la revendication 6, caractérisé en ce que la tension
statique (VCC) est une tension d'alimentation externe.
) Circuit de redondance de colonne selon la revendication 5, caractérisé en ce que la pluralité de premiers circuits de fusibles comporte un premier circuit d'aiguillage pour recevoir la tension statique et un premier signal d'adresse, et un second circuit d'aiguillage pour recevoir la tension statique et un
second signal d'adresse.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920007621A KR950000275B1 (ko) | 1992-05-06 | 1992-05-06 | 반도체 메모리 장치의 컬럼 리던던시 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2691000A1 true FR2691000A1 (fr) | 1993-11-12 |
| FR2691000B1 FR2691000B1 (fr) | 1996-05-24 |
Family
ID=19332732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9212658A Expired - Lifetime FR2691000B1 (fr) | 1992-05-06 | 1992-10-22 | Circuit de redondance de colonne pour dispositif de memoire a semi-conducteur. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5325334A (fr) |
| JP (1) | JP2555252B2 (fr) |
| KR (1) | KR950000275B1 (fr) |
| DE (1) | DE4236099C2 (fr) |
| FR (1) | FR2691000B1 (fr) |
| GB (1) | GB2266795B (fr) |
| IT (1) | IT1255933B (fr) |
| TW (1) | TW296838U (fr) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05334895A (ja) * | 1992-05-28 | 1993-12-17 | Texas Instr Japan Ltd | 半導体記憶装置 |
| US5469401A (en) * | 1992-07-14 | 1995-11-21 | Mosaid Technologies Incorporated | Column redundancy scheme for DRAM using normal and redundant column decoders programmed with defective array address and defective column address |
| KR0119888B1 (ko) * | 1994-04-11 | 1997-10-30 | 윤종용 | 반도체 메모리장치의 결함구제방법 및 그 회로 |
| KR0131721B1 (ko) * | 1994-06-08 | 1998-04-15 | 김주용 | 반도체 소자의 컬럼 리던던시 장치 |
| KR0130030B1 (ko) * | 1994-08-25 | 1998-10-01 | 김광호 | 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법 |
| US5528539A (en) * | 1994-09-29 | 1996-06-18 | Micron Semiconductor, Inc. | High speed global row redundancy system |
| US5805512A (en) * | 1995-02-09 | 1998-09-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US5838620A (en) | 1995-04-05 | 1998-11-17 | Micron Technology, Inc. | Circuit for cancelling and replacing redundant elements |
| KR0157344B1 (ko) * | 1995-05-25 | 1998-12-01 | 김광호 | 반도체 메모리 장치의 퓨즈소자 회로 |
| KR100217910B1 (ko) * | 1995-08-17 | 1999-09-01 | 김영환 | 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 |
| US5592102A (en) * | 1995-10-19 | 1997-01-07 | Altera Corporation | Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices |
| US5812468A (en) * | 1995-11-28 | 1998-09-22 | Micron Technology, Inc. | Programmable device for redundant element cancel in a memory |
| US5828599A (en) * | 1996-08-06 | 1998-10-27 | Simtek Corporation | Memory with electrically erasable and programmable redundancy |
| KR100450115B1 (ko) * | 1996-11-08 | 2004-11-26 | 주식회사 하이닉스반도체 | 반도체메모리장치의컬럼리던던시회로 |
| US5996096A (en) * | 1996-11-15 | 1999-11-30 | International Business Machines Corporation | Dynamic redundancy for random access memory assemblies |
| US6034536A (en) * | 1997-02-05 | 2000-03-07 | Altera Corporation | Redundancy circuitry for logic circuits |
| US6091258A (en) * | 1997-02-05 | 2000-07-18 | Altera Corporation | Redundancy circuitry for logic circuits |
| US5912579A (en) * | 1997-02-06 | 1999-06-15 | Zagar; Paul S. | Circuit for cancelling and replacing redundant elements |
| CA2202692C (fr) * | 1997-04-14 | 2006-06-13 | Mosaid Technologies Incorporated | Redondance de colonne dans des memoires semi-conductrices |
| DE69802927T2 (de) | 1997-05-23 | 2002-08-08 | Altera Corp A Delaware Corp Sa | Redundanzschaltung für programmierbare logikanordnung mit verschachtelten eingangsschaltkreisen |
| US6055611A (en) * | 1997-07-09 | 2000-04-25 | Micron Technology, Inc. | Method and apparatus for enabling redundant memory |
| US5999463A (en) * | 1997-07-21 | 1999-12-07 | Samsung Electronics Co., Ltd. | Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks |
| US5901095A (en) * | 1997-12-23 | 1999-05-04 | Lsi Logic Corporation | Reprogrammable address selector for an embedded DRAM |
| US5907511A (en) * | 1997-12-23 | 1999-05-25 | Lsi Logic Corporation | Electrically selectable redundant components for an embedded DRAM |
| US5896331A (en) * | 1997-12-23 | 1999-04-20 | Lsi Logic Corporation | Reprogrammable addressing process for embedded DRAM |
| US6011734A (en) * | 1998-03-12 | 2000-01-04 | Motorola, Inc. | Fuseless memory repair system and method of operation |
| US5999440A (en) * | 1998-03-30 | 1999-12-07 | Lsi Logic Corporation | Embedded DRAM with noise-protecting substrate isolation well |
| US6064588A (en) * | 1998-03-30 | 2000-05-16 | Lsi Logic Corporation | Embedded dram with noise-protected differential capacitor memory cells |
| US5978304A (en) * | 1998-06-30 | 1999-11-02 | Lsi Logic Corporation | Hierarchical, adaptable-configuration dynamic random access memory |
| US6005824A (en) * | 1998-06-30 | 1999-12-21 | Lsi Logic Corporation | Inherently compensated clocking circuit for dynamic random access memory |
| US6987786B2 (en) | 1998-07-02 | 2006-01-17 | Gsi Group Corporation | Controlling laser polarization |
| US6181728B1 (en) | 1998-07-02 | 2001-01-30 | General Scanning, Inc. | Controlling laser polarization |
| US6201404B1 (en) | 1998-07-14 | 2001-03-13 | Altera Corporation | Programmable logic device with redundant circuitry |
| US5953269A (en) * | 1998-09-03 | 1999-09-14 | Micron Technology, Inc. | Method and apparatus for remapping addresses for redundancy |
| KR100304700B1 (ko) | 1999-01-13 | 2001-09-26 | 윤종용 | 버퍼부를 내장하여 부하를 일정하게 하는 리던던시 회로 |
| KR100370232B1 (ko) | 1999-04-28 | 2003-01-29 | 삼성전자 주식회사 | 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로 |
| US6101138A (en) * | 1999-07-22 | 2000-08-08 | Eton Technology, Inc. | Area efficient global row redundancy scheme for DRAM |
| KR100363089B1 (ko) * | 1999-09-07 | 2002-11-30 | 삼성전자 주식회사 | 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치 |
| KR100363085B1 (ko) | 1999-11-05 | 2002-12-05 | 삼성전자 주식회사 | 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치 |
| KR100337476B1 (ko) | 2000-03-17 | 2002-05-23 | 윤종용 | 반도체 메모리 장치 및 이 장치의 리던던시 회로 및 방법 |
| KR100351902B1 (ko) * | 2000-09-28 | 2002-09-12 | 주식회사 하이닉스반도체 | 칼럼 리던던시 리페어 회로 |
| TW546664B (en) * | 2001-01-17 | 2003-08-11 | Toshiba Corp | Semiconductor storage device formed to optimize test technique and redundancy technology |
| US6400619B1 (en) | 2001-04-25 | 2002-06-04 | International Business Machines Corporation | Micro-cell redundancy scheme for high performance eDRAM |
| KR100408714B1 (ko) * | 2001-06-28 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 컬럼 리페어회로 및 방법 |
| DE10152086B4 (de) * | 2001-10-23 | 2007-03-22 | Infineon Technologies Ag | Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung |
| US6801471B2 (en) * | 2002-02-19 | 2004-10-05 | Infineon Technologies Ag | Fuse concept and method of operation |
| US7093156B1 (en) * | 2002-05-13 | 2006-08-15 | Virage Logic Corp. | Embedded test and repair scheme and interface for compiling a memory assembly with redundancy implementation |
| US7159141B2 (en) * | 2002-07-01 | 2007-01-02 | Micron Technology, Inc. | Repairable block redundancy scheme |
| KR100542696B1 (ko) * | 2003-11-13 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 장치의 리페어 퓨즈 박스 |
| US8072834B2 (en) | 2005-08-25 | 2011-12-06 | Cypress Semiconductor Corporation | Line driver circuit and method with standby mode of operation |
| KR100827659B1 (ko) * | 2006-09-20 | 2008-05-07 | 삼성전자주식회사 | 반도체 메모리 장치 |
| JP2009087513A (ja) * | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 半導体記憶装置、及びメモリセルテスト方法 |
| US8976604B2 (en) | 2012-02-13 | 2015-03-10 | Macronix International Co., Lt. | Method and apparatus for copying data with a memory array having redundant memory |
| US9165680B2 (en) | 2013-03-11 | 2015-10-20 | Macronix International Co., Ltd. | Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks |
| KR20150123378A (ko) * | 2014-04-24 | 2015-11-04 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
| US9773571B2 (en) | 2014-12-16 | 2017-09-26 | Macronix International Co., Ltd. | Memory repair redundancy with array cache redundancy |
| US20160218286A1 (en) | 2015-01-23 | 2016-07-28 | Macronix International Co., Ltd. | Capped contact structure with variable adhesion layer thickness |
| US9514815B1 (en) | 2015-05-13 | 2016-12-06 | Macronix International Co., Ltd. | Verify scheme for ReRAM |
| US9691478B1 (en) | 2016-04-22 | 2017-06-27 | Macronix International Co., Ltd. | ReRAM array configuration for bipolar operation |
| KR102597291B1 (ko) * | 2016-11-07 | 2023-11-06 | 에스케이하이닉스 주식회사 | 리페어 제어 장치 및 이를 포함하는 반도체 장치 |
| US9959928B1 (en) | 2016-12-13 | 2018-05-01 | Macronix International Co., Ltd. | Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5060197A (en) * | 1989-12-30 | 1991-10-22 | Samsung Electronics Co., Ltd | Static random access memory with redundancy |
| EP0469571A2 (fr) * | 1990-07-31 | 1992-02-05 | Texas Instruments Incorporated | Dispositif de mémoire à semi-conducteurs redondant |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2154032B (en) * | 1984-02-08 | 1988-04-20 | Inmos Ltd | A repairable memory array |
| US4758993A (en) * | 1984-11-19 | 1988-07-19 | Fujitsu Limited | Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays |
| US4827747A (en) * | 1986-05-21 | 1989-05-09 | Hitachi, Ltd. | Method for producing a bellows with oval cross section and apparatus for carrying out the method |
| KR890003691B1 (ko) * | 1986-08-22 | 1989-09-30 | 삼성전자 주식회사 | 블럭 열 리던던씨 회로 |
| US5193076A (en) * | 1988-12-22 | 1993-03-09 | Texas Instruments Incorporated | Control of sense amplifier latch timing |
| NL8900026A (nl) * | 1989-01-06 | 1990-08-01 | Philips Nv | Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens. |
| KR910005601B1 (ko) * | 1989-05-24 | 1991-07-31 | 삼성전자주식회사 | 리던던트 블럭을 가지는 반도체 메모리장치 |
| KR930001793B1 (en) * | 1989-12-30 | 1993-03-13 | Korea Telecommunication | Main-c.p.u. watching apparatus |
| US5210723A (en) * | 1990-10-31 | 1993-05-11 | International Business Machines Corporation | Memory with page mode |
| US5159572A (en) * | 1990-12-24 | 1992-10-27 | Motorola, Inc. | DRAM architecture having distributed address decoding and timing control |
| KR930003164A (ko) * | 1991-07-26 | 1993-02-24 | 김광호 | 반도체메모리 리던던시 장치 |
| US5257229A (en) * | 1992-01-31 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Column redundancy architecture for a read/write memory |
-
1992
- 1992-05-06 KR KR1019920007621A patent/KR950000275B1/ko not_active IP Right Cessation
- 1992-10-03 TW TW083215092U patent/TW296838U/zh unknown
- 1992-10-22 FR FR9212658A patent/FR2691000B1/fr not_active Expired - Lifetime
- 1992-10-26 DE DE4236099A patent/DE4236099C2/de not_active Expired - Lifetime
- 1992-10-28 IT ITMI922474A patent/IT1255933B/it active IP Right Grant
- 1992-10-30 JP JP4292914A patent/JP2555252B2/ja not_active Expired - Fee Related
- 1992-11-02 GB GB9222905A patent/GB2266795B/en not_active Expired - Lifetime
-
1993
- 1993-02-05 US US08/014,305 patent/US5325334A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5060197A (en) * | 1989-12-30 | 1991-10-22 | Samsung Electronics Co., Ltd | Static random access memory with redundancy |
| EP0469571A2 (fr) * | 1990-07-31 | 1992-02-05 | Texas Instruments Incorporated | Dispositif de mémoire à semi-conducteurs redondant |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950000275B1 (ko) | 1995-01-12 |
| JP2555252B2 (ja) | 1996-11-20 |
| KR930024021A (ko) | 1993-12-21 |
| GB2266795B (en) | 1996-06-05 |
| ITMI922474A1 (it) | 1994-04-28 |
| IT1255933B (it) | 1995-11-17 |
| GB9222905D0 (en) | 1992-12-16 |
| DE4236099A1 (de) | 1993-11-11 |
| DE4236099C2 (de) | 2001-01-11 |
| JPH0660690A (ja) | 1994-03-04 |
| US5325334A (en) | 1994-06-28 |
| TW296838U (en) | 1997-01-21 |
| ITMI922474A0 (it) | 1992-10-28 |
| FR2691000B1 (fr) | 1996-05-24 |
| GB2266795A (en) | 1993-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2691000A1 (fr) | Circuit de redondance de colonne pour dispositif de mémoire à semi-conducteur. | |
| KR950004623B1 (ko) | 리던던시 효율이 향상되는 반도체 메모리 장치 | |
| US6940765B2 (en) | Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test | |
| US5349556A (en) | Row redundancy circuit sharing a fuse box | |
| KR960002777B1 (ko) | 반도체 메모리 장치의 로우 리던던시 장치 | |
| FR2712721A1 (fr) | Circuit et procédé à redondance de rangées pour dispositif de mémoire à semi-conducteurs avec décodeur de rangées double. | |
| US6813199B2 (en) | Semiconductor memory device with improved saving rate for defective chips | |
| JPH0320840B2 (fr) | ||
| US6363021B2 (en) | Redundancy method capable of disabling and replacing redundant memory cells that are defective | |
| US7391662B2 (en) | Semiconductor memory device with redundancy circuit | |
| NL9100620A (nl) | Redundante middelen voor een halfgeleidergeheugeninrichting en daarop betrekking hebbende werkwijze. | |
| US6094385A (en) | Repairable memory cell for a memory cell array | |
| FR2736175A1 (fr) | Circuit de reparation de cellules de memoire en panne dans une memoire a semi-conducteurs | |
| JPH10275493A (ja) | 半導体記憶装置 | |
| JPH0427639B2 (fr) | ||
| KR100287541B1 (ko) | 반도체 메모리 장치의 리던던시 디코더 인에이블회로 | |
| JPH11134895A (ja) | 半導体記憶装置 | |
| US8059477B2 (en) | Redundancy circuit of semiconductor memory | |
| KR100505632B1 (ko) | 반도체 메모리 장치의 결함 구제 회로 | |
| JP2803453B2 (ja) | 半導体メモリ装置 | |
| US5896329A (en) | Repairable memory cell for a memory cell array | |
| EP0433141A1 (fr) | Circuit de redondance pour mémoire | |
| FR2888660A1 (fr) | Systeme redondance colonne pour une memoire en circuit integre | |
| US6243301B1 (en) | Semiconductor memory device and signal line switching circuit | |
| JP3447818B2 (ja) | 半導体記憶装置 |