JP2000182395A - メモリバンクおよび不良デバイスの置換方法 - Google Patents

メモリバンクおよび不良デバイスの置換方法

Info

Publication number
JP2000182395A
JP2000182395A JP11352067A JP35206799A JP2000182395A JP 2000182395 A JP2000182395 A JP 2000182395A JP 11352067 A JP11352067 A JP 11352067A JP 35206799 A JP35206799 A JP 35206799A JP 2000182395 A JP2000182395 A JP 2000182395A
Authority
JP
Japan
Prior art keywords
memory
redundant
bank
subunit
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11352067A
Other languages
English (en)
Inventor
Peter Poechmueller
ペヒミュラー ペーター
Armin Reith
ライト アルミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000182395A publication Critical patent/JP2000182395A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 必要面積がより少なく、かつより大きい修復
ドメインを有する冗長度を提供すること。またセンスア
ンプの競合が生じない置換方式を提供すること。 【解決手段】 メモリバンクを、複数のメモリサブユニ
ットと冗長領域と中央センスアンプとを有するように構
成する。メモリサブユニットはセンスアンプバンクによ
り隔てられる。冗長領域はメモリバンクの第１端部およ
び第２端部においてメモリサブユニット内に設けられ
る。中央センスアンプはメモリバンクの第１半分と第２
半分との間に設けられる。メモリバンクの第１半分の不
良デバイスを第１端部にある冗長領域のデバイスで置換
し、メモリバンクの第２半分の不良デバイスを第２端部
にある冗長領域のデバイスで置換することにより、中央
センスアンプバンクに対するセンスアンプの競合が防止
される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体メモリに関
し、より詳細には半導体回路における分散ブロック冗長
デバイス、および半導体回路に対して冗長回路を提供す
るための方法に関する。
【０００２】
【従来の技術】半導体メモリチップ、例えばＤＲＡＭは
典型的に冗長行／列線を備えており、行／列線が不良で
あるか動作が不適切である場合にバックアップ回路を提
供する。冗長行／列または冗長領域はセンスアンプにア
クセスし、ひいては冗長度がなければ不良な行／列線の
ために無駄になっていたメモリセルにアクセスするため
に使用される。
【０００３】メモリ回路に対する従来の冗長法は、２つ
の形式に分類することができる。分散型冗長（ distrib
uted redundancy ）法およびブロック冗長（ block red
undancy ）法である。分散型冗長法は典型的にはより面
積効率が高いが、柔軟性はより低い。ブロック冗長法は
面積をより多く必要とするが、柔軟性はより高い。
【０００４】図１に、ブロック冗長法の実現の例として
メモリデバイス１０を示す。１６メガビット（Ｍ）メモ
リブロックまたはバンク１２は１６個の１Ｍブロック１
４を有する。各ブロック１４は５１２本のワード線ＷＬ
を有する。８１９２（５１２×１６）本程度のワード線
のいずれか一本である不良ワード線を、冗長ブロック２
０にある冗長ワード線ＲＷＬにより置換する。この例で
は、１６Ｍメモリに対して４０本のワード線の置換が可
能である。冗長ブロック２０における４０本の置換用ワ
ード線は、領域２１における論理回路置換分を含む。領
域２１において、１つの論理エレメントは１本の物理的
なワード線に対応する。この手法はブロック１２の任意
の不良ワード線の置換を可能とし、柔軟性が大変高い。
この柔軟性はブロック冗長法を使用することにより提供
されるが、このブロック冗長法は固有のセンスアンプ２
３を必要とする。センスアンプ２３は比較的大きな面積
を必要とし、このことは多数のバンクを有するメモリデ
バイスにおいて特に顕著である。これは各バンクが固有
の冗長ブロックを必要とするためである。
【０００５】図２に、分散型冗長法の実現の例としてメ
モリデバイス３０を示す。分散型冗長法では、冗長エレ
メントは多数の比較的小さなサブユニットにわたって均
一に分散している。この例では、各１Ｍユニット３２は
予備のワード線８本を有し、これらのワード線により同
じ１Ｍユニット内の任意の不良ワード線を置換できる。
１つの論理エレメントは１本の物理的なワード線に対応
する。センスアンプは領域３３に設けられている。
【０００６】修復ドメインを増やすことはできるが、複
数のワード線を活性化すると問題が生じる。図２には４
Ｍドメインにわたる修復の様子を付加的に示す。４Ｍ領
域に隣接する１Ｍユニット３２’はアクティブなワード
線３４をを有するため、センスアンプ３３ａにおいてセ
ンスアンプの競合が生じることがある。これはワード線
をセンスアンプの両側で読み取らなくてはならず、この
ことは一般的に不可能だからである。この状況を避ける
ために最大の修復領域は２Ｍに減らされている。ビット
線当たりのビット数が多く、かつ多数のメモリバンクを
有する設計においては、分散型冗長法はセンスアンプの
共有に関する問題にしばしば行き当たる。
【０００７】
【発明が解決しようとする課題】本発明の課題は、必要
面積がより少なく、かつより大きい修復ドメインを有す
る冗長方式を提供することである。本発明の別の目的
は、センスアンプの競合が生じない置換方式を提供する
ことである。
【０００８】
【課題を解決するための手段】前記課題は本発明によ
り、複数のメモリサブユニットと冗長領域と中央センス
アンプを有するメモリバンクを次のように構成して解決
される。メモリバンクの個々のメモリサブユニットはセ
ンスアンプバンクにより隔てられ、隣接するメモリサブ
ユニットはその間にあるセンスアンプバンクを共有す
る。メモリサブユニット内に設けられ、それと回路を共
有する冗長領域は、メモリバンクの対向する端部である
第１端部および第２端部に配置される。中央センスアン
プバンクはメモリバンクの第１半分と第２半分との間に
設けられる。メモリバンクの第１半分内の不良デバイス
は第１端部にある冗長領域内のデバイスで置換され、メ
モリバンクの第２半分内の不良デバイスは第２端部にあ
る冗長領域内のデバイスで置換される。従って中央セン
スアンプバンクにおけるセンスアンプの競合が防止され
る。
【０００９】
【発明の実施の形態】本発明によるメモリバンクは複数
のメモリサブユニットを有し、個々のメモリサブユニッ
トはセンスアンプバンクにより隔てられ、隣接するメモ
リサブユニットはその間にあるセンスアンプバンクを共
有する。メモリバンクはまた冗長領域を有し、これはメ
モリサブユニット内に設けられる。冗長領域はメモリバ
ンクの対向する端部である第１端部および第２端部に設
けられる。メモリバンクの第１半分と第２半分との間に
は中央センスアンプバンクが設けられる。メモリバンク
の第１半分内の不良デバイスは第１端部にある冗長領域
内のデバイスで置換され、メモリバンクの第２半分内の
不良デバイスは第２端部にある冗長領域内のデバイスで
置換される。従って中央センスアンプバンクにおけるセ
ンスアンプの競合が防止される。
【００１０】本発明の別の実施例では、メモリバンクは
複数のメモリサブユニットを有し、個々のメモリサブユ
ニットはセンスアンプバンクにより隔てられる。隣接す
るメモリサブユニットはその間にあるセンスアンプバン
クを共有する。第１の冗長部が第１メモリサブユニット
内に設けられ、第１メモリサブユニットとそれに隣接し
た第２メモリサブユニット内の不良デバイスを置換する
ために使用される。第２の冗長部が第４メモリサブユニ
ット内に設けられ、第４メモリサブユニットとそれに隣
接した第３メモリサブユニット内の不良デバイスを置換
するために使用される。第１メモリサブユニットと第４
メモリサブユニットは、第２および第３メモリサブユニ
ットにより隔てられる。さらに第２および第３メモリサ
ブユニットはそれらの間の中央センスアンプバンクを共
有し、不良デバイスは中央センスアンプバンク以外のセ
ンスアンプバンクを使用する冗長デバイスで置換され
る。
【００１１】別の実施例では、冗長領域はワード線を有
する。各メモリサブユニットは１、４、１６メガビット
またはそれ以上のメモリを有する。メモリバンクは、該
バンク内の全メモリの半分に当たる修復ドメインを含
む。各冗長領域はメモリ４メガビット毎に８〜３２本の
冗長ワード線を有する。各冗長領域は論理回路を有す
る。有利にはこの論理回路は、冗長領域と、該冗長領域
が設けられたメモリサブユニットとの間で共有される。
冗長領域は有利には、該冗長領域が設けられたメモリサ
ブユニットとセンスアンプを共有する。
【００１２】別の実施例では、第１および第２の冗長部
はメモリ４メガビット毎に８〜３２本の冗長ワード線を
有する。第１の冗長部は論理回路を有し、この論理回路
は第１の冗長部と第１サブユニットとの間で共有され
る。第２の冗長部は論理回路を有し、この論理回路は第
２の冗長部と第４サブユニットとの間で共有される。有
利には、第１の冗長部は第１サブユニットとセンスアン
プを共有し、第２の冗長部は第４サブユニットとセンス
アンプを共有する。
【００１３】本発明による半導体メモリ内の不良デバイ
スを置換する方法は、複数のメモリサブユニットを有す
るメモリバンクを設けるステップを有する。各メモリサ
ブユニットはセンスアンプバンクにより隔てられ、隣接
するメモリサブユニットはそれらの間のセンスアンプバ
ンクを共有する。メモリサブユニット内には冗長領域が
メモリバンクの第１端部および第２端部に設けられる。
第１および第２端部はメモリバンクの対向する端部であ
る。メモリバンクの第１半分と第２半分との間には中央
センスアンプバンクが設けられる。メモリバンクの第１
半分の不良デバイスを第１端部の冗長領域のデバイスで
置換し、メモリバンクの第２半分の不良デバイスを第２
端部の冗長領域のデバイスで置換することにより、中央
センスアンプバンクの競合が防止される。
【００１４】本発明による方法の別の実施例では、冗長
領域と該冗長領域が設けられているメモリサブユニット
との間で、回路およびデバイスが共有される。冗長領域
は有利にはワード線を含む。メモリバンクの全メモリの
半分を修復ドメインとすることもできる。
【００１５】
【実施例】以下に本発明を、１６ＭＤＲＡＭメモリアレ
イを例にとって説明する。しかし本発明は異なるサイ
ズ、例えば６４Ｍ、２５６Ｍ、１Ｇ等のメモリアレイに
も応用できる。さらに冗長ワード線の観点から説明する
が、本発明は冗長ビット線にも応用できる。本発明の有
利な実施例ではメモリバンクは４つのメモリサブユニッ
トを有するが、メモリデバイス／バンクのサイズ、アー
キテクチャおよび設計に依存して、サブユニット、メモ
リバンクおよび複数の冗長エレメントの任意の組合せが
可能である。
【００１６】図全体を通して類似または同一のエレメン
トには同様の番号を付してある。図３に、本発明による
分散ブロック冗長メモリ（ distributed block redunda
ncymemory ）１００を示す。メモリ１００は例えば１６
Ｍのメモリを単一の１６Ｍバンクに有する。メモリ１０
０は４つのサブユニット（サブユニット１〜４）に分割
されており、それぞれ例えば４Ｍのメモリを有する。メ
モリ１００にはまたセンスアンプ１１４およびメモリア
レイ１１６が含まれている。センスアンプ１１４は隣接
したサブユニット間で共有されている。例えばサブユニ
ット１とサブユニット２が、その間に設けられたセンス
アンプを共有する。冗長領域１１８は有利にはメモリ１
００の対向する端部、例えばサブユニット１およびサブ
ユニット４に分散している。図３では冗長領域１１８は
列に対してのみ示されているが、冗長行も同様に使用で
きる。冗長領域１１８はサブユニット１および４に組み
込まれている。すなわち、ブロック冗長法のような別個
の冗長領域は必要ではない。また冗長領域は、分散型冗
長法のように４つのサブユニットすべてにわたって均一
に分散されてもいない。従って、冗長論理回路およびセ
ンスアンプは必要ではない。従ってチップ面積を節約で
き、レイアウトの面積効率が良くなる。この実施例で
は、冗長領域１１８は８本から３２本の冗長ワード線
（ＲＷＬ）、有利には１６本のＲＷＬを４Ｍサブユニッ
ト毎に有する。この冗長ワード線は密集していても、ま
たは所定の様式でそれぞれのサブユニットに分散してい
てもよい。冗長ワード線は設計上必要に応じて増減でき
る。
【００１７】センスアンプ１１４はメモリレイアウトに
対する隣接したサブユニット間で共有される。例えば上
述のように、センスアンプはサブユニット１とサブユニ
ット２との間で共有される。しかし、本発明によればセ
ンスアンプの競合は、以下の修復方法の使用により避け
られる。例として、欠陥のあるワード線を有するものと
して本発明を説明する。サブユニット１のアクティブな
ワード線１２０に欠陥があり、やはりサブユニット１に
ある冗長ワード線１２２で置換される。冗長ワード線１
２２およびアクティブなワード線１２０の両方に対して
同じセンスアンプバンク、１１４ａおよび１１４ｂが使
用される。本発明によると、冗長エレメントはそれぞれ
のサブユニット内の冗長ブロック１１８に密集してい
る。但し、サブユニット２および３は冗長部を含まな
い。代わりに、サブユニット１および２がサブユニット
１内の冗長領域１１８ａを共有し、サブユニット３およ
び４がサブユニット４内の冗長領域１１８ｂを共有す
る。このような冗長領域の分散により、不良ワード線は
常に中央センスアンプサブユニット１１４ｃから離れた
ところで修復される。
【００１８】サブユニット３の不良ワード線１２８は、
サブユニット４内の冗長ワード線１３０で置換される。
このように、本発明によれば中央センスアンプバンク１
１４ｃから離れたところで修復が行われる。従来技術を
示す図２で説明した分散型冗長法に対して、本発明では
冗長ワード線１３０は中央センスアンプバンク１１４ｃ
を用いず、従って不良ワード線を修復してもセンスアン
プの競合は生じない。実際、本発明による分散ブロック
冗長法を用いると、全メモリの約半分の柔軟性の高い修
復ドメインが得られる。この例では、修復ドメインは８
Ｍである。
【００１９】本発明によれば、冗長回路はメモリサブユ
ニット内に分散され、固有のセンスアンプを有する別個
の冗長メモリ領域を必要としない。また、冗長回路を密
集させて修復の柔軟性を高め、かつセンスアンプの競合
を防止する。
【図面の簡単な説明】
【図１】従来技術による、欠陥のあるエレメントを修復
するためのブロック冗長度を有するメモリバンクの概略
図である。
【図２】従来技術による、欠陥のあるエレメントを修復
するための分散型冗長度を有するメモリバンクの概略図
である。
【図３】本発明による、欠陥のあるエレメントを修復す
るための分散ブロック冗長法により、欠陥のあるＷＬの
１Ｍおよび４Ｍドメインの修復を示すメモリバンクの概
略図である。
【符号の説明】
１０、１２、３０ メモリデバイス １４ １Ｍブロック ２０ 冗長ブロック ２３、３３ａ、１１４ センスアンプ ３２、３２’ １Ｍユニット ３４、１２０ ワード線 １００ 分散ブロック冗長メモリ １１４ｃ 中央センスアンプバンク １１６ メモリアレイ １１８ａ、１１８ｂ 冗長領域 １２２、１３０ 冗長ワード線 １２８ 不良ワード線
フロントページの続き (72)発明者 アルミン ライト アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ ウィンスロップ コ ート 16ディー

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 複数のメモリサブユニットと、冗長領域
    と、中央センスアンプバンクとを有したメモリバンクに
    おいて、 個々のメモリサブユニットはセンスアンプバンクにより
    隔てられ、隣接するメモリサブユニットはそれらの間に
    あるセンスアンプバンクを共有し、 冗長領域はメモリサブユニット内に設けられ、該メモリ
    サブユニットと回路を共有し、メモリバンクの対向する
    端部である第１端部および第２端部に位置しており、 中央センスアンプバンクはメモリバンクの第１半分と第
    ２半分との間に設けられ、 メモリバンクの第１半分内の不良デバイスは第１端部に
    ある冗長領域内のデバイスで置換し、メモリバンクの第
    ２半分内の不良デバイスは第２端部にある冗長領域内の
    デバイスで置換することにより、中央センスアンプバン
    クに対するセンスアンプの競合が防止される、ことを特
    徴とするメモリバンク。
  2. 【請求項２】 冗長領域はワード線を有する、請求項１
    記載のメモリバンク。
  3. 【請求項３】 各メモリサブユニットは４メガビットの
    メモリを有する、請求項１記載のメモリバンク。
  4. 【請求項４】 メモリバンクの全メモリの半分の修復ド
    メインを有する、請求項１記載のメモリバンク。
  5. 【請求項５】 各メモリサブユニットは１６メガビット
    のメモリを有する、請求項１記載のメモリバンク。
  6. 【請求項６】 各冗長領域はメモリ４メガビット毎に８
    〜３２本の冗長ワード線を有する、請求項１記載のメモ
    リバンク。
  7. 【請求項７】 各冗長領域は論理回路を有し、 該論理回路は、冗長領域と、該冗長領域が設けられたメ
    モリサブユニットとの間で共有される、請求項１記載の
    メモリバンク。
  8. 【請求項８】 冗長領域は、該冗長領域が設けられたメ
    モリサブユニットとセンスアンプを共有する、請求項１
    記載のメモリバンク。
  9. 【請求項９】 複数のメモリサブユニットと、第１の冗
    長部と、第２の冗長部とを有したメモリバンクにおい
    て、 個々のメモリサブユニットはセンスアンプバンクにより
    隔てられ、隣接するメモリサブユニットはそれらの間に
    あるセンスアンプバンクを共有し、 第１の冗長部は第１メモリサブユニット内に設けられ、
    第１メモリサブユニットおよびそれに隣接した第２メモ
    リサブユニット内の不良デバイスを置換するために使用
    され、 第２の冗長部は第４メモリサブユニット内に設けられ、
    第４メモリサブユニットおよびそれに隣接した第３メモ
    リサブユニット内の不良デバイスを置換するために使用
    され、 第１メモリサブユニットと第４メモリサブユニットは、
    第２および第３メモリサブユニットにより隔てられ、 第２および第３メモリサブユニットはそれらの間の中央
    センスアンプバンクを共有し、 不良デバイスは中央センスアンプバンク以外のセンスア
    ンプバンクを使用する冗長デバイスで置換される、こと
    を特徴とするメモリバンク。
  10. 【請求項１０】 冗長部はワード線を有する、請求項９
    記載のメモリバンク。
  11. 【請求項１１】 各メモリサブユニットは４メガビット
    のメモリを有する、請求項９記載のメモリバンク。
  12. 【請求項１２】 メモリバンクの全メモリの半分の修復
    ドメインを有する、請求項９記載のメモリバンク。
  13. 【請求項１３】 各メモリサブユニットは１６メガビッ
    トのメモリを有する、請求項９記載のメモリバンク。
  14. 【請求項１４】 第１および第２の冗長部はメモリ４メ
    ガビット毎に８〜３２本の冗長ワード線を有する、請求
    項９記載のメモリバンク。
  15. 【請求項１５】 第１の冗長部は論理回路を有し、 該論理回路は、第１の冗長部と第１サブユニットとの間
    で共有される、請求項９記載のメモリバンク。
  16. 【請求項１６】 第２の冗長部は論理回路を有し、 該論理回路は、第２の冗長部と第４サブユニットとの間
    で共有される、請求項９記載のメモリバンク。
  17. 【請求項１７】 第１の冗長部は、第１サブユニットと
    センスアンプを共有する、請求項９記載のメモリバン
    ク。
  18. 【請求項１８】 第２の冗長部は、第４サブユニットと
    センスアンプを共有する、請求項９記載のメモリバン
    ク。
  19. 【請求項１９】 半導体メモリの不良デバイスを置換す
    る方法において、 複数のメモリサブユニットを有するメモリバンクを設
    け、 各メモリサブユニットはセンスアンプバンクにより隔て
    られ、 隣接するメモリサブユニットはそれらの間のセンスアン
    プバンクを共有しており、 冗長領域を、メモリバンクの対向する端部である第１端
    部および第２端部におけるメモリサブユニット内に設
    け、 メモリバンクの第１半分内の不良デバイスを第１端部の
    冗長領域内のデバイスで置換し、 メモリバンクの第２半分内の不良デバイスを第２端部の
    冗長領域内のデバイスで置換することにより、 メモリバンクの第１半分と第２半分との間に設けられた
    中央センスアンプバンクの競合が防止される、ことを特
    徴とする方法。
  20. 【請求項２０】 冗長領域と、該冗長領域が設けられて
    いるメモリサブユニットとの間で、回路およびデバイス
    を共有するステップをさらに含む、請求項１９記載の方
    法。
  21. 【請求項２１】 冗長領域はワード線を含む、請求項１
    ９記載の方法。
  22. 【請求項２２】 当該方法を実行してメモリバンクの全
    メモリの半分の修復ドメインを提供するステップをさら
    に含む、請求項１９記載の方法。
JP11352067A 1998-12-10 1999-12-10 メモリバンクおよび不良デバイスの置換方法 Withdrawn JP2000182395A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/209,199 US6018483A (en) 1998-12-10 1998-12-10 Distributed block redundancy for memory devices
US09/209199 1998-12-10

Publications (1)

Publication Number Publication Date
JP2000182395A true JP2000182395A (ja) 2000-06-30

Family

ID=22777779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11352067A Withdrawn JP2000182395A (ja) 1998-12-10 1999-12-10 メモリバンクおよび不良デバイスの置換方法

Country Status (7)

Country Link
US (1) US6018483A (ja)
EP (1) EP1008937B1 (ja)
JP (1) JP2000182395A (ja)
KR (1) KR20000047990A (ja)
CN (1) CN1201332C (ja)
DE (1) DE69914710T2 (ja)
TW (1) TW464805B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014885A (ja) * 1999-04-06 2001-01-19 Genesis Semiconductor Inc 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置
KR100480607B1 (ko) * 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195291A (ja) * 1998-12-28 2000-07-14 Oki Electric Ind Co Ltd 半導体記憶装置及びその冗長救済方法
JP4184586B2 (ja) * 2000-09-28 2008-11-19 株式会社東芝 半導体記憶装置
KR100481175B1 (ko) * 2002-08-08 2005-04-07 삼성전자주식회사 시프트 리던던시 회로들을 가지는 반도체 메모리 장치
US9799412B2 (en) * 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
CN110121874B (zh) * 2017-12-04 2021-06-01 华为技术有限公司 一种存储器数据替换方法、服务器节点和数据存储系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499131A1 (en) * 1991-02-12 1992-08-19 Texas Instruments Incorporated High efficiency row redundancy for dynamic ram
EP0529330A3 (en) * 1991-07-31 1993-09-29 Texas Instruments Incorporated System with laser link decoder for dram redundancy scheme
JP3040625B2 (ja) * 1992-02-07 2000-05-15 松下電器産業株式会社 半導体記憶装置
KR960002777B1 (ko) * 1992-07-13 1996-02-26 삼성전자주식회사 반도체 메모리 장치의 로우 리던던시 장치
US5491664A (en) * 1993-09-27 1996-02-13 Cypress Semiconductor Corporation Flexibilitiy for column redundancy in a divided array architecture
US5691946A (en) * 1996-12-03 1997-11-25 International Business Machines Corporation Row redundancy block architecture
US5831914A (en) * 1997-03-31 1998-11-03 International Business Machines Corporation Variable size redundancy replacement architecture to make a memory fault-tolerant
US5831913A (en) * 1997-03-31 1998-11-03 International Business Machines Corporation Method of making a memory fault-tolerant using a variable size redundancy replacement configuration
US5881003A (en) * 1997-07-16 1999-03-09 International Business Machines Corporation Method of making a memory device fault tolerant using a variable domain redundancy replacement configuration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001014885A (ja) * 1999-04-06 2001-01-19 Genesis Semiconductor Inc 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置
KR100480607B1 (ko) * 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치

Also Published As

Publication number Publication date
TW464805B (en) 2001-11-21
EP1008937A1 (en) 2000-06-14
DE69914710T2 (de) 2005-01-13
KR20000047990A (ko) 2000-07-25
EP1008937B1 (en) 2004-02-11
DE69914710D1 (de) 2004-03-18
US6018483A (en) 2000-01-25
CN1201332C (zh) 2005-05-11
CN1258078A (zh) 2000-06-28

Similar Documents

Publication Publication Date Title
KR100390735B1 (ko) 반도체 기억 장치
JP2948564B2 (ja) メモリをフォールトトレラントにする可変サイズ冗長置換アーキテクチャ
JP3180905B2 (ja) リペア可能な半導体メモリアレーおよびリペア可能な半導体メモリアレーの製造方法
US5295101A (en) Array block level redundancy with steering logic
JP2948563B2 (ja) 可変サイズ冗長置換構成を使用してメモリをフォールト・トレラントにする方法
US6798703B2 (en) Semiconductor memory device having improved replacement efficiency of defective word lines by redundancy word lines
KR100443853B1 (ko) 반도체 메모리 장치
US6052318A (en) Repairable semiconductor memory circuit having parrel redundancy replacement wherein redundancy elements replace failed elements
JP3850988B2 (ja) 可変ドメイン冗長置換構成を使用してメモリ装置をフォールト・トレラントにする方法
EP0905703B1 (en) Semiconductor memory having space-efficient layout
JP2000182395A (ja) メモリバンクおよび不良デバイスの置換方法
JP3215919B2 (ja) メモリ管理
US6101138A (en) Area efficient global row redundancy scheme for DRAM
JP2009099165A (ja) 半導体記憶装置
JP5458235B2 (ja) 半導体記憶装置、およびｌｉｏ分割方法
KR100539296B1 (ko) 공유칼럼리던던시를갖는반도체메모리어레이
EP0913831B1 (en) Space-efficient master data line (MDQ) switch placement
US20030028834A1 (en) Method for sharing redundant rows between banks for improved repair efficiency
WO1998028746A1 (en) Redundancy for wide hierarchical i/o organizations
KR100295928B1 (ko) 내결함성메모리디바이스및그제조방법
KR0172383B1 (ko) 반도체 메모리장치의 데이터라인의 구조 및 그 배치방법
KR20080061951A (ko) 반도체 메모리 장치
JP2001068645A5 (ja)
KR100206704B1 (ko) 반도체 메모리 장치의 어레이 구성방법
JP2004241019A (ja) 半導体メモリ装置及びそのデータ入出力方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070309