TW464805B - Distributed block redundancy for memory devices - Google Patents
Distributed block redundancy for memory devices Download PDFInfo
- Publication number
- TW464805B TW464805B TW088119131A TW88119131A TW464805B TW 464805 B TW464805 B TW 464805B TW 088119131 A TW088119131 A TW 088119131A TW 88119131 A TW88119131 A TW 88119131A TW 464805 B TW464805 B TW 464805B
- Authority
- TW
- Taiwan
- Prior art keywords
- road
- group
- yuan
- redundant
- sub
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
464805 A7 _B7_ 五、發明說明(f ) 搿明赀鲁 1 .持衛镅城 (請先閱讀背面之注意事項再填寫本頁) 本發明有關一種半導體記億體,尤其是有關一種用於 半導體電路之分布型方塊冗餘裝置及用於提供冗餘電路 於半導體電路之方法^ 2 .相關枋銜說明 半導體記億體晶Μ ,如動態隨機存取記憶體晶片 (DRAM),通常會在列/行線失效或工作不正確時,提供 冗餘列/行線當作備份電路。該冗餘的列/行或冗餘裝 置偽用於接達感測放大器,因此記億體單胞要有冗餘裝 置,否則會因有故障的列/行線而造成損失》 傳統用於記憶體電路之冗餘設計可以分成兩種。一種 是分布型冗餘設計,另一種是方塊冗餘設計。分布型冗 餘設計,通常有較多的面積效率,但是較不彈性。方塊 冗餘設計具有較大的面積影遒且更有彈性。 經濟部智慧財產局員工消費合作社印製 參閲第1圖,其圖示用於點行方塊冗餘裝置之記億體 裝置10。一 16百萬位元(M)記億體方塊或排組12包含16 個1M方塊14。每一痼方塊14包含512條字元線WL。一條 故障之字元線,即8, 192條(512X16)中的任何一條或幾 條線,可由冗餘方塊20中的冗餘字元線RiiL替換。在本 範例中,16M記億體可有40條替換的宇元線。在冗餘方 塊20中的40條替換字元線包含區域21中之邏輯替換線, 其中一邏輯元件對應於一實際的字元線。此種方法允許 方塊12中任何故障的字元線可予以替換,而使此種方法 -3 -本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作杜印製 測 補而以 了條餘 補奪 每 戚修,所為毎冗 修爭 , , 作之34,。計型 的器 元 線線上線測中設布 大大 單 元 元區元越之在分 較放 子 字字 4 字器 Π3。, 有 5¾ 體 的重 一化大332H時。具感 憶 際多在活放器到紐題又成 記 實有示一測大減排問積造 多 一 果圖有感放縮體的面會 許 應如圖具之測會億上的不 含 對是 2 - 侧感區記配少種 包 相。但第32兩在用的分較 一 組 件中,。元被生備多器需有 排 元33區生單會發的眾大只要 體 輯域補發1M能會大和放種需 億 邏區修題之可奪最元測一還 記 一在加問區不爭,位感有, , 。置増有4M般的形的成要計。 明 線配以會近一器情量造需設式 發 元則可則郯線大種大常,餘方 A 本 宇器然,為元放此線經此冗換 1 據 用大雖時因字測開元法因之替 1 根 備放 用。且感避位方 區之 d 4648"^ A7 __B7_ 五、發明說明(> ) 非常有彈性。彈性係由採用之方塊冗餘裝置提供,但是 該方塊冗餘裝置本身需要感測放大器23»感測放大器23 需要一相當大的面積,而因為各排組都需要本身的冗餘 方塊,所以在具有大量排組的記憶體装置中係持別重要 的。 參閲第2圖,其圖示用於實行分布型冗餘裝置之記億 體元件3 1在分布型冗餘方法中,冗餘元件很平均地分 布在一量大而相當小的子單元上。在本範例中,每一個 1M單元32有8個可以替換在1M單元中任何故障字元線之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------..!^--------訂---------# (請先閱讀背面之注意事項再填寫本頁) 4648 Ob A7 _B7_ 五、發明說明(》) 一館記憶體子單元都由感測放大器排組分割,其中相鄰 的記憶體子單元分享其間之越測放大器排組。也被包含 之冗餘區像排列在該記億體子單元之中。該冗餘區係位 在記億體排組的第一終端部分和第二終端部分,該第一 和第二終端部分係位在記億體排組的相對端。一中央感 測放大器排組位在記憶體排組的第一半部和第二半部之 間,其中在記億體排組第一半部中的故障裝置,由第一 终端部分之冗餘區中的裝置替換,而在記億體排Μ第二 半部中的故障裝置,則由第二終端部分之冗餘區中的裝 置替換,使得可以防止中央烕測放大器排組之威測放大 器的爭奪。 經濟部智慧財產局員工消費合作社印製 根據本發明,另一記億體排組包含許記億體子單元, 每一個記億體子單元都由感測放大器排組分割,其中相 鄰的記億體子單元共用其間之感測放大器排組0第一冗 餘係位在第一記億體子單元之中,且用以取代第一記億 體子單元中之故障裝置,而第二記億體子單元則毗鄰該 第一記億體子單元。第二冗餘傜位在第四記憶體子單元 之中,且用以取代第四記億體子單元中之故障裝置,而 第二記憶體子單元則rtt鄰該第四記憶體子單元。該第一 記憶體子單元和第四記億體子單元偽由第二和第三記億 體子單元分隔。此外,該第二和第三記憶體子單元共用 其間之中央感測放大器排組,其中故障裝置傜藉使用除 了中央感测放大器排紐以外之感測放大器排組的故障裝 置取代β 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 4 8 0 A7 B7 五、發明說明(4 在替 記億體 。該記 區 ο 每 到3 2値 而此邏 體子單 早兀共 在其 位元之 可包含 第一子 邏輯電 第一冗 二冗餘 換性之實施 子單元可包 億體排組尚 例中,該 含 1 . 4, 可包含該 一個冗餘區包含每 冗餘宇元線 輯電路最好 元間。該冗 用感測放大 他實施例中 記億體有δ 邏輯電路, 單元之間。 路會分配在 餘裝置最好 裝置最好與 用於替換半 〇毎一傾 分配在冗 餘區最好 器。 ,第一和 到3 2條冗 此邏輯電 該第二冗 第二冗餘 與第一子 第四子單 一種用於替換半導體記憶 列步驟:提供一包含許多記 冗餘區包含字元線。每一個 16或更多百萬位元之記憶體 排組之總記億體一半的修補 百萬位元之記憶體可包含8 冗餘區都包含有邏輯電路, 餘區和位在冗餘區中之記億 與位在冗餘區中之記憶體子 第二冗餘裝置包含毎4百萬 餘字元線。該第一冗餘裝置 路會分配在第一冗餘装置和 餘裝置可包含邏輯電路,此 裝置和第四子單元之間。該 單元共用感測放大器,而第 元共用戡測放大器。 體中故障裝置之方法包含下 億體子單元之記憶體排組, 先 閱 讀 背 面 之 注 項 再 填 寫 本 裝 訂 Μ 經濟部智慧財產局員工消費合作社印製 中記在記區利第 其在區在餘和組 ,,餘列冗,排 隔組冗排之置體 分排供偽分裝憶 所器提份部的記 組大,部端障換 排放分端終故替 器測部終 一中置 大感端二第部裝 放之終第在半的 測間二和用一中 感其第一利第區 由用和第由組餘 會共分該藉排冗 元元部,,體之 單單端中端億分 子子終之對記部 體體一元相換端 億憶第單的替終 記記組子組置二 値的排體排裝第 一 鄰體億體的在 每毗憶記億中用 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 4648 0已 Α7 Β7 五、發明說明(f ) Ϊ 〇 部奪 半争 一 的 第器 組大 排放 體測 億臧 記之 在組 位排 止器 防大 ,放 置測 裝感 的央 障中 故間 中部 部半 半二 二第 之包一 中好體 其最億 在區記 位餘總 區冗件 餘。元 冗驟該 和步一 區配供 餘分提 冗之之 在置法 含裝方 包和該 可路行 , 電實 中間由 法元藉 方單 。 他子線 其體元 在憶字 記含 和 些 這 明 發 本 例 施 〇 實 含明 包説 時細 同詳 可來 亦式 驟圖 步關 之相 區文 補下 修考 之參 半 瞭 明 更 得 變 會 將 點 優 和 0 特明 ,說 的蚩 目簡 的之 他式 其圃 其 例 施 實 佳 較 明 説 細 詳 來 式 藺 各 面 下 考 參 將 明 發 本 裝 中 之 件 組 障 故 有 補 修 以 用 有 ; 具圖 之塊 術方 技組 知排 習體 據億 根記 為的 画餘 1 冗 第塊 方 分 之 件 元 障 故 補 修 以及 用以 有 ; 具圖 之塊 術方 技組 知排 習體 據憶 根記 為的 圖餘 2 冗 第型 布 布U 分之 之WL 件障 元故 障有 故示 補圖 修其 ; 用圖 有塊 具方 之組 發體 本憶 據記 根的 為餘 圃冗 3 塊 第方 型 C 詳 補例 修遍 區窗 Η ALL 4 佳 和較 訂---------旅 經濟部智慧財產局員工消費合作杜印製 布 分 的 新 I 種 1 是 其 尤 體 憶 記 體 導 半j ad 一 有 明 發 本 之之 路元 電單 餘子 冗體 路億 Awl 己 驾--Β 體在 億布 記分 體傜 導路 半電 供餘 提冗 及 , > 明 組發 排本 餘據 冗根 3¾ 境° 方法 型方 餘感 冗除 。消 器以 大可 放且 測而 0 , 要性 需彈 不的 並補 身修 本加 區增 億以 記可 餘集 冗群 各地 且利 而有 -路 中電 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4648 0b Α7 Β7 五、發明說明(b ) 測放大器爭奪的問題。 本發明將藉由舉出16H DRAM記億體陣列範例之方式加 以說明。但是本發明也可以應用到其他不同大小之記億 體陣列,如6 4 Μ , 2 5 6 Μ , 1 G等等。此外,雖然本發明傺 根據冗餘字元線說明,但是也可應用冗餘位元線。在本 發明之較佳實施例中,一記億體排組包含四傾記億體子 單元,但是子單元,記憶體排組和冗餘元件數的任何組 合,可取決於記億體裝置/排組之大小,架構和設計。 經濟部智慧財產局員工消費合作社印製 現在參考詳細繪製之圖式,從起初到第3圖,相像的 參考數字表示相似或相同的元件,根據本發明,其圖示 分布塑方塊冗餘記億體100。例如,記億體10(1包含在單 —痼16M排組中的16百萬位元(M)之記憶體。例如,記億 體1DC分割成四個各自具有〇記億體之子單元(子單元 1 - 4 )。其尚包含感測放大器1 1 4和記憶體陣列11 6 ^感 測放大器1 1 4分配在相鄰的子單元之間,例如子單元1 和子單元2共用介於其間之感測放大器。冗餘裝置1 1 8 最好朝向記憶體100的相對端分布,如子單元1和子單 元4 。第3圖中的冗餘裝置118只圖示列,但是也可以 使用行為相似之冗餘行。冗餘裝置1 1 8併入子單元1和 4 ,卽,不像方塊冗餘設計一樣,需要値別的冗餘區, 而且冗餘裝置也不像分布型冗餘設計一樣,很均勻地分 布在所有四値子單元。在此情形下,就不再需要冗餘邏 輯電路和感測放大器。因此,可以保留晶Η區,且布局 會更有效率。在此説明之範例中,各可以群集在一起或 -8 一 本紙張尺度適用中國國家標準(CNS)A4規格(210* 297公釐) 464805 A7 B7 五、發明說明( 以設定方式分佈越過其個別的子單元之4M子單元,冗餘 裝置U8包含8到32條冗餘字元線(RWL),其中以16條 RWLs為佳。可依設計需求,包含較多或較少的冗餘字元 線。 記億體布局時,感測放大器114分配在相鄰的子箪元 之間。例如,如上所述,戲測放大器可分配在子單元1 和子單元2之間。但是,根據本發明,使用下面之修補 方法,可以避免_測放大器的爭奪。為了解説,本發明 將說明具有故障的字元線。在子單元1中之活化字元線 120故障時,由也是在子單元1中的冗餘字元線122予以 替換。對於冗餘字元線122和活化字元線120而言,都使 用相同的感測放大器排組,即1 1 4 a和1 1 4 b。根據本發明 ,冗餘元件群集在其各値子單元之冗餘方塊118中。注 意,子單元2和3並未包含任何冗餘裝置。換言之,子 請 7 讀 背 之 注 意 I 碩 為 項 寫 頁 經濟部智慧財產局員工消費合作社印製 3 如大 字放術採的據 元置放 餘測技會器根 單裝測 冗感知不大 , 子餘感 的央習 ο 放上 而冗央 中中之13測實 ,於中 4 離明線感事 8a由離 元遠説元有。 11。遠 單求所字會生 置8b是 子要圖餘不發 裝11總 由明 2 冗此換 餘置補 〇〇 發第,因替 冗裝修12本於明,的 之餘之 線,對發4c線- 1 冗線 元述相本11元-9 元之元 字所。據組字 單 4 字 障上補根排障 子元障 故如修 ,器故 用單故。之。之法大使 共子以4C中換4C方放而 2 用所113 替11餘測 , 和共,元元 ο 組冗感生 1 則布單單13排型央發 元 4 分子子線器布中奪 單和此器 元大分用爭 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 464805 A7 B7 五、發明說明(f 本發明,採用分布型方塊冗餘方式,提供一相當有彈性 的修補區,其約為绝記億體的一半在本範例中,該修 補區為8Μβ 本發明已說明用於記億體裝置之新穎分布型方塊冗餘 方式的較佳實施例(其你用以解說,但並不侷限於此), 值得注意的是,其修正例和變化例可由熟知上逑技術中 之技巧的人士達成。因此應當明瞭,變化可以造成在本 發明所附申請專利範圍之範圍和精神中的恃殊實施例。 本發明已詳細說明且符合専利法之要求,希望受到專利 証書保護之申請專利範圍則在附錄中說明。 參考符號説明 10,30.....記億體裝置 12.....記億體排組 14.....方塊 20.....冗餘方塊 2 1.....區域 23.....感測放大器 請 先 閱 讀 背 之 注 意 事 項 Λ 項 寫 本 貝 裝 訂 2 3 經濟部智慧財產局員工消費合作杜印製 3 3 4 3
¾的 放字體放 單鄰域測化億U Mis區M活leM 元 單 器 大 線 元 器 大 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4648 05 A7 _B7_ 五、發明說明(?) 114a , 114b.....感測放大器排組 114c.....中央感測放大器排組 116.....記億體陣列 1 18a , 1 18b.....冗餘裝置 120.....活化字元線 122.....冗餘字元線 128.....故障字元線 130.....冗餘字元線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 6 4 8 Ο Α8 Β8 CS D8 申請專利範圍 經濟部智慧財Λ局員工消費合作社印製 器烕 其,對 感故而端感 區 體 排 體 區 大該 ,分相 央的,終央 餘 億 該 憶 餘。 放之 區部之 中中換二中 冗 記 一 記 冗線 測間 餘端組 之部替第該 該 各 含 各 各元 感其 冗終排 間半置該止 中 中 包 中 中字 由用 之二體 部一 裝由防 其 其 尚 其 其餘 元共 路第億 半第的置以 , , , , ,冗 單元 電和記 二組中裝可。組 組 組 紐 組條 子單 中分該 第排區障得奪排 排。排 排。排32 體子 其部在 和體餘故使‘争體 體體體 體體體到 億體 用端列 部億冗的 ,的憶 憶憶億 億億億 8 記憶 共終排 半記之中換器記 記記記。記記記含 :各記 且一偽 一該分部替大之 之之之區之之之包2-含,的 元第分 第在部半置放項 項元項補項元項體-1 包元鄰 單之部 組中端二裝測 1 1 位 1 修 1 位 1 憶 ,單相 '子組端 排其終第的感第 第萬第之第萬第記 組子中;體排终 體 ,· 一組中之圍 圍百圍半圍百圍的 排體其組億體二 億組第排區組範。範 4 範一範16範元 體億,排記億第 記排該體餘排利線利含利體利含利位 億記割器該記和.該器由憶冗器專元專包專億專包專萬 記多分大在該一及在大置記之大請字請元請記請元請百 種許組放位在第;位放裝該分放申含申單申總申單申 4 1 排測 位該端 測障在部測如包如子如組如子如每 ♦*·_ 本紙張尺度i«用山阈阐本噤准’ CNS : ,\4規格ί :Μί卜Ί公犛 4 6 4 c A8 B8 C8 D8 申請專利範圍 區冗 餘該 冗和 各區 中餘 其冗 C ,該間 組在之 排配元 體分單 憶會子 記路體 之電億 項輯記 1 邏該 第該之 圍 ,中 範路其 利電在 專輯列 請邏排 申含區 如包餘 區大 餘放 冗測 該M 中用 其共 ,7Π M DDL 紹 焉 排子 捿 鐙 DQP ΟΘΜ 億億 記記 之之 項中 ί 其 第在 圍列 範排 利區 專餘 請冗 申該 。 如與器 (-.^^,-^1 器 大 放 測0 由 元 單 子 體 億 記 : 各 含 , 包元 眞 丨 D〇f 組子 排體 體億 憶記 記多 »_ i . 許 1 9 感 該 之 間 其 用 共 元 單 子 體 億 記 的 鄰 相 中 ; 其組 ,排 割器 分大 組放 排測 第二 在第 換之 替元 以單 , 用子置 且體裝 ,億餘 中記冗 之 一 一 元第第 單該之 子鄰置 體Bit裝 憶和障 記,故 一 元中 第單元 在子單 列體子 排億體 1 記憶 一 記 第三 在第 換之 替元 以單 用子 且體 ,億 中記 之三 元第 單該 子鄰 體毗 憶和 記 , 四一兀 第單 在子 列體 排億 一 記 四 二 第 該 及由 ;元 置單 裝子 餘體 冗億 二記 第四 之第 置和 裝元 障單 故子 中體 元億 0 2 αΠϊΓ=口 子一 體第 億該 記 yfl:il-""'^^s 經濟部智慧財4局S工消費合作社印絜 單裝 子障 體故 憶中 記其 三 , 第組 和排 二器 第大 該放 ,測 隔Μ 分央 元中 單之 子間 體其 億在 記位 三用 第共 和元 大 放 測0 之 LT 夕 以 組 排 器 大 放 測 〇 感換 央替 中置 了裝 除餘 用冗 使的 由組 係排 置器 餘 冗 該 中 其 組 排 體 憶 記 之 項 9 第 圍 憶 記 各 中 其 組 排 體 億 記 之 項 9 第 線圍 範纟範 J$i一兀J® 丨宇申 專ί專 含 請 Ϊ 請 包 Φ 申 置 ¾裝ΐο 六、申請專利範圍 元I;區 項 位 補 萬g修 圍 4範¥ 含Je一B ^ 0 專 元I憶 卓請03 焉 丨=π 子 總 體.¾組 圍 範 利 專 請 申 如 A8 B8 C8 D8 體 億 記 之 排 該 含 包 尚 組 排 體 億 記 之 億 記 各 中 其 組 排 體 憶 記 之 項 體 億 記 之 元 位 萬 百 6 1X 含 包 元 單 子 體 圍 範 利 專 請 如 百 4 每 中 其 組 排 體 億 記 之 項 筷 2 3 ny f 8 含 包 置 裝 餘 冗二 第 和 一 第 該 體 。 億線 記元 元字 位餘 萬冗 餘餘 冗冗 Ψ 如 置置 第 該 中 其 組 排 體 億 記 之 項 9 第 圍 範 利 專 第 該 在 配 分 葆 路 輯 〇 邏間 該之 ,元 路單 電子 輯一 邏第 含該 包和 圍 範 利 專 組 排 體 憶 記 之 項 輯四 邏第 含該 包和 置置 装裝 餘餘 冗冗 分 係 路 電 輯 〇 邏間 該之 , 元 路單 59電子 該 中 其 二 二 第 該 在 配 第 該 中 其 組 排 體 憶 記 之 項 9 第 圍 範 利 專 請 申 如 器 大 放 測 感 用 共 元 單 子 第 該 與 置 裝 餘 冗 Φ 如 餘 冗 經濟部智慧財產局a;工消f合作社印製 I:置 Μ: 一單 請 替 g裝ilig供子 二 下 第 含 該 包 中 , - 方 B大W 排1JJ置 0^0 憶M障 用 IEU 故 f _ 井 Ϊ 2元申 ¾單 ® 9 ? ^0 ^ ^ 四 圍 — 體 範罾導 r¥w 記 各 組 排 體 億 記 之 元 單 子 體 億 記 多 許 有 含 1 驟供 步提 列 記 的 的 分 鄰 部 相 端 中 终 其 ·’二 ,組第 隔排和 分 部 排放端 器測終 大感一 放之 測間 烕其 由用 偽共 元 |兀 單 子 鐙 瞜 億憶 第 之 組 ,1^. rtsHM 億 記 該 在 r4------訂------.良丨 分器 組大 本紙張尺度適用巾闺阐家嘌准f (’、s、Λ4規格j’公釐 B8 C8 D8 ττ、申請專利範圍 該記億體子單元中提供冗餘區,該第一和第二終端部 分僳位在該記億體排組的相對端; 藉由下列方法,防止位在該記億體排組第一半部和 第二半部間之中央感測放大器排組的感测放大器争奪: 替換在記億體排組第一半部中之故障裝置,其偽藉 由在該第一终端部分之冗餘區中的裝置替換該故障装 置;以及 替換在記憶體排組第二半部中之故障裝置,其傺藉 由在該第二終端部分之冗餘區中的裝置替換該故障裝 置。 20. 如申請專利範圍第19項之方法,尚包含在該冗餘區 和該冗餘區排列在其中之該記億體子單元間之電路和 裝置之共用步驟。 21. 如申請專利範圍第19項之方法,其中該冗餘區包含 字兀線。 22. 如申請專利範圍第19項之方法,還包含藉由實行該 方法,提供一該排組總記憶體一半之修補區的步驟。 經齊部智葸財產局8;工消費合作杜印製 5
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/209,199 US6018483A (en) | 1998-12-10 | 1998-12-10 | Distributed block redundancy for memory devices |
Publications (1)
Publication Number | Publication Date |
---|---|
TW464805B true TW464805B (en) | 2001-11-21 |
Family
ID=22777779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088119131A TW464805B (en) | 1998-12-10 | 1999-11-03 | Distributed block redundancy for memory devices |
Country Status (7)
Country | Link |
---|---|
US (1) | US6018483A (zh) |
EP (1) | EP1008937B1 (zh) |
JP (1) | JP2000182395A (zh) |
KR (1) | KR20000047990A (zh) |
CN (1) | CN1201332C (zh) |
DE (1) | DE69914710T2 (zh) |
TW (1) | TW464805B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195291A (ja) * | 1998-12-28 | 2000-07-14 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその冗長救済方法 |
US6208569B1 (en) * | 1999-04-06 | 2001-03-27 | Genesis Semiconductor, Inc. | Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device |
JP4184586B2 (ja) * | 2000-09-28 | 2008-11-19 | 株式会社東芝 | 半導体記憶装置 |
KR100480607B1 (ko) * | 2002-08-02 | 2005-04-06 | 삼성전자주식회사 | 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치 |
KR100481175B1 (ko) * | 2002-08-08 | 2005-04-07 | 삼성전자주식회사 | 시프트 리던던시 회로들을 가지는 반도체 메모리 장치 |
US9799412B2 (en) * | 2014-09-30 | 2017-10-24 | Sony Semiconductor Solutions Corporation | Memory having a plurality of memory cells and a plurality of word lines |
CN110121874B (zh) * | 2017-12-04 | 2021-06-01 | 华为技术有限公司 | 一种存储器数据替换方法、服务器节点和数据存储系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0499131A1 (en) * | 1991-02-12 | 1992-08-19 | Texas Instruments Incorporated | High efficiency row redundancy for dynamic ram |
EP0529330A3 (en) * | 1991-07-31 | 1993-09-29 | Texas Instruments Incorporated | System with laser link decoder for dram redundancy scheme |
JP3040625B2 (ja) * | 1992-02-07 | 2000-05-15 | 松下電器産業株式会社 | 半導体記憶装置 |
KR960002777B1 (ko) * | 1992-07-13 | 1996-02-26 | 삼성전자주식회사 | 반도체 메모리 장치의 로우 리던던시 장치 |
US5491664A (en) * | 1993-09-27 | 1996-02-13 | Cypress Semiconductor Corporation | Flexibilitiy for column redundancy in a divided array architecture |
US5691946A (en) * | 1996-12-03 | 1997-11-25 | International Business Machines Corporation | Row redundancy block architecture |
US5831914A (en) * | 1997-03-31 | 1998-11-03 | International Business Machines Corporation | Variable size redundancy replacement architecture to make a memory fault-tolerant |
US5831913A (en) * | 1997-03-31 | 1998-11-03 | International Business Machines Corporation | Method of making a memory fault-tolerant using a variable size redundancy replacement configuration |
US5881003A (en) * | 1997-07-16 | 1999-03-09 | International Business Machines Corporation | Method of making a memory device fault tolerant using a variable domain redundancy replacement configuration |
-
1998
- 1998-12-10 US US09/209,199 patent/US6018483A/en not_active Expired - Fee Related
-
1999
- 1999-11-03 TW TW088119131A patent/TW464805B/zh not_active IP Right Cessation
- 1999-11-11 DE DE1999614710 patent/DE69914710T2/de not_active Expired - Fee Related
- 1999-11-11 EP EP99122453A patent/EP1008937B1/en not_active Expired - Lifetime
- 1999-12-08 KR KR1019990055692A patent/KR20000047990A/ko not_active Application Discontinuation
- 1999-12-10 CN CNB991267478A patent/CN1201332C/zh not_active Expired - Fee Related
- 1999-12-10 JP JP11352067A patent/JP2000182395A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1008937A1 (en) | 2000-06-14 |
DE69914710T2 (de) | 2005-01-13 |
KR20000047990A (ko) | 2000-07-25 |
EP1008937B1 (en) | 2004-02-11 |
DE69914710D1 (de) | 2004-03-18 |
US6018483A (en) | 2000-01-25 |
JP2000182395A (ja) | 2000-06-30 |
CN1201332C (zh) | 2005-05-11 |
CN1258078A (zh) | 2000-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5742613A (en) | Memory array of integrated circuits capable of replacing faulty cells with a spare | |
US5514884A (en) | Very high density wafer scale device architecture | |
TW527490B (en) | Advanced bit fail map compression with fail signature analysis | |
TW470960B (en) | Semiconductor memory device | |
TW533423B (en) | Method and apparatus for built-in self-repair of memory storage arrays | |
TW323366B (en) | Semiconductor memory device(1) | |
TW464805B (en) | Distributed block redundancy for memory devices | |
KR870010551A (ko) | 다이나믹 ram | |
TW516118B (en) | Decoding conversion device and method capable of supporting multiple memory chips and their application system | |
TW410465B (en) | Semiconductor memory device | |
TW457487B (en) | Method and apparatus for parallel redundancy in semiconductor memories | |
TW466500B (en) | Method for testing a memory chip, divided into cell arrays, during ongoing operation of a computer while maintaining real-time conditions | |
DE69329282D1 (de) | Festkoerperspeichervorrichtung | |
TW381336B (en) | Dynamic semiconductor memory device and the testing method thereof | |
TW200577B (zh) | ||
TW320723B (en) | Semiconductor memory device and testing method thereof | |
KR100347660B1 (ko) | 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치 | |
TW476966B (en) | Segmented word-line architecture to divide a word-line into several banks for cells-array with long bit-lines | |
TW413809B (en) | Multi-bank system semiconductor memory device capable of operating at high speed | |
TW393647B (en) | One-chip clock synchronized memory device | |
TW540049B (en) | Semiconductor memory device | |
US20110026342A1 (en) | Multi-port memory device | |
US6003111A (en) | Bank state tracking method and device | |
TW591661B (en) | Semiconductor integrated circuit | |
TW410306B (en) | Redundancy for wide hierarchical I/O organizations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |