KR100347660B1 - 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치 - Google Patents

웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치 Download PDF

Info

Publication number
KR100347660B1
KR100347660B1 KR1019990015170A KR19990015170A KR100347660B1 KR 100347660 B1 KR100347660 B1 KR 100347660B1 KR 1019990015170 A KR1019990015170 A KR 1019990015170A KR 19990015170 A KR19990015170 A KR 19990015170A KR 100347660 B1 KR100347660 B1 KR 100347660B1
Authority
KR
South Korea
Prior art keywords
signal
signals
memory chip
wafer
logic
Prior art date
Application number
KR1019990015170A
Other languages
English (en)
Other versions
KR19990083552A (ko
Inventor
디터 핼레
파트리크 하이네
마르틴 부크
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR19990083552A publication Critical patent/KR19990083552A/ko
Application granted granted Critical
Publication of KR100347660B1 publication Critical patent/KR100347660B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은, 니들(6)에 의해서 배전 전압(VDD, VSS), 초기화 신호(I), 판독 출력 신호(CS), 클럭 신호(CLK) 및 어드레스 신호, 데이터 신호 및 제어 신호가 메모리 칩(1)에 제공되도록 구성된, 하나의 웨이퍼상에 있는 다수의 메모리 칩(1)을 테스트하기 위한 장치에 관한 것이다. 상기 장치에서 어드레스 신호, 데이터 신호 및 제어 신호는 메모리 칩의 커어프(2)내에 배치된 로직(5)에 의해 형성되어 메모리 칩(1)에 직접 제공된다.

Description

웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치 {DEVICE FOR TESTING A PLURALITY OF MEMORY CHIPS ON A WAFER}
본 발명은, 니들에 의해서 배전 전압, 초기화 신호, 판독 출력 신호, 클럭 신호 및 어드레스 신호, 데이터 신호 및 제어 신호가 제공되는, 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치에 관한 것이다.
지금까지는 예를 들어 64 Mbit DRAM의 칩이 니들 카드의 니들에 의해서 소그룹으로 테스트되었다. 이 경우에는, 다수의 칩 - 바람직하게는 하나의 웨이퍼의 모든 칩 - 을 테스트 실시용 니들과 콘택팅하기 위해서 니들을 충분히 가진 니들 카드를 제조하는 것이 문제였다.
하나의 니들 카드상에 있는 니들의 상한 갯수는 현재 대략 1,000개이다. 이와 같은 갯수의 니들에 의해서는 약 20개 내지 50개의 칩이 테스트될 수 있는데, 그 이유는 니들을 통해서 다양한 어드레스 신호, 데이터 신호, 공급 신호 및 제어 신호가 각각의 개별 칩상에 제공되어야 하기 때문이다.
공지된 장치들은 동시에 약 20개 내지 50개의 칩을 테스트할 수 있는 1,000개까지의 니들을 가진 니들 카드를 제안한다. 상기 장치들에서는 1,000개의 니들에 의해서 50개 내지 20개의 칩상에 가해지는 상당히 큰 압착력이 또한 문제가 된다. 웨이퍼상에 있는 각각의 개별 칩을 확실하게 테스트하기 위해서, 칩마다 50개 정도의 다수의 니들을 매칭하는 것도 또한 어려움이 있다.
본 발명의 목적은, 니들 카드의 테스트 실행시 지금까지보다 훨씬 더 많은 수의 메모리 칩을 테스트할 수 있는, 하나의 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치를 제공하는 것이다.
도 1은 커어프를 가진 메모리 칩의 평면도이다.
* 도면의 주요 부분에 대한 간단한 설명 *
1: 메모리 칩 2: 커어프 또는 소오잉 에지
3, 4, 7: 패드 5: 로직
6: 니들
CLK: 클럭 신호 CS: 선택 신호
I: 초기화 신호 O: 출력
VDD 또는 VSS: 배전 전압
상기 목적은 서문에 언급된 방식의 장치에서 본 발명에 따라, 메모리 칩의 커어프(kerf)(마스크의 테스트 구조물 및 센터링 보조 수단을 포함하는 소오잉(sawing) 에지)내에 배치된 로직에 의해 어드레스 신호, 데이터 신호 및 제어 신호 중에서 적어도 소수의 신호가 발생되어 메모리 칩에 직접 제공됨으로써 달성된다. 이 경우에는 바람직하게 모든 어드레스 신호, 데이터 신호 및 제어 신호가 커어프내에 제공된 상기 로직에 의해 발생된다. 개별 메모리 칩은 예를 들어 하나의 커어프에 의해 분리된 2개의 메모리 칩으로서, 상기 개별 메모리 칩은 다수존재한다고 가정된다.
따라서 본 발명은 지금까지의 선행 기술과 완전히 다른 방법을 기술한다: 개발 과정 중에 있는 니들 카드 또는 니들을 개선하려고 노력하는 대신에, 어드레스 신호, 데이터 신호 및 제어 신호를 각각의 메모리 칩을 위한 커어프내에서 국부적으로 발생시켜서 직접 상기 메모리 칩에 제공하는 특수한 로직이 메모리 칩의 커어프내에 제공된다. 이것은 하기와 같은 중요한 장점을 갖는다: 각각의 메모리 칩을 위한 배전 전압 및 소수의 코드화 출력 신호만 니들 카드를 통해서 제공되면 된다. 다시 말해서, 니들 카드를 통해서는 다만 배전 전압, 초기화 신호, 판독 출력 신호 및 클럭 신호를 위한 5개의 콘택팅만이 필요하기 때문에, 결과적으로 약 1,000개의 니들을 가진 니들 카드로 200개까지의 칩을 테스트할 수 있게 된다.
그럼으로써, 커어프내에 설치된 개별 메모리 칩용 국부 로직은 필요한 모든 어드레스 신호, 데이터 신호 및 제어 신호를 발생시켜서 이 신호들을 평가한다. 에러가 나타나면, 에러가 발생되었다는 사실을 테스트 장치에 표시하는 에러 신호가 출력된다. 상응하게 코드화된 신호를 통해 상기 에러가 어디에 있는지 즉시 확인할 수 있다. 4개의 워드 라인이 동시에 부스트되는 경우에는 이를 위해서 예를 들어 2개의 코드화 신호가 필요하다.
본 발명은 도면을 참조하여 하기에서 자세히 설명된다.
도 1은 커어프 또는 소오잉 에지(2)에 의해 감싸진 메모리 칩(1)을 도시한다. 웨이퍼를 개별 메모리 칩(1)으로 분리할 때는 소오잉에 의해 커어프(2)가 제거됨으로써, 결과적으로 상기 분리 후에는 커어프(2) 없는 개별 메모리 칩(1)만 남겨지게 된다.
메모리 칩(1)에는 상이한 패드(콘택 쿠션)(3, 4, 7)가 제공되며, 상기 패드가 테스트 실행시 니들 카드의 니들과 콘택된다. 그래서, 초기화 신호(I), 클럭 신호(CLK) 및 선택 신호 혹은 선별 신호(CS)용 패드(3), 및 배전 전압(VDD 또는 VSS)용 패드(7)가 제공된다. 메모리 칩(1)은 또한 어드레스 신호, 데이터 신호 및 제어 신호용 니들과 콘택되는 패드(4)를 포함한다. 테스트를 실행하는 경우에는 실제로 예를 들어 11개의 어드레스 신호, 8개 내지 16개의 데이터 신호 및 5개의 제어 신호가 인가되어야 하지만, 도면을 간략화하기 위해서 패드(4)는 다만 3개만을 도시하였다. 따라서, 이미 위에서 설명한 바와 같이 다수의 니들이 필요하게 되며, 결과적으로 다만 상당히 적은 수의 메모리 칩만이 약 1,000개의 니들을 포함하는 니들 카드에 의해서 한 그룹으로 공동으로 테스트될 수 있다.
본 발명에 따라 커어프(2)내에는 로직(5)이 제공되는데, 상기 로직은 출력(O)과 결합되며 어드레스 신호, 데이터 신호 및 제어 신호를 직접 패드(4)로 송출한다. 따라서 상기 패드(4)를 위해서는 니들이 전혀 필요하지 않게 되며, 결과적으로 하나의 메모리 칩(1)을 테스트하기 위해 필요한 니들의 개수는 현저하게 감소될 수 있다.
니들은 실제로 투영면에 대해 대체로 수직으로 패드(3)쪽으로 진행하지만, 도면에서는 니들이 개략적으로 도시되었으며, 도면 부호 (6)으로 표기되었다.
로직(5)이 어드레스 신호, 데이터 신호 및 제어 신호를 테스트하는 기능을 담당함으로써, 전체적으로 필요한 니들의 개수는 상응하게 감소된다. 물론, 상기 신호들 중에서 소수의 신호만을 로직(5)을 통해 메모리 칩(1)에 제공하는 것도 또한 가능하다.
테스트 실행 후에는 커어프(2)가 소오잉에 의해서 제거되고, 그럼으로써 그 경우에 더 이상 필요치 않은 로직(5)도 또한 분리된다.
추가 로직(5)을 이용하여 필요한 니들(6)의 개수를 줄이기 위해, 본 발명은 바람직한 방식으로 커어프에 의해 제공된 공간을 충분히 활용한다.
로직(5)은 경우에 따라 상기 로직이 상응하는 어드레스 신호, 데이터 신호 및 제어 신호를 다수의 반도체 칩에 제공하도록 커어프내에 배치될 수도 있기 때문에, 결과적으로 예를 들어 하나의 로직(5)은 2개 또는 다수의 메모리 칩(1)에도 할당된다.
또한 본 발명에 따른 장치에서는 하나의 니들 카드의 니들의 개수를 높이는 것도 가능한데, 그 이유는 니들 자체가 서로로부터 이격되어 배치될 수 있기 때문이며, 이것은 개별 메모리 칩을 위해 적은 수의 니들이 필요하다는 사실을 기초로 한다.
본 발명에 따른 장치에 의해, 니들 카드의 테스트 실행시 웨이퍼상에 있는 지금까지보다 훨씬 더 많은 수의 메모리 칩을 테스트할 수 있게 되었다.

Claims (2)

  1. 니들(6)에 의해서 배전 전압(VDD, VSS), 초기화 신호(I), 판독 출력 신호(CS), 클럭 신호(CLK), 및 어드레스 신호, 데이터 신호 및 제어 신호가 제공되는, 웨이퍼상에 있는 다수의 메모리 칩(1)을 테스트하기 위한 장치에 있어서,
    상기 어드레스 신호, 데이터 신호 및 제어 신호 중에서 적어도 일부분이 메모리 칩(1)의 커어프(소오잉 에지)(2)내에 배치된 로직(5)에 의해 발생되어 메모리 칩(1)에 직접 제공되는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 어드레스 신호, 데이터 신호 및 제어 신호 모두는 로직(5)에 의해 발생되어 메모리 칩(1)에 직접 제공되는 것을 특징으로 하는 장치.
KR1019990015170A 1998-04-30 1999-04-28 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치 KR100347660B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19819570.2 1998-04-30
DE19819570A DE19819570C2 (de) 1998-04-30 1998-04-30 Anordnung zum Testen mehrerer Speicherchips auf einem Wafer

Publications (2)

Publication Number Publication Date
KR19990083552A KR19990083552A (ko) 1999-11-25
KR100347660B1 true KR100347660B1 (ko) 2002-08-07

Family

ID=7866437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015170A KR100347660B1 (ko) 1998-04-30 1999-04-28 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치

Country Status (7)

Country Link
US (1) US6529028B1 (ko)
EP (1) EP0953986A3 (ko)
JP (1) JPH11345499A (ko)
KR (1) KR100347660B1 (ko)
CN (1) CN1132193C (ko)
DE (1) DE19819570C2 (ko)
TW (1) TW419666B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19930169B4 (de) 1999-06-30 2004-09-30 Infineon Technologies Ag Testeinrichtung und Verfahren zum Prüfen eines Speichers
DE10028145C2 (de) 2000-06-07 2002-04-18 Infineon Technologies Ag Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
DE10043350C2 (de) 2000-08-22 2003-01-02 Infineon Technologies Ag Verfahren zur Untersuchung von Strukturen auf einem Wafer
CN100440381C (zh) * 2003-06-13 2008-12-03 钰创科技股份有限公司 使用一低速测试器以进行高速记忆体测试的方法
DE102004042074A1 (de) * 2004-08-31 2006-03-09 Infineon Technologies Ag Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens
US7516293B2 (en) * 2006-09-08 2009-04-07 International Business Machines Corporation Increased performance using mixed memory types
CN101196546B (zh) * 2006-12-04 2011-02-02 上海华虹Nec电子有限公司 可供不同ip产品进行老化测试的方法及其所用测试板
CN101452010B (zh) * 2007-11-30 2011-12-14 上海华虹Nec电子有限公司 用于芯片测试的探针卡的测试方法
CN103364706B (zh) * 2013-07-26 2017-03-08 上海华虹宏力半导体制造有限公司 验收测试装置及一次性可编程器件的验收测试方法
CN105988906B (zh) * 2015-03-02 2018-07-06 中山市云创知识产权服务有限公司 测试卡及应用该测试卡的主板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US5053700A (en) * 1989-02-14 1991-10-01 Amber Engineering, Inc. Method for wafer scale testing of redundant integrated circuit dies
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies
FR2700063B1 (fr) * 1992-12-31 1995-02-10 Sgs Thomson Microelectronics Procédé de test de puces de circuit intégré et dispositif intégré correspondant.
US5418452A (en) * 1993-03-25 1995-05-23 Fujitsu Limited Apparatus for testing integrated circuits using time division multiplexing
DE19630316A1 (de) * 1996-07-26 1998-01-29 Siemens Ag Vorrichtung zur elektrischen Kontaktierung eines Bauelements

Also Published As

Publication number Publication date
DE19819570A1 (de) 1999-11-04
CN1132193C (zh) 2003-12-24
CN1233841A (zh) 1999-11-03
EP0953986A2 (de) 1999-11-03
KR19990083552A (ko) 1999-11-25
TW419666B (en) 2001-01-21
DE19819570C2 (de) 2000-06-15
JPH11345499A (ja) 1999-12-14
EP0953986A3 (de) 2005-05-11
US6529028B1 (en) 2003-03-04

Similar Documents

Publication Publication Date Title
US7781890B2 (en) Structure and method for parallel testing of dies on a semiconductor wafer
SG97819A1 (en) Structures for wafer level test and burn-in
KR940022583A (ko) 병렬비트테스트모드내장 반도체 메모리
KR100347660B1 (ko) 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
US5796246A (en) Test board and process of testing wide word memory parts
EP0456255B1 (en) Dynamic memory device and method for screening the same
JP3031883B2 (ja) 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板
KR19990002764A (ko) 메모리 로직 복합 반도체 장치 및 그 메모리 테스트 방법
US6535009B1 (en) Configuration for carrying out burn-in processing operations of semiconductor devices at wafer level
US5862146A (en) Process of testing memory parts and equipment for conducting the testing
US5177573A (en) Semiconductor integrated circuit device
US6721911B1 (en) Method and apparatus for testing a memory array using compressed responses
KR100868119B1 (ko) 집적 회로, 테스트 시스템, 에러 데이터 판독 방법
JP4220141B2 (ja) マルチチップモジュール
US6268718B1 (en) Burn-in test device
US7012443B2 (en) System used to test plurality of DUTs in parallel and method thereof
WO2020042879A1 (en) Data compression circuit, memory device and ic test device and method
KR0172398B1 (ko) 하이브리드 반도체 메모리 장치
KR100250738B1 (ko) 반도체 메모리 장치
JPH06151536A (ja) 半導体記憶装置
JPS6222853Y2 (ko)
KR930005204A (ko) 반도체 집적회로 장치 및 이를 이용한 칩선별 방법
KR970051447A (ko) 반도체 메모리장치 및 리던던시 셀 테스트 방법
KR19980067183A (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee