KR100868119B1 - 집적 회로, 테스트 시스템, 에러 데이터 판독 방법 - Google Patents

집적 회로, 테스트 시스템, 에러 데이터 판독 방법 Download PDF

Info

Publication number
KR100868119B1
KR100868119B1 KR1020067010480A KR20067010480A KR100868119B1 KR 100868119 B1 KR100868119 B1 KR 100868119B1 KR 1020067010480 A KR1020067010480 A KR 1020067010480A KR 20067010480 A KR20067010480 A KR 20067010480A KR 100868119 B1 KR100868119 B1 KR 100868119B1
Authority
KR
South Korea
Prior art keywords
data
integrated circuit
data output
circuit
output terminal
Prior art date
Application number
KR1020067010480A
Other languages
English (en)
Other versions
KR20060092276A (ko
Inventor
제르트 프란코우스키
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20060092276A publication Critical patent/KR20060092276A/ko
Application granted granted Critical
Publication of KR100868119B1 publication Critical patent/KR100868119B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 테스트 모드에 따라 집적 회로로부터 에러 데이터를 판독하는 테스트 회로를 구비하는 집적 회로에 관한 것으로, 에러 데이터는 제 1 및 제 2 데이터 출력단에 의해 전달되고, 주소 및 판독 인스트럭션은 데이터 출력단에 의해 주소와 관련된 에러 데이터를 판독하는 집적 회로에 인가될 수 있다. 본 발명에서 테스트 회로는 제 1 판독 명령이 인가될 때 제 1 데이터 출력단에 의해 에러 데이터가 제공되고 제 2 데이터 출력단은 하이 레지스턴스로 스위칭되며, 제 2 판독 명령이 인가될 때 제 2 데이터 출력단에 의해 에러 데이터가 제공되고 제 1 데이터 출력단은 하이 레지스턴스로 스위칭되는 방식으로 설계된다.

Description

집적 회로, 테스트 시스템, 에러 데이터 판독 방법{INTEGRATED CIRCUIT, TEST SYSTEM AND METHOD FOR READING OUT ERROR DATA FROM SAID INTEGRATED CIRCUIT}
본 발명은 테스트 모드에서 에러 데이터가 판독되는 집적 회로에 관한 것이다. 본 발명은 복수의 집적 회로가 병렬적으로 테스트되어, 이 집적 회로로부터 에러 데이터가 판독되는 테스트 시스템에 관한 것이기도 하다. 또한 본 발명은 집적 회로로부터 에러 데이터를 판독하는 방법에 관한 것이다.
집적 회로는 통상 테스트 시스템의 테스터 유닛에 연결되어 병렬적으로 테스트된다. 특히, 번인(burn-in) 동작시에, 집적 회로들은 이들을 프리에이징(pre-age)하기 위해 극한 동작 조건하에서 동시에 테스트된다.
집적 회로는 가능한 한 동시에 테스트될 필요가 있다는 사실로 인해, 다수의 병렬 라우팅 테스터 채널은 집적 회로의 주소 접속부, 명령 접속부 및 특히 데이터 접속부와 테스터 유닛을 연결할 필요가 있다. 구체적으로 동시에 테스트되어야하는 다수의 집적 회로의 경우에, 이들 테스터 채널을 가능한 경제적으로 사용하는 것이 필요하다. 테스터 채널의 수를 감소시키는 것도 동시에 테스트될 수 있는 집적 회로의 수를 증가시키는 것을 가능하게 한다.
집적 회로는 통상적으로 그룹 및 뱅크로 구성되고, 동시에 병렬로 구동되어 테스터 유닛을 사용하는 모듈의 구동을 위한 소비를 낮게 유지한다. 그러므로 모든 집적 회로는 본질적으로 공통 주소 및 공통 라인을 사용하여 구동된다. 그룹의 집적 회로가 연결된 데이터 라인이 공통 데이터 버스를 거쳐 테스터 유닛과 접속하기 때문에, 특정 제어 신호는 데이터 버스를 거쳐 테스터 유닛에 제공되어 그룹의 집적 회로로부터 판독될 필요가 있는 데이터를 연속적으로 판독한다. 이것은 하나의 데이터 뱅크만 테스터 유닛으로 전달될 수 있는 방식이다.
제어 신호는 일반적으로 각 집적 회로를 활성화 및 비활성화하기 위해 제공되는 회로 선택 신호(CS:chip select signal)이다. 이 회로 선택 신호를 제공하기 위해, 테스터 채널은 그룹의 각 집적 회로와 테스터 유닛 사이에 제공된다. 복수의 그룹의 각 집적 회로는 뱅크를 형성하도록 구성되고, 뱅크의 집적 회로는 회로 선택 신호를 사용하여 활성화 및 비활성화된다.
캡슐화된 집적 회로의 번인 동작시에, 테스트에 필요한 접촉부의 수에 따라 리셉터클의 비용이 증가하고 접촉부 제조의 복잡성이 증가하기 때문에, 제어 라인의 수를 감소시키는 것은 원가 우위와 관련이 있다.
특히 집적 회로가 언손 웨이퍼(unsawn wafer)에서 테스트되는 웨이퍼-레벨의 번인 동작의 경우에, 이러한 테스트 시스템은 집적 회로와 접촉하기 위해 풀-웨이퍼 접촉 생성 장치를 필요로 하므로, 테스트 유닛과 웨이퍼 사이의 접속부의 수를 절대적 최소로 감소시키는 것이 필요하다. 이러한 풀-웨이퍼 접촉 생성 장치는 웨이퍼의 모든 집적 회로와 테스터 유닛의 접속을 가능하게 하도록 10,000개의 다수의 접속부를 구비하므로 복잡하다. 집적 회로의 개별 접촉부와 접촉하는 데 사용되는 접촉 생성 침이 상당히 작아서 기계적 작용에 민감하므로 풀-웨이퍼 접촉 생성 장치에 에러가 발생할 수도 있다. 그러므로 풀-웨이퍼 접촉 생성 장치에서 에러가 발생할 가능성은 접촉 생성 침의 수에 따라 증가하고, 사용되는 접촉 생성 침의 수를 감소시키는 것은 에러가 발생할 가능성을 감소시키므로 원가도 절감한다.
본 발명의 목적은 개선된 집적 회로, 테스트 시스템 및 테스트 방법을 제공하는 것으로, 집적 회로를 테스트할 때 테스터 채널의 수를 감소시키는 것이 가능하다.
이 목적은 청구항 제 1 항에 기재된 집적 회로, 청구항 제 6 항에 기재된 테스트 시스템 및 청구항 제 9 항에 기재된 방법에 의해 달성된다.
본 발명의 다른 이로운 개선 사항은 종속항에 명시된다.
본 발명의 제 1 측면에 따라서, 집적 회로로부터 에러 데이터를 판독하는 테스트 회로를 구비하는 집적 회로가 제공된다. 에러 데이터는 집적 회로의 제 1 및 제 2 데이터 출력단을 통해 출력될 수 있다. 주소 및 판독 명령은 집적 회로에 인가되어, 데이터 출력단 중 하나를 통해 주소와 관련된 에러 데이터를 판독할 수 있다. 테스트 회로는 제 1 판독 명령이 인가될 때 제 1 데이터 출력단에서 에러 데이터를 출력하고 제 2 데이터 출력단을 하이 임피던스로 스위칭하며, 제 2 판독 명령이 인가될 때 제 2 데이터 출력단에서 에러 데이터를 출력하고 제 1 데이터 출력단을 하이 임피던스로 스위칭하는 방식으로 구성된다.
본 발명의 다른 측면에 따라서, 이러한 복수의 집적 회로를 테스트하는 테스트 시스템이 제공된다. 집적 회로는 공통 주소 및 명령 라인을 통해 테스터 유닛과 접속하여, 에러 데이터를 판독할 목적으로 메모리 영역을 어드레싱하여 집적 회로를 동시에 테스트한다. 에러 데이터는 데이터 라인을 통해 집적 회로의 그룹으로부터 판독될 수 있다. 집적 회로의 그룹 중 제 1 집적 회로의 데이터 출력단은 데이터 라인과 접속하고, 집적 회로의 그룹 중 제 2 집적 회로의 데이터 출력단은 데이터 라인과 접속한다.
본 발명에 따른 집적 회로와 테스트 시스템은 집적 회로를 구동하는 제어 라인을 불필요하게 할 수 있다. 그렇지 않다면 제어 라인은 에러 데이터를 판독할 목적으로 집적 회로를 선택하는 데 사용되었을 것이다.
집적 회로는 일반적으로 테스트 보드 상의 뱅크 내에 배치되어 병렬적으로 테스트되며, 뱅크의 모든 집적 회로는 서로 별도의 데이터 라인을 사용하여 테스터 유닛과 접속한다. 뱅크의 집적 회로는 회로 선택 신호를 사용하여 동시에 활성화되거나 비활성화될 수 있다. 다른 뱅크의 집적 회로는 본질적으로 이 뱅크와 병렬로 배치되고, 마찬가지로 전용 회로 선택 신호를 사용하여 활성화됨으로써 동일한 데이터 라인을 사용하여 에러 데이터를 판독할 수 있다. 테스터 유닛은 각 데이터 라인을 거쳐 집적 회로의 에러 데이터를 판독하기 위해 현재 집적 회로의 배열 내의 뱅크 중 어떤 것이 선택되었는 지를 규정하는 회로 선택 신호를 사용한다. 이를 위해, 존재하는 뱅크의 수에 해당하는 수의 회로 선택 라인이 필요하다.
이제 본 발명에 따른 테스트 시스템은 동일한 데이터 라인을 거쳐 테스터 유닛과 접속하는 집적 회로 그룹을 형성하도록 결합되는 복수의 뱅크의 각 집적 회로에 제공된다. 그러나, 본 발명은 집적 회로의 각 에러 데이터를 판독하려하는 주소가 지정될 때 및 판독 명령이 인가될 때 그룹의 모든 집적 회로의 에러 데이터가 동시에 데이터 라인에 인가되는 것이 아니라, 집적 회로 그룹 중 하나의 에러 데이터만이 데이터 라인에 인가되는 것을 제공한다. 만일 이후에 판독 명령이 다시 인가되면, 다른 집적 회로가 데이터 라인에 에러 데이터를 인가한다. 판독 명령에 의해 제어되는 각 판독 동작 동안에, 데이터 라인은 집적 회로의 활성 데이터 출력단에만 각각 접속된다. 복수의 그룹의 집적 회로에 대응하는 복수의 판독 명령 이후에, 그룹의 집적 회로의 모든 에러 데이터는 집적 회로의 그룹과 접속된 데이터 라인에 인가된다.
집적 회로 그룹의 집적 회로는 각 판독 명령시에 집적 회로 중 하나가 데이터 라인으로 에러 데이터를 출력하는 방식으로 데이터 라인과 접속한다. 그러므로 2개의 집적 회로가 각 에러 데이터를 동일한 데이터 라인으로 출력하지 않는 것이 보장된다. 이 경우에 현재 데이터 라인으로 에러 데이터를 출력하지 않고 있는 집적 회로의 잔여 데이터 출력단은 하이 임피던스로 스위칭되어, 데이터 라인과 접속하며 이 데이터 라인으로 에러 데이터를 출력하고 있는 각 직접 회로에서 테스터 유닛으로의 에러 데이터 전송을 방해하는 것을 방지한다.
데이터 출력단을 하이 임피던스로 또는 에러 데이터가 출력되는 방식으로 스위칭하기 위해, 집적 회로는 각 데이터 출력단에 대한 드라이버 회로를 갖는 것이 바람직하다.
드라이버 회로는 제어 입력단에 인가되었던 제어 신호에 따라서 에러 데이터를 인가하는 데이터 입력단 및 제어 입력단을 각각 구비하여, 데이터 입력단에 인가되었던 에러 데이터를 출력하거나, 만일 제어 입력단이 전위로부터 완전히 단절되거나 특정 제어 신호 레벨이 인가되면 데이터 출력단을 하이 임피던스로 스위칭한다. 본 발명에 따른 이러한 집적 회로를 구현하는 적합한 드라이버 회로를 제공하는 것이 가능하다.
활성화 회로는 테스트 모드에서 제 1 판독 명령이 인가될 때 제어 신호를 출력하여 에러 데이터를 제 1 드라이버 회로로 출력하고, 전위로부터 제 2 데이터 출력단을 완전히 단절하기 위해 드라이버 회로의 제어 입력단과 접속하는 것이 바람직하다. 제 2 판독 명령이 인가될 때, 이 제어 신호도 에러 데이터가 제 2 드라이버 회로로 출력되는 한편, 제 1 데이터 출력단은 하이 임피던스로 스위칭되는 방식으로 스위칭된다.
이것은 각 판독 명령을 사용하여, 집적 회로 중 하나의 데이터 출력단이 각 에러 데이터가 항상 데이터 출력단 중 하나에서 출력되는 방식으로 주기적으로 스위칭되는 한편, 남아있는 데이터 출력단은 하이 임피던스로 스위칭됨을 의미한다.
집적 회로 그룹의 복수의 집적 회로는 출력될 각 에러 데이터가 데이터 라인에 연속적으로 인가되는 방식으로 데이터 라인과 접속한다. 그러므로, 예컨대 제 1 집적 회로의 에러 데이터는 제 1 판독 명령이 인가될 때 데이터 라인에 인가된다. 다음 판독 명령시에, 제 2 집적 회로의 에러 데이터는 데이터 라인에 대응적으로 인가된다.
일반적인 동작 모드에서, 각 데이터 입력단에 인가되었던 데이터를 드라이버 회로를 거쳐 데이터 출력단으로 전달하는 활성화 회로를 제공하는 것이 바람직하다.
집적 회로는 주소, 명령 및 데이터 라인을 거쳐 테스터 유닛과 접속하는 테스트 보드 상에서 접속될 수 있다. 또한, 집적 회로는 풀-웨이퍼 접촉 생성 장치를 사용하여 접촉될 수 있는 언손 웨이퍼(unsawn wafer) 상에 배치되어, 주소, 명령 및 데이터 라인을 거쳐 테스터 유닛과 접속한다.
본 발명의 다른 측면에 따라서, 본 발명에 따른 테스트 시스템에서 함께 테스트되는 집적 회로로부터 에러 데이터를 판독하는 방법이 제공된다. 주소에서 에러 데이터를 판독하기 위해, 주소 및 판독 명령은 우선 집적 회로에 인가되어 주소와 관련된 에러 데이터를 각각 판독한다. 제 1 판독 명령 및 제 2 판독 명령은 집적 회로에 연속적으로 인가되어, 제 1 판독 명령이 인가될 때 집적 회로의 그룹 중 제 1 집적 회로의 에러 데이터는 데이터 라인에서 판독될 수 있다. 제 2 판독 명령이 인가될 때, 에러 데이터는 집적 회로의 그룹 중 제 2 집적 회로로부터 판독된다.
본 발명에 따른 방법은 그룹의 집적 회로를 활성화 및 비활성화하는 각 회로 선택 신호를 불필요하게 할 수 있다는 장점이 있다.
본 발명의 바람직한 실시예는 첨부하는 도면을 참조하여 이하에 보다 상세하게 설명된다.
도 1은 종래 기술에 따른 복수의 집적 회로를 테스트하는 테스트 시스템을 도시한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 테스트 시스템을 도시한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 집적 회로 내의 테스트 회로를 도시한다.
도 4는 본 발명의 바람직한 일 실시예에 따른 드라이버 회로를 구동하는 동작의 예를 도시한다.
도 1은 종래 기술에 따른 테스트 시스템을 도시한다. 테스트 시스템은 소정의 집적 회로(1)를 가능한 동시에 에러 테스트하도록 사용된다. 이를 위해, 집적 회로(1)는 테스터 유닛(2)에 의해 주소 라인(3)을 거쳐 모든 접속된 집적 회로에 제공되는 주소를 이용하고, 테스트 유닛(2)에 의해 대응하는 명령 라인(4)을 통해 모든 집적 회로(1)에 제공되는 테스트 명령을 이용할 수 있도록 테스터 유닛(2)과 접속한다.
도 1은 테스터 유닛(2)에 의해 테스트되는 16개의 집적 회로(1)를 갖는 테스 트 시스템을 예시로서 도시한다. 각 집적 회로(1)는 동일한 주소 및 명령 라인(3,4)과 병렬적으로 접속한다. 도시된 예에서 집적 회로(1)는 뱅크(Bank0 내지 Bank3) 및 그룹(G0 내지 G3) 내에 구성되되, 각 뱅크는 4개의 집적 회로(1)를 가지며 각 그룹도 4개의 집적 회로를 갖는다.
그룹(G0 내지 G3)의 집적 회로(1)는 이들이 서로 바로 아래에 배치되는 방식으로 도시되며, 그룹의 집적 회로(1)의 각 데이터 출력단(DQ)은 공통 데이터 라인(D0)을 거쳐 테스터 유닛(2)과 접속한다. 도시된 예에서, 그룹의 각 집적 회로(1)는 4개의 데이터 출력단(DQ0,DQ1,DQ2,DQ3)을 가지며, 이들 중 하나만이 에러 데이터를 출력하는 데 사용된다. 집적 회로(1)의 각 그룹(G0 내지 G3)은 데이터 라인(D0)을 거쳐 테스터 유닛(2)과 접속한다. 이러한 방식으로 데이터 라인(D0)은 집적 회로의 제 1 데이터 출력단(DQ0)과 접속한다.
그러므로, 테스트 동작 동안에, 에러 데이터를 판독할 때, 그룹(G0 내지 G3)의 모든 집적 회로(1)가 에러 데이터를 데이터 라인(D0)에 인가하는 것은 아니므로 데이터 경쟁을 발생시키고, 그룹(G0 내지 G3)의 각 집적 회로(1)는 각 회로 선택 신호(CS1 내지 CS4)를 사용하여 활성화된다. 이 회로 선택 신호(CS1 내지 CS4)는 테스터 유닛(2)에 의해 직접 또는 코드 형태로 공급되되, 이 회로 선택 신호(CS1 내지 CS4)는 한번에 하나만 활성화되고, 각 다른 회로 선택 신호(CS1 내지 CS4)는 비활성화된다. 판독 명령시에 회로 선택 신호(CS1 내지 CS4)가 활성화되면, 각 집적 회로(1)는 인가된 주소와 인가된 테스트 명령을 수신하고 이에 대응하여 데이터 출력단(DQ0)을 거쳐 에러 데이터를 출력할 수 있다.
회로 선택 신호(CS1 내지 CS4)가 한번에 하나만 활성화된다는 사실은 복수의 집적 회로(1)가 데이터 라인(D0)을 거쳐 에러 데이터를 동시에 출력하려하는 것을 방지한다. 집적 회로(1)를 테스트할 때 병렬성은 복수의 그룹(G0 내지 G3)을 병렬로 배치함으로써 증가하되, 각 그룹은 자신의 데이터 라인(D0)을 갖는다. 집적 회로(1)는 본질적으로 각 그룹 내에서 동일한 방식으로 구성되어, 그 결과로 그룹의 각 제 1 집적 회로(1)는 제 1 회로 선택 신호(CS1)를 사용하여 활성화되고, 그룹의 각 제 2 집적 회로는 제 2 회로 선택 신호(CS2)를 사용하여 활성화될 수 있다. 집적 회로(1)는 풀-웨이퍼 접촉 생성 장치를 사용하여 접촉되는 웨이퍼 상의 언손(unsawn) 상태와 집적 회로를 고정하고 이러한 방식으로 이들과 접촉할 수 있는 리셉터클 접촉부를 사용하는 테스트 보드 상에 배치될 수 있다.
도 2는 본 발명의 제 1 실시예에 따라 본 발명에 따른 테스트 시스템을 도시한다. 구체적으로 메모리 회로인 16개의 집적 회로(10)는 동시에 테스트되는 것으로 도시되었다. 이 예는 테스트 시스템의 집적 회로(10)의 수를 16개로 제한하려는 것은 아니다. 본 발명에 따른 테스트 시스템은 테스터 유닛(11)을 사용하여 테스트되는 집적 회로(10)를 포함한다. 각 집적 회로(10)는 해당하는 주소 및 명령 라인(3,4)을 통해 테스터 유닛(11)과 접속하여, 테스터 유닛(11)에 의해 인가되었던 주소와 테스터 유닛(11)에 의해 인가되었던 테스트 명령은 모든 집적 회로에 인가된다.
각 집적 회로(10)는 각 그룹의 데이터 라인(D0)과 각각 접속하는 데이터 출력단(DQ0 내지 DQ3)을 갖는다. 이 경우에, 그룹의 제 1 집적 회로의 제 1 데이터 출력단(DQ0), 제 2 집적 회로의 제 2 데이터 출력단(DQ1), 제 3 집적 회로의 제 3 데이터 출력단(DQ2) 및 제 4 집적 회로의 제 4 데이터 출력단(DQ3)은 데이터 라인(D0)과 각각 접속한다.
집적 회로(10)는 이들의 회로 선택 입력(CS)이 영구적으로 활성화되는 방식 및 집적 회로(10)가 인가된 주소 및 테스트 명령을 수신하기 위해 활성화되는 방식으로 접속된다. 만일 집적 회로에 주소가 인가되고 에러 데이터를 판독하는 판독 명령이 인가되면, 집적 회로(10)는 이들의 제 1 데이터 출력단(DQ0)에서 에러 데이터를 출력한다. 이는 그룹에서 제 1 집적 회로의 에러 데이터가 데이터 라인(D0)에 인가됨을 의미한다. 그룹의 모든 집적 회로의 잔여 데이터 출력단 즉, 데이터 출력단(DQ1, DQ2, DQ3)이 하이(high) 임피던스로 스위칭되기 때문에, 데이터 라인에 인가된 에러 데이터는 데이터 라인에 인가되는 임의의 다른 신호에 의해 손상되지 않는다. 집적 회로의 제 1 데이터 출력단(DQ0)은 예컨대 판독 명령이 클록 신호에 따라서 집적 회로에 다시 인가될 때에만 하이 임피던스로 스위칭되고, 그룹의 집적 회로의 각 에러 데이터는 제 2 데이터 출력단(DQ1)에 인가된다. 잔여 데이터 출력단은 하이 임피던스로 스위칭된다. 도시된 예에서, 이것은 판독 명령을 4번 인가함으로써 그룹의 제 1, 제 2, 제 3 및 제 4 집적 회로의 에러 데이터를 연속적으로 판독하는 것을 가능하게 한다.
테스터 유닛은 집적 회로의 에러 데이터를 연속적으로 수신하고, 이러한 방식으로 수신되었던 에러 데이터를 각 집적 회로(10)에 할당할 수 있다.
도 3은 본 발명에 따른 집적 회로(10)의 일부를 도시한다. 집적 회로(10)는 데이터를 데이터 출력단(DQ0 내지 DQ3)으로 보내는 드라이버 회로(20)를 포함한다. 테스트 신호(TS)에 의해 식별되는 테스트 모드에서, 스위칭 장치(21)는 일반적인 동작 동안에 데이터 출력단(DQ0 내지 DQ1)을 통해 출력될 수 있는 정기적인 데이터 신호 대신에, 드라이버 회로(20)가 데이터 라인(22)을 거쳐 에러 데이터를 제공받는 방식으로 스위칭된다. 에러 데이터는 인가된 주소를 기반으로 하여 메모리에 기록되었던 데이터와 메모리로부터 판독되었던 데이터를 비교함으로써 에러 데이터를 판단했던 테스트 유닛(23)에 의해 제공된다. 시프트 레지스터의 형태인 활성화 회로(24)도 테스트 신호(TS)를 기반으로 하여 구동된다. 활성화 회로(24)는 테스트 신호에 의해 식별되는 테스트 모드일 때 활성화된다. 에러 데이터가 판독된다는 사실은 활성화 회로(24)에 대해서도 이용가능한 판독 명령 신호(LS)를 사용하여 식별된다.
활성화 회로(24)는 시프트 레지스터를 형성하도록 접속되는 레지스터(25)를 구비하며, 이들의 출력단은 드라이버 회로(20)와 접속한다. 레지스터(25)의 내용에 따라서, 이 드라이버 회로(20)는 각 데이터 라인(22)에 인가되었던 데이터 신호가 각 데이터 출력단(DQ0 내지 DQ3)으로 전달되거나 각 데이터 출력단(DQ0 내지 DQ3)이 하이 임피던스로 스위칭되는 방식으로 스위칭된다. 예로서, 만일 로직 "1"이 각 레지스터(25)에 저장되면, 드라이버 회로(20)는 인가된 데이터를 데이터 출력단(DQ0 내지 DQ3)으로 전달하고, 로직 "0"인 경우에는 각 데이터 출력단(DQ0 내지 DQ3)을 하이 임피던스로 스위칭한다. 레지스터(25)는 이들이 활성 상태에서 로직 "1"을 출력하고, 비활성 상태에서 하이 임피던스로 스위칭되는 방식으로도 형성 될 수 있다. 이어서 드라이버 회로(20)는 이들이 데이터 출력단(DQ0 내지 DQ3)이 하이 임피던스로 스위칭되자마자 데이터 출력단(DQ0 내지 DQ3)과 이에 대응하는 레지스터(25)를 연결하는 방식으로 구성된다.
만일 판독 신호가 인가되면, 제 1 레지스터(상위에 도시)는 에러 데이터가 제 1 드라이버 회로(상위에 도시)로 스위칭되도록 활성화되고, 그 결과로 에러 데이터는 제 1 데이터 출력단(DQ0)에 인가된다. 남아있는 드라이버 회로(20)는 제 2, 제 3 및 제 4 데이터 출력단(DQ1,DQ2,DQ3)이 하이 임피던스로 스위칭되는 방식으로 스위칭된다. 다음 판독 명령을 인가하여 추가 판독 신호(LS)를 생성하고, 그 결과로 이제 제 1 레지스터(25)는 다시 비활성화되며, 다음 제 2 레지스터(25)는 활성화된다. 이것은 해당하는 제 2 에러 데이터 비트가 이제 제 2 데이터 출력단(DQ1)에 인가될 것인 한편, 남아있는 데이터 출력단(DQ0,DQ2,DQ3)은 하이 임피던스로 스위칭되는 것을 야기한다.
도 4는 인가된 판독 명령을 기반으로 하여 판독될 해당하는 에러 데이터 비트가 인가되는 방식으로 각 데이터 출력단이 연속적으로 스위칭되는 방식을 도시한다. 로직 "1"은 에러 데이터 비트가 전달되도록 스위칭되는 방식으로 각 드라이버 회로를 스위칭하고, 로직 "0"은 관련된 드라이버 회로(20)를 하이 임피던스로 스위칭한다. 로직 "1"은 각 판독 명령(LS)을 사용하여 다음 레지스터(25)로 이동한다. 이 방식으로, 집적 회로의 에러 데이터는 데이터 라인(D0)으로 연속적으로 출력된다.
판독 명령은 테스터 유닛에 의해, 즉 외부에서 지시된다. 그러므로 소정의 집적 회로에 대응하는 소정의 판독 명령은 각 주소에 대해 전체적으로 생성된다.

Claims (9)

  1. 테스트 모드에 따라 집적 회로(10)로부터 에러 데이터를 판독하는 테스트 회로를 구비하는 상기 집적 회로(10)에 있어서,
    제 1 데이터 출력단(DQ0) 및 제 2 데이터 출력단(DQ1)을 통해 상기 에러 데이터를 출력하는 것이 가능하고, 상기 집적 회로(10)로 주소와 판독 명령을 인가하여 상기 제 1 데이터 출력단(DQ0) 및 상기 제 2 데이터 출력단(DQ1) 중 하나의 데이터 출력단을 통해 상기 주소와 관련된 상기 에러 데이터를 판독하는 것이 가능하되,
    상기 테스트 회로는, 제 1 판독 명령이 인가되면 상기 제 1 데이터 출력단(DQ0)에서 상기 에러 데이터를 출력하고 상기 제 2 데이터 출력단(DQ1)을 하이 임피던스로 스위칭하며, 제 2 판독 명령이 인가되면 상기 제 2 데이터 출력단(DQ1)에서 상기 에러 데이터를 출력하고 상기 제 1 데이터 출력단(DQ0)을 하이 임피던스로 스위칭하는 방식으로 구성되는
    집적 회로.
  2. 제 1 항에 있어서,
    상기 제 1 데이터 출력단(DQ0) 및 상기 제 2 데이터 출력단(DQ1) 각각에 드라이버 회로(20)가 제공되며, 상기 드라이버 회로(20)를 하이 임피던스로 스위칭하거나, 또는 상기 드라이버 회로(20)에 인가된 상기 에러 데이터가 출력되도록 하는 것이 가능한
    집적 회로.
  3. 제 2 항에 있어서,
    상기 드라이버 회로(20)는 상기 에러 데이터를 인가하는 데이터 입력단과 제어 입력단을 각각 구비함으로써, 상기 제어 입력단에 활성 신호가 인가될 때 상기 데이터 입력단에 인가되었던 상기 에러 데이터를 출력하고, 상기 제어 입력단이 전위로부터 완전히 절연될 때 또는 상기 제어 입력단에 비활성 신호가 인가되었을 경우에 상기 데이터 출력단을 하이 임피던스로 스위칭하는
    집적 회로.
  4. 제 3 항에 있어서,
    활성화 회로(24)가 상기 드라이버 회로의 상기 제어 입력단에 접속되어, 테스트 모드에서 상기 제 1 판독 명령이 인가되면 상기 활성 신호를 상기 드라이버 회로(20) 중 상기 제 1 데이터 출력단(DQ0)에 대해 제공된 제 1 드라이버 회로로 출력하는 한편 상기 제 2 데이터 출력단(DQ1)을 전위로부터 완전히 절연시키고, 상기 제 2 판독 명령이 인가되면 상기 활성 신호를 상기 드라이버 회로(20) 중 상기 제 2 데이터 출력단(DQ1)에 대해 제공된 제 2 드라이버 회로로 출력하는 한편 상기 제 1 데이터 출력단(DQ0)을 하이 임피던스로 스위칭하는
    집적 회로.
  5. 제 4 항에 있어서,
    일반적인 동작 모드에서, 상기 활성화 회로는 상기 각 데이터 입력단에 인가되었던 상기 데이터를 상기 제 1 데이터 출력단(DQ0) 및 상기 제 2 데이터 출력단(DQ1)으로 전달하는
    집적 회로.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 복수의 집적 회로(10)를 테스트하는 테스트 시스템에 있어서,
    상기 집적 회로는 공통 주소 및 명령 라인(3)을 통해 테스터 유닛(11)과 접속해서, 에러 데이터 판독을 위해 메모리 영역을 어드레싱하여 상기 집적 회로(10)를 병렬식으로 테스트하여, 데이터 라인(D0)을 거쳐 집적 회로의 그룹으로부터 상기 에러 데이터가 판독되는 것이 가능하며, 상기 집적 회로(10)의 그룹(G0 내지 G3) 중 제 1 집적 회로의 제 1 데이터 출력단(DQ0)은 상기 데이터 라인(D0)과 접속하고, 상기 집적 회로(10)의 그룹(G0 내지 G3) 중 제 2 집적 회로의 제 2 데이터 출력단(DQ1)은 상기 데이터 라인과 접속하는
    테스트 시스템.
  7. 제 6 항에 있어서,
    상기 집적 회로(10)는 상기 주소 및 명령 라인과 데이터 라인을 거쳐 상기 테스터 유닛(11)에 연결되는 테스트 보드 상에서 접속되는
    테스트 시스템.
  8. 제 6 항에 있어서,
    상기 집적 회로(10)는 언손 웨이퍼(unsawn wafer) 상에 배치되고, 풀-웨이퍼 접촉 생성 장치를 사용하여 상기 주소 및 명령 라인과 데이터 라인을 거쳐 상기 테스터 유닛과 접속하는
    테스트 시스템.
  9. 제 6 항에 기재된 테스트 시스템에서 함께 테스트되는 집적 회로(10)로부터 에러 데이터를 판독하는 방법에 있어서,
    주소 및 판독 명령이 상기 집적 회로(10)에 인가되어 상기 주소와 관련된 상기 에러 데이터가 각각 판독되고,
    제 1 판독 명령과 제 2 판독 명령은 상기 집적 회로(10)에 순차적으로 인가되어, 그 결과로 상기 제 1 판독 명령이 인가될 때 상기 집적 회로(10)의 그룹(G0 내지 G3) 중 상기 제 1 집적 회로의 에러 데이터가 상기 데이터 라인(D0)에서 판독될 수 있고, 상기 제 2 판독 명령이 인가될 때 상기 집적 회로(10)의 그룹(G0 내지 G3) 중 상기 제 2 집적 회로의 에러 데이터가 판독될 수 있는
    방법.
KR1020067010480A 2003-10-29 2004-10-16 집적 회로, 테스트 시스템, 에러 데이터 판독 방법 KR100868119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10350356A DE10350356B3 (de) 2003-10-29 2003-10-29 Integrierte Schaltung, Testsystem und Verfahren zum Auslesen eines Fehlerdatums aus der integrierten Schaltung
DE10350356.0 2003-10-29

Publications (2)

Publication Number Publication Date
KR20060092276A KR20060092276A (ko) 2006-08-22
KR100868119B1 true KR100868119B1 (ko) 2008-11-10

Family

ID=34072108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067010480A KR100868119B1 (ko) 2003-10-29 2004-10-16 집적 회로, 테스트 시스템, 에러 데이터 판독 방법

Country Status (5)

Country Link
US (1) US7434125B2 (ko)
JP (1) JP2007514254A (ko)
KR (1) KR100868119B1 (ko)
DE (1) DE10350356B3 (ko)
WO (1) WO2005048270A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3901151B2 (ja) * 2003-12-25 2007-04-04 セイコーエプソン株式会社 ドライバｉｃ並びにドライバｉｃ及び出力装置の検査方法
US7941098B2 (en) * 2007-07-02 2011-05-10 Suvolta, Inc. Common data line signaling and method
US8065570B1 (en) * 2008-01-28 2011-11-22 Xilinx, Inc. Testing an integrated circuit having configurable input/output terminals
KR20120121225A (ko) 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 칩을 멀티테스트하기 위한 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416714A2 (en) * 1985-07-12 1991-03-13 Anamartic Limited Wafer-scale integrated memory circuits
US6026038A (en) * 1996-09-23 2000-02-15 Samsung Electronics Co., Ltd. Wafer burn-in test circuit and method for testing a semiconductor memory
US6424576B1 (en) * 2001-03-08 2002-07-23 Micron Technology, Inc. Apparatus and methods for selectively disabling outputs in integrated circuit devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6543015B1 (en) * 1999-06-21 2003-04-01 Etron Technology, Inc. Efficient data compression circuit for memory testing
ITRM20010104A1 (it) * 2001-02-27 2002-08-27 Micron Technology Inc Modo di lettura a compressione di dati per il collaudo di memorie.
US7055076B2 (en) * 2002-08-28 2006-05-30 Micron Technology, Inc. Output data compression scheme using tri-state
JP2005011464A (ja) * 2003-06-20 2005-01-13 Toshiba Corp 半導体記憶装置、テストシステム及びテスト方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416714A2 (en) * 1985-07-12 1991-03-13 Anamartic Limited Wafer-scale integrated memory circuits
US6026038A (en) * 1996-09-23 2000-02-15 Samsung Electronics Co., Ltd. Wafer burn-in test circuit and method for testing a semiconductor memory
US6424576B1 (en) * 2001-03-08 2002-07-23 Micron Technology, Inc. Apparatus and methods for selectively disabling outputs in integrated circuit devices

Also Published As

Publication number Publication date
JP2007514254A (ja) 2007-05-31
WO2005048270A1 (de) 2005-05-26
DE10350356B3 (de) 2005-02-17
KR20060092276A (ko) 2006-08-22
US7434125B2 (en) 2008-10-07
US20060262614A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
US6026039A (en) Parallel test circuit for semiconductor memory
US20070051949A1 (en) Method and arrangment for testing a stacked die semiconductor device
KR930022385A (ko) 반도체 메모리 디바이스
US6323664B1 (en) Semiconductor memory device capable of accurately testing for defective memory cells at a wafer level
KR101034967B1 (ko) 반도체 메모리 소자의 데이터 입출력 제어 회로 및 이를 이용한 데이터 입출력 방법
GB2305732A (en) Test circuit for a semiconductor memory device
US8441876B2 (en) Memory module including parallel test apparatus
KR100444788B1 (ko) 테스트 동작 모드를 가진 집적 회로 및 다수의 상기 집적회로를 테스트하기 위한 방법
US7434125B2 (en) Integrated circuit, test system and method for reading out an error datum from the integrated circuit
US7940588B2 (en) Chip testing circuit
US7227351B2 (en) Apparatus and method for performing parallel test on integrated circuit devices
KR960012005A (ko) 반도체 메모리
US20050055618A1 (en) Test arrangement and method for selecting a test mode output channel
US6313655B1 (en) Semiconductor component and method for testing and operating a semiconductor component
KR20040043994A (ko) 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법
US6400597B1 (en) Semiconductor memory device
US20020004923A1 (en) Integrated circuit
US6697291B2 (en) Method for checking a conductive connection between contact points
KR20000057045A (ko) 반도체 메모리 장치
KR101983746B1 (ko) 모듈 검사 장치
US8036055B2 (en) Semiconductor storage device
KR100897602B1 (ko) 다수의 메모리부들을 포함하는 반도체 장치 및 상기 반도체 장치를 테스트하는 방법
US20020008235A1 (en) Integrated circuit with test mode, and test configuration for testing an integrated circuit
JPH1145600A (ja) 複合データテスト回路が簡素化された半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee