KR970051447A - 반도체 메모리장치 및 리던던시 셀 테스트 방법 - Google Patents
반도체 메모리장치 및 리던던시 셀 테스트 방법 Download PDFInfo
- Publication number
- KR970051447A KR970051447A KR1019950066938A KR19950066938A KR970051447A KR 970051447 A KR970051447 A KR 970051447A KR 1019950066938 A KR1019950066938 A KR 1019950066938A KR 19950066938 A KR19950066938 A KR 19950066938A KR 970051447 A KR970051447 A KR 970051447A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- redundancy
- memory device
- semiconductor memory
- fail
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
리던던시 셀을 구비하는 반도체 메모리장치 및 리던던시 셀의 패스(pass) 또는 페일(fail) 가리기 위한 테스트 방법에 대해 기재되어있다.
이는, 메모리 셀 어레이에 페일(fail)이 발생하였을 경우 더미 셀로 대체하는 리던던시 회로를 구비하는 반도체 메모리장치에 있어서, 리던던시 셀의 패스 또는 페일(fail)을 가리기 위하여 노말(normal) 셀 어드레인스를 이용한 콘트롤 로직을 구비하는 것을 특징으로 한다.
따라서, 칩 사이즈에 제한을 받지 않으며, 추가의 레스트 단계와 더미핀의 추가 없이 리던던시 셀에 대한 페스트가 가능하며, 웨이퍼 상태에서 퓨즈박스의 퓨즈를 절단하지 않고도 리던던시 셀 테스트가 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 리던던시 셀 테스트를 위한 회로도이다.
Claims (3)
- 메모리 셀 어레이에 페일(fail)이 발생하였을 경우 더미 셀로 대체하는 리던던시 회로를 구비하는 반도체 메모리장치에 있어서, 리던던시 셀의 패스(pass) 또는 페일(fail)을 가리기 위하여 노말 (normal) 셀 어드레스를이용한 콘트롤 로직을 구비하는 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 콘트롤 로직은, 상기 노말 어레이 셀의 패스(pass) 또는 페일(fail)을 가리기 위한 셀 테스트를 진행하면서 특정 어드레스가 검출되면 이를 래치하는 래치수단과, 상기 래치된 신호를 이용하여 노말 로우 디코더는 디제이블시키고, 리던던시 디코더를 인에이블시키는 수단을 구비하는 것을 특징으로 하는 반도체 메모리장치.
- 메모리 셀 어레이에 페일(fail)이 발생하였을 경우 더미 셀로 대체하는 리던던시 회로를 구비하는 반도체 메모리장치의 상기 더미셀을 테스트하는 방법에 있어서, 상기 노말(normal) 셀의 패스(pass) 또는 페일(fail)을 가리기 위한 셀 테스트를 진행하면서 특정 어드레스가 검출되면 이를 래치하는 단계; 상기 래치된 신호를 이용하여 노말 로우 디코더는 디제이블시키고, 리던던시 디코더를 인에이블시킴으로써 더미 셀에 대한 테스트를 가능하게 하는 것을 특징으로 하는 반도체 메모리장치의 리던던시 셀 테스트 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066938A KR970051447A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리장치 및 리던던시 셀 테스트 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066938A KR970051447A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리장치 및 리던던시 셀 테스트 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970051447A true KR970051447A (ko) | 1997-07-29 |
Family
ID=66637377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066938A KR970051447A (ko) | 1995-12-29 | 1995-12-29 | 반도체 메모리장치 및 리던던시 셀 테스트 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970051447A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008437A (ko) * | 1998-12-30 | 2001-02-05 | 김영환 | 메모리장치의 로우 리던던시 회로 |
| KR20030056397A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 하이닉스반도체 | 메모리 테스트 장치 |
-
1995
- 1995-12-29 KR KR1019950066938A patent/KR970051447A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008437A (ko) * | 1998-12-30 | 2001-02-05 | 김영환 | 메모리장치의 로우 리던던시 회로 |
| KR20030056397A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 하이닉스반도체 | 메모리 테스트 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100458344B1 (ko) | 내부 집적 회로 시험 회로에 외부 액세스를 제공하는 방법 및 장치 | |
| KR960042765A (ko) | 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법 | |
| JP3645296B2 (ja) | 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法 | |
| KR970030588A (ko) | 반도체 기억장치 및 그 결함 검사방법 | |
| KR920005798A (ko) | 반도체 집적회로 | |
| US6026039A (en) | Parallel test circuit for semiconductor memory | |
| KR970051455A (ko) | 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치 | |
| KR920010653A (ko) | 메모리 불량 해석 장치 | |
| KR900019049A (ko) | 반도체 메모리 내부 병렬시험을 위한 방법 및 장치 | |
| KR20000062741A (ko) | 반도체 기억 장치 | |
| US4583179A (en) | Semiconductor integrated circuit | |
| KR960012032A (ko) | 반도체 기억장치 | |
| KR970016613A (ko) | 웨이퍼 번인 테스트회로 및 그 방법 | |
| JPH10332797A (ja) | 半導体装置 | |
| KR100347660B1 (ko) | 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치 | |
| KR970051447A (ko) | 반도체 메모리장치 및 리던던시 셀 테스트 방법 | |
| US6366110B1 (en) | Configuration for testing chips | |
| KR970017693A (ko) | 테스트 회로 | |
| KR100489999B1 (ko) | 반도체 장치, 시스템, 및 메모리 액세스 제어 방법 | |
| JP2001035187A (ja) | 半導体装置およびその冗長救済方法 | |
| KR950006876A (ko) | 롤콜 회로 | |
| US6345013B1 (en) | Latched row or column select enable driver | |
| KR970022353A (ko) | 비트라인에 스트레스전압을 인가하는 웨이퍼번인 테스트방법 | |
| KR970051451A (ko) | 병렬 테스트 방법 | |
| KR970051434A (ko) | 반도체 메모리장치의 리던던트셀 테스트방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |