KR920010653A - 메모리 불량 해석 장치 - Google Patents

메모리 불량 해석 장치 Download PDF

Info

Publication number
KR920010653A
KR920010653A KR1019910020081A KR910020081A KR920010653A KR 920010653 A KR920010653 A KR 920010653A KR 1019910020081 A KR1019910020081 A KR 1019910020081A KR 910020081 A KR910020081 A KR 910020081A KR 920010653 A KR920010653 A KR 920010653A
Authority
KR
South Korea
Prior art keywords
memory
memory cell
signal
data
defective
Prior art date
Application number
KR1019910020081A
Other languages
English (en)
Other versions
KR950013401B1 (ko
Inventor
히사오 쯔까꼬시
Original Assignee
아오이 죠이찌
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시끼가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR920010653A publication Critical patent/KR920010653A/ko
Application granted granted Critical
Publication of KR950013401B1 publication Critical patent/KR950013401B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음

Description

메모리 불량 해석 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 메모리 불량 해석 장치의 제1실시예의 구성을 도시한 블럭도,
제2도는 본 발명에 관한 불량 해석용 메모리(FAM)으로의 불량 정보 기입에 대한 설명도.

Claims (1)

  1. 용장 회로를 갖는 피측정 메모리(50)의 메모리 셀을 선택하는 어드레스 신호를 발생함과 동시에 상기 어드레스 신호에 의해 선택되는 메모리 셀에 기입하는 데이타를 발생하는 알고리즈믹 패턴 발생기(2), 상기 어드레스 신호에 의해 선택된 메모리 셀에 상기 데이타가 기입된 후에 독출을 행하여, 독출된 데이타와 상기 알고리즈믹 패턴 발생기에서의 데이타가 일치하고 있는지의 여부를 비교하여 일치하지 않는 경우에 상기 메모리 셀이 불량인 것을 나타내는 불량 신호를 발생하는 비교 수단(4), 복수의 메모리 셀을 갖는 불량 해석용 메모리(8) 및 상기 알고리즈믹 패턴 발생기에서의 어드레스 신호를 수신하여, 소정의 규칙에 기초해서 상기 피측정 메모리의 복수의 메모리 셀을 상기 불량 해석용 메모리중 하나의 메모리 셀에 대응시키도록 상기 불량 해석용 메모리의 어드레스 할당을 행하는 어드레스 할당 수단(6)을 구비하고, 상기 불량 해석용 메모리가 상기 피측정 메모리의 메모리 셀이 불량인 것을 나타내는 불량 신호가 상기 비교 수단에서 송출된 때에 상기 불량인 메모리 셀에 대응하는 자체 메모리 셀에 불량 정보를 기입하는 것을 특징으로 하는 메모리 불량 해석 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910020081A 1990-11-13 1991-11-12 메모리 불량 해석 장치 KR950013401B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-306452 1990-11-13
JP2306452A JPH04177700A (ja) 1990-11-13 1990-11-13 メモリ不良解析装置

Publications (2)

Publication Number Publication Date
KR920010653A true KR920010653A (ko) 1992-06-27
KR950013401B1 KR950013401B1 (ko) 1995-11-08

Family

ID=17957174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020081A KR950013401B1 (ko) 1990-11-13 1991-11-12 메모리 불량 해석 장치

Country Status (5)

Country Link
US (1) US5363382A (ko)
EP (1) EP0485976B1 (ko)
JP (1) JPH04177700A (ko)
KR (1) KR950013401B1 (ko)
DE (1) DE69126400T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588115A (en) * 1993-01-29 1996-12-24 Teradyne, Inc. Redundancy analyzer for automatic memory tester
JPH0778499A (ja) * 1993-09-10 1995-03-20 Advantest Corp フラッシュメモリ試験装置
KR950015768A (ko) * 1993-11-17 1995-06-17 김광호 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법
US6101618A (en) * 1993-12-22 2000-08-08 Stmicroelectronics, Inc. Method and device for acquiring redundancy information from a packaged memory chip
EP0704854B1 (en) * 1994-09-30 1999-12-01 STMicroelectronics S.r.l. Memory device having error detection and correction function, and methods for writing and erasing the memory device
US5795797A (en) * 1995-08-18 1998-08-18 Teradyne, Inc. Method of making memory chips using memory tester providing fast repair
KR987000574A (ko) * 1995-09-22 1998-03-30 오오우라 히로시 메모리 시험장치
US5754556A (en) * 1996-07-18 1998-05-19 Teradyne, Inc. Semiconductor memory tester with hardware accelerators
JP3547064B2 (ja) * 1996-10-23 2004-07-28 株式会社アドバンテスト メモリ試験装置
US6061815A (en) * 1996-12-09 2000-05-09 Schlumberger Technologies, Inc. Programming utility register to generate addresses in algorithmic pattern generator
JPH10269799A (ja) * 1997-03-19 1998-10-09 Advantest Corp 半導体メモリ試験装置
US5844913A (en) * 1997-04-04 1998-12-01 Hewlett-Packard Company Current mode interface circuitry for an IC test device
US5831917A (en) * 1997-06-30 1998-11-03 Vollrath; Joerg Techniques for reducing redundant element fuses in a dynamic random access memory array
US6138254A (en) * 1998-01-22 2000-10-24 Micron Technology, Inc. Method and apparatus for redundant location addressing using data compression
US6167541A (en) * 1998-03-24 2000-12-26 Micron Technology, Inc. Method for detecting or preparing intercell defects in more than one array of a memory device
US6185709B1 (en) 1998-06-30 2001-02-06 International Business Machines Corporation Device for indicating the fixability of a logic circuit
US6671845B1 (en) * 1999-10-19 2003-12-30 Schlumberger Technologies, Inc. Packet-based device test system
US6725403B1 (en) * 1999-11-02 2004-04-20 Infineon Technologies Richmond, Lp Efficient redundancy calculation system and method for various types of memory devices
US6543016B1 (en) * 1999-11-04 2003-04-01 Agere Systems Inc. Testing content-addressable memories
KR100962858B1 (ko) 2001-06-01 2010-06-09 엔엑스피 비 브이 디지털 시스템, 피검사 모듈에서의 에러 탐지 방법 및 패리티 함수를 조합의 설계 프로세스로 구현하는 방법
JP5034702B2 (ja) * 2007-06-14 2012-09-26 横河電機株式会社 メモリ試験装置
US11360840B2 (en) 2020-01-20 2022-06-14 Samsung Electronics Co., Ltd. Method and apparatus for performing redundancy analysis of a semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558896A (en) * 1978-10-24 1980-05-01 Fujitsu Ltd Analyzer for memory defect
JPS5562598A (en) * 1978-10-31 1980-05-12 Nec Corp Memory check unit
US4460997A (en) * 1981-07-15 1984-07-17 Pacific Western Systems Inc. Memory tester having memory repair analysis capability
JPS59180898A (ja) * 1983-03-31 1984-10-15 Hitachi Ltd 不良ビット救済方法
DE3482901D1 (de) * 1983-05-11 1990-09-13 Hitachi Ltd Pruefgeraet fuer redundanzspeicher.
JPS6030269A (ja) * 1983-07-29 1985-02-15 Nec Corp ファクシミリ装置
JPS6258498A (ja) * 1985-09-09 1987-03-14 Hitachi Ltd Ｉｃの検査装置
JPS6383999A (ja) * 1986-09-26 1988-04-14 Hitachi Electronics Eng Co Ltd フエイルビツトメモリ書込み方式
US4876685A (en) * 1987-06-08 1989-10-24 Teradyne, Inc. Failure information processing in automatic memory tester

Also Published As

Publication number Publication date
US5363382A (en) 1994-11-08
EP0485976A3 (en) 1993-04-14
DE69126400D1 (de) 1997-07-10
DE69126400T2 (de) 1997-10-23
EP0485976B1 (en) 1997-06-04
JPH04177700A (ja) 1992-06-24
EP0485976A2 (en) 1992-05-20
KR950013401B1 (ko) 1995-11-08

Similar Documents

Publication Publication Date Title
KR920010653A (ko) 메모리 불량 해석 장치
KR920005798A (ko) 반도체 집적회로
KR960035042A (ko) 다수의 메모리를 검사하기 위한 비스트(bist) 검사기 및 검사 방법
KR880014468A (ko) 메모리 테스트 방법 및 장치
KR970075939A (ko) 반도체 메모리 시험방법 및 장치
TW366430B (en) IC testing device and method
KR850003061A (ko) 포토마스크 패턴 검사방법 및 장치
KR900019049A (ko) 반도체 메모리 내부 병렬시험을 위한 방법 및 장치
EP0600655A3 (en) Method and device for testing integrated circuits.
KR19990080772A (ko) 다수개의 메모리 뱅크를 구비하는 반도체 메모리장치의 테스트방법 및 반도체 메모리 테스트 장비
KR100212599B1 (ko) 메모리 시험장치
KR970017693A (ko) 테스트 회로
KR960019322A (ko) 반도체 메모리 시험장치
SE9802800D0 (sv) Memory supervision
KR20050111480A (ko) 메모리 테스트 장치 및 이를 수행하는 방법
JPS56107400A (en) Memory test device
JPS585681A (ja) 半導体メモリ試験装置
JPS6131499B2 (ko)
JPS6232559B2 (ko)
KR970049554A (ko) 메모리 보드 자체 시험 장치
KR930003166A (ko) 메모리 테스트 방법
JPH10125090A (ja) メモリ試験装置
JPS6220640B2 (ko)
KR100296425B1 (ko) 메모리 결함 에뮬레이터
KR100194419B1 (ko) 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee