KR960019322A - 반도체 메모리 시험장치 - Google Patents
반도체 메모리 시험장치 Download PDFInfo
- Publication number
- KR960019322A KR960019322A KR1019950042818A KR19950042818A KR960019322A KR 960019322 A KR960019322 A KR 960019322A KR 1019950042818 A KR1019950042818 A KR 1019950042818A KR 19950042818 A KR19950042818 A KR 19950042818A KR 960019322 A KR960019322 A KR 960019322A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- pattern
- address
- failure analysis
- pattern generator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
불량 해석 메모리(15)에 어드레스를 행 또는 열 방향으로 압축하여 인가할 수 있는 회로를 실현한다. 이 때문에, 패턴 발생부(120)로부터 발생된 어드레스 신호를 독립하여 임의로 선택할 수 있으며, 논리비교기(14)로부터의 페일 신호에 의해 불량 해석 메모리(15)에 불량 정보를 격납하기 위해, 어드레스 지정하는 불량 해석 메모리용 어드레스 선택부(124)를 설치한다. 또한, 패턴 발생부(120)로부터 발생된 어드레스 신호를 독립하여 임의로 선택할 수 있으며, 패턴 메모리(122)로부터 기대치 패턴을 발생시키기 위하여, 어드레스 지정하는 패턴 메모리용 어드레스 선택부(123)를 설치한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 불량 해석 메모리 및 패턴 메모리에 인가하는 각 어드레스 회로 구성을 도시하는 블록도,
제2도는 본 발명의 회로 구성에서의 동작예를 도시하는 설명도.
Claims (1)
- 패턴 메모리(122)와 패턴 발생부(120)를 갖는 패턴 발생기(12)와, 피시험메모리(10)로부터의 출력 데이타와 해당 패턴 발생기(12)로부터의 기대치 데이타를 비교하는 논리비교기(14)와, 해당 논리비교기(14)로부터의 페일 신호를 격납하는 불량 해석 메모리(15)로 구성되는 반도체 메모리 시험장치에 있어서, 패턴 발생부(120)로부터 발생된 어드레스 신호를 독립적으로 임의로 선택할 수 있고, 논리비교기(14)로부터의 페일 신호에 의해서, 불량 해석 메모리(15)에 불량 정보를 격납하기 위해, 어드레스 지정되는 불량 해석 메모리용 어드레스 선택부(124)를 설치하고, 패턴 발생부(120)로부터 발생된 어드레스 신호를 독립적으로 임의로 선택할 수 있으며, 패턴 메모리(122)로부터 기대치 패턴을 발생시키기 위해, 어드레스 지정되는 패턴 메모리용 어드레스 선택부(123)를 설치한 것을 특징으로 하는 반도체 메모리 시험장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31419494A JP3516748B2 (ja) | 1994-11-24 | 1994-11-24 | 半導体メモリ試験装置 |
JP94-314194 | 1994-11-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960019322A true KR960019322A (ko) | 1996-06-17 |
KR100199217B1 KR100199217B1 (ko) | 1999-06-15 |
Family
ID=18050407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950042818A KR100199217B1 (ko) | 1994-11-24 | 1995-11-22 | 반도체 메모리 시험장치 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3516748B2 (ko) |
KR (1) | KR100199217B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7206237B2 (en) | 2004-05-22 | 2007-04-17 | Samsung Electronics Co., Ltd. | Apparatus and method for testing a memory device with multiple address generators |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100401532B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 웨이퍼의 롱 사이클 테스트 장치 및 방법 |
US6324666B1 (en) | 1998-04-20 | 2001-11-27 | Mitsubishi Denki Kabushiki Kaisha | Memory test device and method capable of achieving fast memory test without increasing chip pin number |
JP2000030483A (ja) * | 1998-07-15 | 2000-01-28 | Mitsubishi Electric Corp | 大規模メモリ用bist回路 |
KR100567044B1 (ko) * | 1999-01-20 | 2006-04-04 | 주식회사 하이닉스반도체 | 디램의 멀티 로우 컴프레션 테스트장치 |
JP2001222897A (ja) * | 2000-02-04 | 2001-08-17 | Advantest Corp | 半導体試験装置 |
JP4859402B2 (ja) * | 2005-07-04 | 2012-01-25 | 株式会社アドバンテスト | 試験装置、及び製造方法 |
-
1994
- 1994-11-24 JP JP31419494A patent/JP3516748B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-22 KR KR1019950042818A patent/KR100199217B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7206237B2 (en) | 2004-05-22 | 2007-04-17 | Samsung Electronics Co., Ltd. | Apparatus and method for testing a memory device with multiple address generators |
Also Published As
Publication number | Publication date |
---|---|
KR100199217B1 (ko) | 1999-06-15 |
JP3516748B2 (ja) | 2004-04-05 |
JPH08146098A (ja) | 1996-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
KR950009276A (ko) | 플래시 메모리 시험장치 | |
KR920008768A (ko) | 반도체기억장치 | |
KR860004356A (ko) | 데이타 처리장치 | |
KR970062910A (ko) | "2모드" 리프레쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법 | |
KR960002796A (ko) | 반도체 소자의 컬럼 리던던시 장치 | |
KR900012161A (ko) | 집적된 매트릭스 메모리와 집적회로 | |
KR920010653A (ko) | 메모리 불량 해석 장치 | |
KR950015399A (ko) | 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치 | |
KR950009279A (ko) | 메모리 시험을 실시하는 반도체 메모리 장치 | |
KR960019322A (ko) | 반도체 메모리 시험장치 | |
KR970012786A (ko) | 다중 비트 테스트를 위한 패턴 발생기를 가지는 메모리 테스트 시스템 | |
KR910020731A (ko) | 반도체장치 및 그 번인방법 | |
KR910020730A (ko) | 다이나믹메모리장치 및 그 번인방법 | |
KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
KR970049538A (ko) | 스캔 테스트 장치 | |
KR970017693A (ko) | 테스트 회로 | |
KR920006970A (ko) | 반도체 메모리를 위한 시리얼 선택회로 | |
KR950009745A (ko) | 반도체 기억장치 | |
KR930001064A (ko) | 주 기억 장치의 자체 시험 시간 단축 방법 | |
KR910014952A (ko) | 셀프체크회로부착 패턴메모리회로 | |
KR950025447A (ko) | 반도체 시험장치용 패턴 발생기 | |
KR100461333B1 (ko) | Eprom 수단을 이용하여 리페어 동작을 수행하는 메모리 장치 | |
KR970051443A (ko) | 리페어 효율을 향상시킨 반도체 메모리 장치 | |
KR970705757A (ko) | 시험 패턴 발생기(test pattern generator) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100223 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |