KR950015768A - 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법 - Google Patents

불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법 Download PDF

Info

Publication number
KR950015768A
KR950015768A KR1019930024482A KR930024482A KR950015768A KR 950015768 A KR950015768 A KR 950015768A KR 1019930024482 A KR1019930024482 A KR 1019930024482A KR 930024482 A KR930024482 A KR 930024482A KR 950015768 A KR950015768 A KR 950015768A
Authority
KR
South Korea
Prior art keywords
block selection
semiconductor memory
wiring
memory device
nonvolatile semiconductor
Prior art date
Application number
KR1019930024482A
Other languages
English (en)
Inventor
곽진호
이웅무
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930024482A priority Critical patent/KR950015768A/ko
Priority to JP6283592A priority patent/JPH07192500A/ja
Publication of KR950015768A publication Critical patent/KR950015768A/ko
Priority to US08/639,807 priority patent/US5606527A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에서 배선들간의 단락을 검사하는 배선단락 검출회로 및 그 방법에 관한 것으로서, 제1 및 제2 배선이 다른 외부입력에 대해 플로팅되는 동시에 각각의 테스트용 패드와 전기적인 통로를 형성하는 제1과정과, 상기 테스트패드 상호간에 전류패스가 형성되는 지의 여부를 판단하여 상기 제1 및 제2 배선간의 단락여부를 검출하거나, 또는 제1 및 제2 배선이 다른 외부입력에대해 플로팅되는 동시에 제1배선은 테스트패드와 전기적인 통로를 형성하고 제2 배선은 기준전위로 방전되는 제1 과정과, 상기 테스트패드로부터 기준전위로 전류패스가 형성되는 지의 여부를 판단하여 상기 제1 및 제2 배선간의 단락여부를 검출하는 방법 및 그 회로를 제공한다.

Description

불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 배선단락 검출회로를 가지는 워드라인 로우 디코더의 구체회로도.

Claims (14)

  1. 외부에서 입력되는 블록선랙 어드레스를 디코딩하여 블록선택신호를 출력하는 블록선택 프리디코더와, 외부에서 입력되는 로우어드레스를 디코딩하여 워드라인 구동신호를 출력하는 워드라인 로우디코머와, 상기 블록선택신호에 의해 어느 하나가 택일적으로 활성화되며 상기 워드라인 구동신호를 공통입력하고 워드라인들을 공유하는 미리설정된 수의 난드셀 스트링들로 구성되는 메모리블록을 적어도 2개 가지는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 있어서, 상기 메모리블록 내부에 위치하는 제1 및 제2 배선을 각각 프로팅시킴과 동시에 각각의 테스트용패드에 접속시키는 배선단락 검출회로를 더 구비하여, 상기 테스트용 패드 상호간의 전류패스를 검사하여 단락을 검출함을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치.
  2. 제1항에 있어서, 상기 제1 및 제2 배선이 각각 서로 인접하는 워드라인들임을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치.
  3. 제1항에 있어서, 상기 제1 및 제2 배선이 각각 서로 인접하는 워드라인 및 스트링선택라인임을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치.
  4. 제1항에 상기 제1 및 제2배선이 각각 서로 인접하는 워드라인 및 접지선택라인임을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치.
  5. 제1항에 있어서, 상기 제1 및 제2배선이 각각 서로 인접하는 스트링선택라인과 비트라인임을 특징으로 하는 에이블신호를 각각 입력하는 노아게이트로 이루어짐을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치.
  6. 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법에 있어서, 제1 및 제2배선이 다른 외부입력에 대해 플로팅되는 동시에 각각의 테스트용 패드와 전기적인 통로를 형성하는 제1과정과, 상기 테스트패드 상호간에 전류패스가 형성되는 지의 여부를 판단하여 상기 제1 및 제2 배선간의 단락여부를 검출함을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치.
  7. 외부에서 입력되는 블록선택 어드레스를 디코딩하여 블록선택신호를 출력하는 블록선택 프리디코더와, 외부에서 입력되는 로우어드레스를 디코딩하여 워드라인구동신호를 출력하는 워드라인 로우디코더와, 상기 블록선택신호에 의해 어느 하나가 택일적으로 활성화되며 상기 워드라인 구동신호를 공통입력하고 워드라인들을 공유하는 미리설정된 수의 난드셀 스트링들로 구성되는 메모리블록을 적어도 2개 가지는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 있어서, 상기 메모리블록 내부에 위치하는 제1 및 제2 배선을 각각 프로팅시킴과 동시에 제1배선은 테스트용패드에 접속시기고 제2배선은 기준전위로 방전시키는 배선단락 검출회로를 더 구비하여, 상기 테스트용패드로부터 기준전위로 전류패스가 형성되는 지를 검사하여 제1 및 제2 배선간의 단락을 검출함을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치.
  8. 제7항에 있어서, 상기 제1 및 제2배선이 각각 서로 인접하는 워드라인들임을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법.
  9. 제7항에 있어서, 상기 제1 및 제2배선이 각각 서로 인접하는 워드라인 및 스트링 선택라인임을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법.
  10. 제7항에 있어서, 상기 제1 및 제2배선이 각각 서로 인접하는 워드라인 및 접지선택라인임을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법.
  11. 제7항에 있어서, 상기 제1 및 제2배선이 각각 서로 인접하는 스트링선택라인과 비트라인임을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법.
  12. 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법에 있어서, 제1 및 제2배선이 다른 외부입력에 대해 플로팅되는 동시에 제1배선 테스트패드와 전기적인 통로를 형성하고 제2배선은 기준전위로 방전되는 제1과정과, 상기 테스트패드로부터 기준전위로 전류패스가 형성되는 지의 여부를 판단하여 상기 제1 및 제2배선간의 단락여부를 검출함을 특징으로 하는 전기적으로소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법.
  13. 외부에서 입력되는 블록선택 어드레스를 디코딩하여 블록선택신호를 출력하는 블록선택 프리디코더와, 외부에서 입력되는 로우어드레스를 디코딩하여 워드라인구동신호를 출력하는 워드라인 로우디코더와, 상기 블록선택신호에 의해 어느 하나가 택일적으로 활성화되며 상기 워드라인 구동신호를 공통입력하고 워드라인들을 공유하는 미리 설정된 수의 난드셀 스트링들로 구성되는 메모리블록을 적어도 2개 가지는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 있어서, 상기 블록선택신호에 의해 어느 하나의 메모리블록이 활성화되는 제1과정과, 제1 및 제2 워드라인이 다른 외부입력에 대해 플로팅되는 동시에 각각의 테스트패드와 전기적인 통로를 형성하는 제2과정과, 상기 테스트패드 상호간에 전류패스가 형성되는 지의 여부를 판단하여 상기 제1 및 제2 워드라인간의 단락여부를 검출하는 제3과정과, 상기 블록선택신호를 가변하여 다른 메모리블록을 활성화시킨 후 상기 제2 내지 제3과정을 반복함을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법.
  14. 외부에서 입력되는 블록선택 어드레스를 디코딩하여 블록선택신호를 출력하는 블록선택 프리디코더와, 외부에서 입력되는 로우어드레스를 디코딩하여 워드라인구동신호를 출력하는 워드라인 로우디코더와, 상기 블록선택신호에 의해 어느 하나가 택일적으로 활성화되며 상기 워드라인 구동신호를 공통입력하고 워드라인들을 공유하는 미리설정된 수의 난드셀 스트링들로 구성되는 메모리블록을 적어도 2개 가지는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 워드라인단락 검출방법에 있어서, 상기 블록선택신호에 의해 어느 하나의 메모리블록이 활성화되는 제1과정과, 제1 및 제2 워드라인이 다른 외부입력에 대해 플로팅되는 동시에 제1워드라인은 테스트패드와 전기적인 통로를 형성하고 제2 워드라인은 기준전위로 방전되는 제2과정과, 상기 테스트 패드로부터 기준전위로 전류패스가 형성되는 지의 여부를 판단하여 상기 제1 및 제2 워드라인간의 단락여부를 검출하는 제3과정과, 상기 블록선택신호를 가변하여 다른 메모리블록을 활성화시킨 후 상기 제2 내지 제3과정을 반복함을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 배선단락 검출방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024482A 1993-11-17 1993-11-17 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법 KR950015768A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930024482A KR950015768A (ko) 1993-11-17 1993-11-17 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법
JP6283592A JPH07192500A (ja) 1993-11-17 1994-11-17 不揮発性メモリの配線短絡検出方法及びそのための回路
US08/639,807 US5606527A (en) 1993-11-17 1996-04-29 Methods for detecting short-circuited signal lines in nonvolatile semiconductor memory and circuitry therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024482A KR950015768A (ko) 1993-11-17 1993-11-17 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법

Publications (1)

Publication Number Publication Date
KR950015768A true KR950015768A (ko) 1995-06-17

Family

ID=19368289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024482A KR950015768A (ko) 1993-11-17 1993-11-17 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법

Country Status (3)

Country Link
US (1) US5606527A (ko)
JP (1) JPH07192500A (ko)
KR (1) KR950015768A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610458B1 (ko) * 1999-06-29 2006-08-09 주식회사 하이닉스반도체 워드라인 부스팅신호 발생장치
CN112563278A (zh) * 2019-09-26 2021-03-26 爱思开海力士有限公司 具有芯片到芯片接合结构的半导体装置
KR20210077800A (ko) * 2019-09-16 2021-06-25 샌디스크 테크놀로지스 엘엘씨 비검증 프로그래밍, 이어진 메모리 디바이스 내의 단락 테스트

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3489958B2 (ja) * 1997-03-19 2004-01-26 富士通株式会社 不揮発性半導体記憶装置
US5748545A (en) * 1997-04-03 1998-05-05 Aplus Integrated Circuits, Inc. Memory device with on-chip manufacturing and memory cell defect detection capability
US6031772A (en) * 1997-06-20 2000-02-29 Oki Electric Industry Co., Ltd. Semiconductor memory device having floating gate transistors
TW403839B (en) * 1997-09-17 2000-09-01 Nanya Plastics Corp A quick-check measurement for floating unit confirmation using bit-line coupling pattern
US6134144A (en) * 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
JP2000076898A (ja) * 1998-08-31 2000-03-14 Mitsubishi Electric Corp 半導体メモリ装置、その検査方法、および、その製造方法
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
US7783299B2 (en) 1999-01-08 2010-08-24 Trueposition, Inc. Advanced triggers for location-based service applications in a wireless location system
KR100370234B1 (ko) 1999-09-14 2003-01-29 삼성전자 주식회사 반도체 메모리 장치에서 결함 셀 검출 회로 및 그 방법
US6304504B1 (en) * 2000-08-30 2001-10-16 Micron Technology, Inc. Methods and systems for alternate bitline stress testing
US6407953B1 (en) * 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6594606B2 (en) * 2001-05-09 2003-07-15 Clare Micronix Integrated Systems, Inc. Matrix element voltage sensing for precharge
US7079130B2 (en) * 2001-05-09 2006-07-18 Clare Micronix Integrated Systems, Inc. Method for periodic element voltage sensing to control precharge
US7079131B2 (en) * 2001-05-09 2006-07-18 Clare Micronix Integrated Systems, Inc. Apparatus for periodic element voltage sensing to control precharge
WO2003005371A1 (en) * 2001-07-02 2003-01-16 Infineon Technologies Ag Charge coupled eeprom device and corresponding method of operation
AU2002362878A1 (en) * 2001-10-19 2003-04-28 Clare Micronix Integrated Systems, Inc. Precharge circuit and method for passive matrix oled display
AU2002349965A1 (en) * 2001-10-19 2003-04-28 Clare Micronix Integrated Systems, Inc. Circuit for predictive control of boost current in a passive matrix oled display and method therefor
US20030169241A1 (en) * 2001-10-19 2003-09-11 Lechevalier Robert E. Method and system for ramp control of precharge voltage
US6781897B2 (en) * 2002-08-01 2004-08-24 Infineon Technologies Flash Ltd. Defects detection
JP4088143B2 (ja) 2002-11-28 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置及び行線短絡不良検出方法
JP4310100B2 (ja) * 2002-11-29 2009-08-05 Ｏｋｉセミコンダクタ株式会社 フィールドメモリ
AU2003297025A1 (en) * 2002-12-11 2004-06-30 Pdf Solutions, Inc. Fast localization of electrical failures on an integrated circuit system and method
KR100475541B1 (ko) * 2003-03-28 2005-03-10 주식회사 하이닉스반도체 낸드 플래시 메모리 테스트 구조 및 이를 이용한 낸드플래시 메모리 채널 전압 측정 방법
KR100648289B1 (ko) * 2005-07-25 2006-11-23 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
KR100770754B1 (ko) * 2006-10-12 2007-10-29 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7952929B2 (en) 2007-02-07 2011-05-31 Mosaid Technologies Incorporated Source side asymmetrical precharge programming scheme
US7440347B1 (en) * 2007-05-04 2008-10-21 Qimonda North America Corp. Circuit and method to find wordline-bitline shorts in a DRAM
JP2009076176A (ja) * 2007-09-25 2009-04-09 Toshiba Corp 不揮発性半導体記憶装置
JP5045364B2 (ja) 2007-10-16 2012-10-10 富士通セミコンダクター株式会社 半導体記憶装置
US8213957B2 (en) 2009-04-22 2012-07-03 Trueposition, Inc. Network autonomous wireless location system
JP5346835B2 (ja) 2010-02-08 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の異常検出方法
JP2012048795A (ja) 2010-08-30 2012-03-08 Toshiba Corp 不揮発性半導体記憶装置
JP5094941B2 (ja) * 2010-10-06 2012-12-12 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US8614918B2 (en) * 2011-05-02 2013-12-24 Micron Technology, Inc. Memory apparatus and methods
JP2013157050A (ja) 2012-01-30 2013-08-15 Toshiba Corp 不揮発性半導体記憶装置
US9136017B2 (en) * 2013-06-20 2015-09-15 Micron Technology, Inc. Short-checking methods
KR102294127B1 (ko) * 2014-07-15 2021-08-26 삼성전자주식회사 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
US9330783B1 (en) * 2014-12-17 2016-05-03 Apple Inc. Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block
US9390809B1 (en) 2015-02-10 2016-07-12 Apple Inc. Data storage in a memory block following WL-WL short
US9355735B1 (en) 2015-02-20 2016-05-31 Sandisk Technologies Inc. Data recovery in a 3D memory device with a short circuit between word lines
US9715924B2 (en) 2015-10-22 2017-07-25 Sandisk Technologies Llc Three dimensional non-volatile memory with current sensing programming status
US20170117036A1 (en) 2015-10-22 2017-04-27 Sandisk Technologies Llc Source line driver for three dimensional non-volatile memory
US9529663B1 (en) 2015-12-20 2016-12-27 Apple Inc. Detection and localization of failures in 3D NAND flash memory
US9996417B2 (en) 2016-04-12 2018-06-12 Apple Inc. Data recovery in memory having multiple failure modes
US9785493B1 (en) 2016-12-09 2017-10-10 Sandisk Technologies Llc Data recovery method after word line-to-word line short circuit
US10762967B2 (en) 2018-06-28 2020-09-01 Apple Inc. Recovering from failure in programming a nonvolatile memory
US10755787B2 (en) 2018-06-28 2020-08-25 Apple Inc. Efficient post programming verification in a nonvolatile memory
US10936455B2 (en) 2019-02-11 2021-03-02 Apple Inc. Recovery of data failing due to impairment whose severity depends on bit-significance value
JP7163210B2 (ja) 2019-02-13 2022-10-31 キオクシア株式会社 半導体記憶装置、メモリシステム及び不良検出方法
US10915394B1 (en) 2019-09-22 2021-02-09 Apple Inc. Schemes for protecting data in NVM device using small storage footprint
KR20210079436A (ko) 2019-12-19 2021-06-30 삼성전자주식회사 메모리 장치
US11550657B1 (en) 2021-09-01 2023-01-10 Apple Inc. Efficient programming schemes in a nonvolatile memory

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2061674A1 (de) * 1969-12-30 1971-07-01 Honeywell Inf Systems Prufschaitung zum Überprüfen von elektronischen Speichern
US4595875A (en) * 1983-12-22 1986-06-17 Monolithic Memories, Incorporated Short detector for PROMS
US4670708A (en) * 1984-07-30 1987-06-02 Monolithic Memories, Inc. Short detector for fusible link array using a pair of parallel connected reference fusible links
US4625162A (en) * 1984-10-22 1986-11-25 Monolithic Memories, Inc. Fusible link short detector with array of reference fuses
US4841482A (en) * 1988-02-17 1989-06-20 Intel Corporation Leakage verification for flash EPROM
JPH01296500A (ja) * 1988-05-23 1989-11-29 Mitsubishi Electric Corp 半導体記憶装置
JP2728679B2 (ja) * 1988-06-27 1998-03-18 株式会社東芝 不揮発性半導体メモリ装置
US5115437A (en) * 1990-03-02 1992-05-19 General Electric Company Internal test circuitry for integrated circuits using token passing to select testing ports
US5119378A (en) * 1990-03-02 1992-06-02 General Electric Company Testing of integrated circuits including internal test circuitry and using token passing to select testing ports
US5117426A (en) * 1990-03-26 1992-05-26 Texas Instruments Incorporated Circuit, device, and method to detect voltage leakage
JP3448051B2 (ja) * 1990-03-31 2003-09-16 株式会社東芝 不揮発性半導体記憶装置
US5159598A (en) * 1990-05-03 1992-10-27 General Electric Company Buffer integrated circuit providing testing interface
JP2647546B2 (ja) * 1990-10-11 1997-08-27 シャープ株式会社 半導体記憶装置のテスト方法
JPH04177700A (ja) * 1990-11-13 1992-06-24 Toshiba Corp メモリ不良解析装置
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
JP2853406B2 (ja) * 1991-09-10 1999-02-03 日本電気株式会社 半導体記憶装置
JP2978329B2 (ja) * 1992-04-21 1999-11-15 三菱電機株式会社 半導体メモリ装置及びそのビット線の短絡救済方法
JP3364279B2 (ja) * 1993-06-30 2003-01-08 川崎マイクロエレクトロニクス株式会社 半導体記憶装置およびそのテスト方法
US5392248A (en) * 1993-10-26 1995-02-21 Texas Instruments Incorporated Circuit and method for detecting column-line shorts in integrated-circuit memories

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610458B1 (ko) * 1999-06-29 2006-08-09 주식회사 하이닉스반도체 워드라인 부스팅신호 발생장치
KR20210077800A (ko) * 2019-09-16 2021-06-25 샌디스크 테크놀로지스 엘엘씨 비검증 프로그래밍, 이어진 메모리 디바이스 내의 단락 테스트
CN112563278A (zh) * 2019-09-26 2021-03-26 爱思开海力士有限公司 具有芯片到芯片接合结构的半导体装置
CN112563278B (zh) * 2019-09-26 2024-04-12 爱思开海力士有限公司 具有芯片到芯片接合结构的半导体装置

Also Published As

Publication number Publication date
US5606527A (en) 1997-02-25
JPH07192500A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
KR950015768A (ko) 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법
US5748545A (en) Memory device with on-chip manufacturing and memory cell defect detection capability
EP0640918B1 (en) Semiconductor integrated circuit memory device
KR100205006B1 (ko) 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치
US5140554A (en) Integrated circuit fuse-link tester and test method
US5331594A (en) Semiconductor memory device having word line and bit line test circuits
US7203093B2 (en) Method and apparatus for reading NAND flash memory array
JPH06318864A (ja) フィールドプログラマブルゲートアレイ
KR950020740A (ko) 불휘발성 반도체 메모리장치
US5579266A (en) Semiconductor memory device
JP2619170B2 (ja) 半導体メモリ及びその試験方法
EP0251429A2 (en) Non-volatile semiconductor memory
KR890012314A (ko) 반도체 기억장치
US4905194A (en) Semiconductor memory device with a circuit for analyzing defects in word-lines
US5802004A (en) Clocked sense amplifier with wordline tracking
KR960008847A (ko) 불휘발성 반도체기억장치의 셀특성 측정회로
KR100610015B1 (ko) 오픈 비트라인 셀 구조의 번인 테스트 스킴을 갖는 메모리장치 및 그 방법
KR100518510B1 (ko) 인접 칼럼간에 서로 다른 스트레스 전위를 인가하는 수단을구비한 메모리장치
US6288964B1 (en) Method to electrically program antifuses
US5812460A (en) Nonvolatile semiconductor memory device having test circuit for testing erasing function thereof
KR950006876A (ko) 롤콜 회로
JP4209598B2 (ja) 不揮発性半導体記憶装置
KR930003164A (ko) 반도체메모리 리던던시 장치
JPS62128099A (ja) ワンタイムｒｏｍの試験回路
KR19980060739A (ko) 반도체 메모리장치의 로우 리던던시 구조 및 불량 셀 구제방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested