KR950020740A - 불휘발성 반도체 메모리장치 - Google Patents

불휘발성 반도체 메모리장치 Download PDF

Info

Publication number
KR950020740A
KR950020740A KR1019940040717A KR19940040717A KR950020740A KR 950020740 A KR950020740 A KR 950020740A KR 1019940040717 A KR1019940040717 A KR 1019940040717A KR 19940040717 A KR19940040717 A KR 19940040717A KR 950020740 A KR950020740 A KR 950020740A
Authority
KR
South Korea
Prior art keywords
unit block
block cell
cell array
cell arrays
output signal
Prior art date
Application number
KR1019940040717A
Other languages
English (en)
Inventor
히로토 나카이
다다시 미야카와
시게루 마츠다
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950020740A publication Critical patent/KR950020740A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은, 플래시형의 불휘발성 반도체 메모리에 있어서, 블록소거기능의 점검을 단시간에 실시함과 동시에 다른 기능 블록의 점검을 간단하게 실시할 수 있도록 하기 위한 것이다.
본 발명은, 복수의 셀어레이블록(1~8)으로 구성되는 셀어레이(1)의 셀소오스선에 셀블록단위로 소거전압을 인가하는 셀소오스전압공급회로(2)의 셀소오스전압공급블록(CSC1~CSC8)을, 블록어드레스(A*0~A*2)에 기초하여 선택하는 블록디코더(3)의 출력을, 데이터래치회로(70), 어드레싱회로(71), 출력데이터절환회로(72)를 매개로 셀어레이(1)의 데이터의 입출력을 행하기 위한 입출력회로(9)로 도출하는 것에 의해 블록소거를 수행하는 것 없이 블록소거동작이 정상적으로 수행해지는가의 여부를 테스트한다.

Description

불휘발성 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 불휘발성 반도체 메모리장치의 블록도.

Claims (3)

  1. 복수의 단위블록셀 어레이를 갖추고, 그 각 단위 블록셀어레이가 소오스와, 드레인, 제어게이트 및, 전자의 주입/방출이 수행되는 부유게이트를 갖는 트랜지스터로 이루어진 불휘발성 메모리셀의 복수를 거의 매트릭스상태로 배열한 메모리셀어레이와, 이 메모리셀 어레이중의 상기 복수의 단위블록셀 어레이중의 소정의 것을 소거 대상으로 하기 위해, 입력된 블록선택어드레스를 디코드해서 상기 복수의 단위블록셀어레이중의 하나를 선택하는 출력신호를 출력하는 디코더수단, 상기 복수의 단위블록셀어레이의 전부를 소거대상으로 하기 위해, 상기 디코더수단으로부터의 상기 출력신호를 상기 복수의 단위블록셀어레이의 전부를 선택하는 것으로 하는 설정수단 및, 상기 디코더수단의 상기 출력신호를 외부로 출력할 수 있는 출력수단을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  2. 복수의 단위블록셀 어레이를 갖추고, 그 각 단위 블록셀어레이가 소오스와, 드레인, 제어게이트 및, 전자의 주입/방출이 수행되는 부유게이트를 갖는 트랜지스터로 이루어진 불휘발성 메모리셀의 복수를 거의 매트릭스상태로 배열하며, 상기 메모리셀중의 각 열방향으로 나란한 것의 각 드레인이 그 열에 대응하는 각 비트선에 접속되어 있는 메모리셀 어레이와, 상기 메모리셀 어레이중의 상기 복수의 단위블록셀 어레이중의 소정의 것을 소거대상으로 하기 위해, 입력된 블록선택어드레스를 디코드해서 상기 복수의 단위블록셀 어레이중의 하나를 선택단위 블록셀어레이로서 선택하는 출력신호를 출력하는 디코더수단, 상기 디코더수단의 출력신호에 응답해서 상기 선택단위블록셀어레이에 있어서의 복수의 상기 메모리셀의 상기 소오스에 소정의 전압을 공급하는 소오스 전압공급 수단 및, 상기 선택단위블록셀 어레이내에 있어서 상기 비트선의 단위를 검출해서 상기 선택단위블록셀 어레이내에 있어서 상기 메모리셀의 상기 소오스에 상기 소정의 전위가 공급되었는가의 여부를 검출하는 독출수단을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  3. 복수의 단위블록셀 어레이를 갖추고, 그 각 단위 블록셀어레이가 소오스와, 드레인, 제어게이트 및, 전자의 주입/방출이 수행되는 부유게이트를 갖는 트랜지스터로 이루어진 불휘발성 메모리셀의 복수를 거의 매트릭스상태로 배열한 메모리셀어레이와, 이 메모리셀 어레이중의 상기 복수의 단위블록셀 어레이중의 소정의 것을 소거 대상으로 하기 위해, 입력된 블록선택어드레스를 디코드해서 상기 복수의 단위블록셀어레이중의 하나를 선택단위 블록셀 어레이로서 선택하는 출력신호를 출력하는 디코더수단, 상기 복수의 단위블록셀어레이의 전부를 소거대상으로 하기 위해 상기 디코더수단으로부터의 상기 출력신호를 상기 복수의 단위블록셀어레이의 전부를 선택하는 것으로 하는 설정수단 및, 모든 단위블록셀어레이에 있어서 모든 상기 메모리셀이 정상적으로 소거되는가의 여부를 테스트하는 전 비트소거테스트기능과, 상기 디코더수단이 상기 각 단위블록셀 어레이를 선택할 수 있는가의 여부를 테스트하는 디코더수단세트스기능을 갖춘 테스트수단을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940040717A 1993-12-28 1994-12-28 불휘발성 반도체 메모리장치 KR950020740A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-351340 1993-12-28
JP35134093A JPH07201191A (ja) 1993-12-28 1993-12-28 不揮発性半導体メモリ装置

Publications (1)

Publication Number Publication Date
KR950020740A true KR950020740A (ko) 1995-07-24

Family

ID=18416643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040717A KR950020740A (ko) 1993-12-28 1994-12-28 불휘발성 반도체 메모리장치

Country Status (6)

Country Link
US (1) US5553026A (ko)
EP (1) EP0662692B1 (ko)
JP (1) JPH07201191A (ko)
KR (1) KR950020740A (ko)
CN (1) CN1046369C (ko)
DE (1) DE69417712T2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477034B1 (ko) * 1995-01-31 2005-03-21 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
JPH0973776A (ja) * 1995-09-07 1997-03-18 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3603440B2 (ja) * 1996-01-12 2004-12-22 富士通株式会社 半導体記憶装置
JP3171097B2 (ja) * 1996-03-25 2001-05-28 日本電気株式会社 半導体記憶装置
JPH09288614A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体集積回路装置、半導体記憶装置およびそのための制御回路
JPH1027490A (ja) * 1996-07-10 1998-01-27 Toshiba Corp 不揮発性半導体記憶装置
JP3268732B2 (ja) * 1996-10-21 2002-03-25 株式会社東芝 不揮発性半導体メモリ
JP3039400B2 (ja) * 1996-11-21 2000-05-08 日本電気株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置におけるブロック消去のテスト方法
JP3450628B2 (ja) * 1997-02-26 2003-09-29 株式会社東芝 半導体記憶装置
JP4059951B2 (ja) * 1997-04-11 2008-03-12 株式会社ルネサステクノロジ 半導体記憶装置
JP3908338B2 (ja) * 1997-06-30 2007-04-25 富士通株式会社 半導体記憶装置
JP3206737B2 (ja) * 1998-03-27 2001-09-10 日本電気株式会社 ラッチ回路
JP3854025B2 (ja) * 1998-12-25 2006-12-06 株式会社東芝 不揮発性半導体記憶装置
JP3920501B2 (ja) 1999-04-02 2007-05-30 株式会社東芝 不揮発性半導体記憶装置及びそのデータ消去制御方法
US6288938B1 (en) * 1999-08-19 2001-09-11 Azalea Microelectronics Corporation Flash memory architecture and method of operation
US6795367B1 (en) * 2000-05-16 2004-09-21 Micron Technology, Inc. Layout technique for address signal lines in decoders including stitched blocks
JP3754600B2 (ja) * 2000-06-13 2006-03-15 シャープ株式会社 不揮発性半導体記憶装置およびそのテスト方法
JP4366001B2 (ja) * 2000-08-11 2009-11-18 株式会社アドバンテスト 半導体メモリ試験方法・半導体メモリ試験装置
US6966016B2 (en) * 2001-04-16 2005-11-15 Advanced Micro Devices, Inc. System and method for erase test of integrated circuit device having non-homogeneously sized sectors
JP4068427B2 (ja) * 2002-10-08 2008-03-26 エルピーダメモリ株式会社 データインバージョン回路及び半導体装置
JP3914869B2 (ja) * 2002-12-20 2007-05-16 スパンション インク 不揮発性メモリ及びその書き換え方法
US7906804B2 (en) * 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
KR100769772B1 (ko) * 2006-09-29 2007-10-23 주식회사 하이닉스반도체 플래시 메모리 장치 및 이를 이용한 소거 방법
JP2008103033A (ja) * 2006-10-19 2008-05-01 Toshiba Corp 半導体記憶装置及びこれにおける電力供給方法
KR100909627B1 (ko) * 2007-10-10 2009-07-27 주식회사 하이닉스반도체 플래시 메모리소자
JP2010165457A (ja) * 2010-05-06 2010-07-29 Ricoh Co Ltd フラッシュメモリ装置
US10991433B2 (en) * 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274596A (en) * 1987-09-16 1993-12-28 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having simultaneous operation of adjacent blocks
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
US5031146A (en) * 1988-12-22 1991-07-09 Digital Equipment Corporation Memory apparatus for multiple processor systems
JPH03230397A (ja) * 1990-02-06 1991-10-14 Mitsubishi Electric Corp 不揮発生メモリ装置
JP2624864B2 (ja) * 1990-02-28 1997-06-25 株式会社東芝 不揮発性半導体メモリ
JP2962080B2 (ja) * 1991-12-27 1999-10-12 日本電気株式会社 ランダムアクセスメモリ
JPH05274879A (ja) * 1992-03-26 1993-10-22 Nec Corp 半導体装置

Also Published As

Publication number Publication date
CN1121248A (zh) 1996-04-24
DE69417712D1 (de) 1999-05-12
EP0662692A1 (en) 1995-07-12
CN1046369C (zh) 1999-11-10
EP0662692B1 (en) 1999-04-07
JPH07201191A (ja) 1995-08-04
US5553026A (en) 1996-09-03
DE69417712T2 (de) 1999-09-09

Similar Documents

Publication Publication Date Title
KR950020740A (ko) 불휘발성 반도체 메모리장치
JP3132637B2 (ja) 不揮発性半導体記憶装置
KR950006865A (ko) 반도체 불휘발성 메모리장치
KR940022566A (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
KR970023451A (ko) 불휘발성 반도체 메모리 장치
US8199604B2 (en) Flash memory device and erase method using the same
KR930011001A (ko) 데이터가 블록단위에서 소거될 수 있는 불휘발성 반도체 기억장치와 불휘발성 반도체 기억장치의 블록단위에서 데이터를 소거하는 방법
KR920017121A (ko) 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR950020748A (ko) 반도체 기억장치
KR950006867A (ko) 페이지 소거 구조를 갖는 플래시 이이피롬 어레이용 독립 어레이 접지
KR960006084A (ko) 불휘발성 반도체 기억장치와 그 소거방법
KR900019243A (ko) Nand형 메모리셀블럭을 갖춘 불휘발성 반도체기억장치
KR970003266A (ko) 비휘발성 반도체 메모리
KR960005620A (ko) 비휘발성 메모리
KR900013522A (ko) 반도체 불휘발성 기억장치와 그것을 사용한 정보처리시스템
KR950008674B1 (ko) 불휘발성 반도체 기억장치 및 그의 데이타소거방법
KR910001783A (ko) 불휘발성 반도체메모리장치
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
KR20040023479A (ko) 불휘발성 반도체 메모리
JP3099926B2 (ja) 不揮発性半導体記憶装置
KR19980071781A (ko) 모든 메모리셀에 대해 소거 베리파이 동작이 일괄적으로 정확히 행해질 수 있는 반도체기억장치
US7317647B2 (en) Noise suppression in memory device sensing
KR100263726B1 (ko) 불휘발성 반도체 메모리
KR100313555B1 (ko) 소거기능의테스트용테스트회로를가진비휘발성반도체메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application