JP2009076176A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2009076176A
JP2009076176A JP2007246816A JP2007246816A JP2009076176A JP 2009076176 A JP2009076176 A JP 2009076176A JP 2007246816 A JP2007246816 A JP 2007246816A JP 2007246816 A JP2007246816 A JP 2007246816A JP 2009076176 A JP2009076176 A JP 2009076176A
Authority
JP
Japan
Prior art keywords
wiring
potential
bit line
semiconductor memory
nonvolatile semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007246816A
Other languages
English (en)
Inventor
Norihiro Fujita
田 憲 浩 藤
Toshihiko Himeno
野 敏 彦 姫
Hitoshi Shiga
賀 仁 志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007246816A priority Critical patent/JP2009076176A/ja
Priority to US12/236,015 priority patent/US7826268B2/en
Publication of JP2009076176A publication Critical patent/JP2009076176A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】隣接しない配線間の短絡をチェックすることが可能な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、電源回路が、第２の配線を第１の電位と異なる第２の電位に固定するとともに第３の配線を第１の電位と異なる第３の電位に固定した後、第１の配線を第１の電位にし、第１の配線をフローティング状態にして所定期間の経過後、判定回路は、フローティング状態にされた第１の配線の電位に基づいて、第１の配線が第２の配線または第３の配線の少なくとも何れかと短絡しているかを判定する。
【選択図】図５

Description

本発明は、複数の配線を備えた不揮発性半導体記憶装置に関する。
近年、ＮＡＮＤ型フラッシュメモリ等の不揮発性半導体記憶装置は、微細化が進み、さまざまなプロセスにより微細化検討が進められている。それに伴い、最新のプロセス技術では、従来のプロセス技術から起こり得る不良現象とは異なる不良現象が発生し得る。
その不良現象の一つとして、例えば、配線間の短絡がある。
従来は、配線間の短絡としては、隣接する配線間の短絡のみが問題となっていた。
したがって、従来の不揮発性半導体記憶装置では、例えば、製品のテストにおいて、隣接する配線間の短絡のみをチェックしていた（例えば、特許文献１参照。）。
しかし、プロセスの微細化により、隣接する配線間の短絡だけでなく、一つ以上離れた配線との短絡が起こり得る。
既述のように、上記従来の不揮発性半導体記憶装置では、隣り合う隣接間の短絡のみをチェックしていたため、直接隣接しない配線との短絡は検出できないという問題があった。
特開２００１−１３５１００号公報
本発明は、隣接しない配線間の短絡をチェックすることが可能な不揮発性半導体記憶装置を提供することを目的とする。
本発明の一態様に係る不揮発性半導体記憶装置は、
第１の配線と、
前記第１の配線に隣接して配置された第２の配線と、
前記第１の配線との間に前記第２の配線が位置するように、前記第２の配線に隣接して配置された第３の配線と、
前記各配線を、所定の電位に設定する電源回路と、
前記各配線間の短絡を判定する判定回路と、を備え、
前記電源回路が、前記第２の配線を第１の電位と異なる第２の電位に固定するとともに前記第３の配線を前記第１の電位と異なる第３の電位に固定した後、前記第１の配線を前記第１の電位にし、
前記第１の配線をフローティング状態にして所定期間の経過後、前記判定回路が、フローティング状態にされた前記第１の配線の電位に基づいて、前記第１の配線が前記第２の配線または前記第３の配線の少なくとも何れかと短絡しているかを判定することを特徴とする。
本発明の一態様に係る不揮発性半導体記憶装置によれば、隣接しない配線間の短絡をチェックすることができる。
以下、本発明を適用した各実施例について図面を参照しながら説明する。
なお、以下の実施例においては、一例として、ＮＡＮＤ型フラッシュメモリに適用した場合について説明する。特に、このＮＡＮＤ型フラッシュメモリのビット線が短絡のチェックの対象となる配線の場合について説明する。
図１は、本発明の一態様である実施例１に係る不揮発性半導体記憶装置の要部構成の一例を示すブロック図である。なお、図１において、ＮＡＮＤ型フラッシュメモリのロウデコーダ、カラムデコーダ等の構成は省略している。
また、図２は、図１に示すメモリセルアレイのセル構造の一例を示す回路図である。また、図３は、図１に示すメモリセルアレイのビット線と電源回路および判定回路との接続関係の一例を示す回路図である。
図１に示すように、不揮発性半導体記憶装置１００は、データを記憶するメモリセルがマトリクス状に配置されたメモリセルアレイ１０と、このメモリセルアレイ１０に電圧を供給するための電源回路２０と、判定回路３０と、を備える。
また、図２に示すように、浮遊ゲートを有するＭＯＳトランジスタからなる複数のメモリセル１が、直列に接続されている。この直列に接続された複数のメモリセル１の一端が第１の選択トランジスタ１ａを介してビット線ＢＬに接続されている。また、直列に接続された複数のメモリセル１の他端が第２の選択トランジスタ１ｂを介して共通ソース線１ｃに接続されている。
それぞれのメモリセル１のゲートは、ワード線ＷＬ１〜ＷＬ４に接続されている。第１の選択トランジスタ１ａのゲートは、選択線ＳＬ１に接続されている。第２の選択トランジスタ１ｂのゲートは、選択線ＳＬ２に接続されている。
また、図２に示すように、メモリセル１が接続されたビット線ＢＬが複数並んで配置されている。
また、図３に示すように、電源回路２０は、例えば、電源Ｖｄｄと接地との間に直列に接続された第１のＭＯＳトランジスタ２１ａ、２２ａ、２３ａと第２のＭＯＳトランジスタ２１ｂ、２２ｂ、２３ｂとを有する。
また、第１のＭＯＳトランジスタ２１ａと第２のＭＯＳトランジスタ２１ｂとの接続点は、ＭＯＳトランジスタである第１のスイッチ素子１０１を介してビット線ＢＬ１に接続されている。
同様に、第１のＭＯＳトランジスタ２２ａと第２のＭＯＳトランジスタ２２ｂとの接続点は、ＭＯＳトランジスタである第１のスイッチ素子１０２を介してビット線ＢＬ２に接続されている。
同様に、第１のＭＯＳトランジスタ２３ａと第２のＭＯＳトランジスタ２３ｂとの接続点は、ＭＯＳトランジスタである第１のスイッチ素子１０３を介してビット線ＢＬ３に接続されている。
また、ビット線ＢＬ１は、第１のスイッチ素子１０１およびＭＯＳトランジスタである第２のスイッチ素子１０４を介して、判定回路３０に接続されている。
同様に、ビット線ＢＬ２は、第１のスイッチ素子１０２およびＭＯＳトランジスタである第２のスイッチ素子１０５を介して、判定回路３０に接続されている。
同様に、ビット線ＢＬ３は、第１のスイッチ素子１０３およびＭＯＳトランジスタである第２のスイッチ素子１０６を介して、判定回路３０に接続されている。
以上のように、各ビット線に対して、それぞれ第１、第２のＭＯＳトランジスタの回路段が接続されている。そして、第１、第２のＭＯＳトランジスタのオン／オフを切り換えることにより、ビット線を電源電位Ｖｄｄまたは接地電位に固定することできるようになっている。すなわち、電源回路２０は、各ビット線（配線）を、所定の電位に設定するようになっている。
また、各第１のスイッチ素子をオフすることにより、ビット線をフローティング状態にできるようになっている。このフローティング状態とは、他の回路との接続が遮断された状態をいう。したがって、例えば、他のビット線等との短絡が無ければ、フローティング状態のビット線の電位は、理想的には維持されることになる。
また、各ビット線の電位は、判定回路３０に伝送されるようになっている。判定回路３０は、この伝送された電位に基づいて、各ビット線（配線）間の短絡を判定する。
次に、以上のような構成を有する不揮発性半導体記憶装置が各ビット線（配線）間の短絡をチェックするための動作について説明する。
本実施例では、注目する１つのビット線（配線）とその隣にそれぞれ位置する２つのビット線（配線）との間の短絡をチェックする場合について説明する。なお、注目する１つのビット線（配線）とその隣にそれぞれ位置する３つ以上のビット線（配線）との間の短絡をチェックする場合も同様である。
ここで、図４は、図１に示すメモリセルアレイのビット線の配置を示す図である。
図４に示すように、第１のビット線１１は、注目される第１の配線である。第２のビット線１２は、第１のビット線１１に隣接して配置された第２の配線である。第３のビット線１３は、第１のビット線１１との間に第２のビット線１２が位置するように、第２のビット線１２に隣接して配置された第３の配線である。
ここで、本発明における隣接するビット線（配線）間の短絡を検知する原理（考え方）について説明する。
まず、注目する第１のビット線を或る電位にし、隣接する第２、第３のビット線を第１のビット線と異なる電位に固定する。
そして、注目する第１のビット線がフローティング状態も拘わらず、第１のビット線の電位が所定値以上変化した場合は、第１のビット線の電荷が第２、第３のビット線に流れたと考えられる。すなわち、第１のビット線は他のビット線と短絡していると考えられる。
一方、第１のビット線の電位の変化が所定値以下の場合は、当該ビット線は隣接する他のビット線と絶縁されていると考えられる。
上記原理によれば、隣り合うビット線（配線）または、さらにそのとなりのビット線（配線）との短絡を判断することができる。すなわち、直接隣接しない第１のビット線と第３のビット線との間の短絡をチェックすることができる。
図５は、不揮発性半導体記憶装置が各ビット線（配線）間の短絡をチェックするための動作を示すフローチャートである。
図５に示すように、先ず、不揮発性半導体記憶装置１００の電源回路２０が、第２のビット線１２を第１の電位（ここでは、電源電位）と異なる第２の電位（ここでは、接地電位）に固定するとともに第３のビット線１３を第１の電位と異なる第３の電位（ここでは、接地電位）に固定する（ステップＳ１）。
その後、電源回路２０が、第１のビット線１１を第１の電位である電源電位に充電する（ステップＳ２）。
次に、不揮発性半導体記憶装置１００は、第１のビット線１１をフローティング状態にする（ステップＳ３）。
次に、不揮発性半導体記憶装置１００は、第１のビット線１１をフローティング状態にした後、所定期間の経過させる（ステップＳ４）。
次に、不揮発性半導体記憶装置１００の判定回路３０が、第１のビット線１１の電位が所定値以上下がっているか（すなわち、第１のビット線１１の電位が電源電位と所定値以上異なるか）を判断する（ステップＳ５）。
そして、第１のビット線１１の電位が所定値以上下がっていない（すなわち、第１のビット線１１の電位が電源電位と所定値以上異ならない）場合には、判定回路３０は、第１のビット線１１が第２、第３のビット線１２、１３と短絡していないと判定する（ステップＳ６）。
一方、第１のビット線１１の電位が所定値以上下がっている（すなわち、第１のビット線１１の電位が電源電位と所定値以上異なる）場合には、判定回路３０は、第１のビット線１１が第２のビット線１２または第３のビット線１３の少なくとも何れかと短絡していないと判定する（ステップＳ７）。
すなわち、上記ステップＳ５〜Ｓ７により、判定回路３０は、フローティング状態にされた第１のビット線１１の電位に基づいて、第１のビット線１１が第２のビット線１２または第３のビット線１３の少なくとも何れかと短絡しているかを判定する。
上記ステップＳ７の後、例えば、該第１のビット線１１に隣接する１つの第２のビット線１２を、注目する新たな第１のビット線と定義して、再度同様のフローが実施される。
以上のフローにより、不揮発性半導体記憶装置１００は、各ビット線（配線）間の短絡をチェックする。このフローは、全ての注目するビット線に対して実施される。
なお、上記フローでは、第１の電位が電源電位であり、第２の電位および第３の電位が接地電位である場合について説明した。しかし、第１の電位と第２、第３の電位が異なっていれば、他の電位の組み合わせでもよい。
例えば、第１の電位を接地電位、第２、３の電位を電源電位にしてもよい。
また、第３の電位を接地電位にし、第２の電位を電源電位にしてもよい。この場合、第１の電位は、接地電位および電源電位以外の電位である。
また、電源回路は、第１のビット線を第１の電位にするために、必要に応じて、第１のビット線を放電させるようにしてもよい。
ここで、上記フローを実施するための不揮発性半導体記憶装置の動作の一例として、図３に示す回路の動作について説明する。なお、簡単のため、図３に示す注目する第１のビット線ＢＬ１に片側方向で隣接する配線のみについて説明するが、反対側も同様である。
図６は、第１のビット線との短絡がチェックされる第２、第３のビット線の電位を固定するための不揮発性半導体記憶装置の動作のタイミングチャートである。なお、図６に示す各信号は、図３に示す第２、第３のビット線ＢＬ２、ＢＬ３に接続された回路に適用される。
また、図７は、注目される第１のビット線の電位の情報を判定回路に伝送するための不揮発性半導体記憶装置の動作のタイミングチャートである。なお、図７に示す各信号は、図３に示す第１のビット線ＢＬ１に接続された回路に適用される。
まず、図６に示すように、時間ｔ０で、ＢＬＮおよびＢＬＣ１が“Ｈｉｇｈ”になる。この状態は、時間ｔ７まで継続される。これにより、図３に示す第２のＭＯＳトランジスタ２２ｂ、２３ｂおよび第１のスイッチ素子１０２、１０３がオンして、第２、第３のビット線が接地電位に固定される（図５のステップＳ１に相当）。
次に、図７に示すように、時間ｔ１で、ＢＬＰおよびＢＬＣ１が“Ｈｉｇｈ”になる。これにより、図３に示す第１のＭＯＳトランジスタ２１ａおよび第１のスイッチ素子１０１がオンして、第１のビット線ＢＬ１が電源電位Ｖｄｄに充電される（図５のステップＳ２に相当）。このとき、第１のスイッチ素子１０１と第２のスイッチ素子１０４との間の配線ＴＤＣも電源電位Ｖｄｄに充電される。
次に、図７に示すように、時間ｔ２で、ＢＬＰが“Ｌｏｗ”になる。これにより、第１のＭＯＳトランジスタ２１ａがオフして、第１のビット線の充電が終了する。
次に、図７に示すように、時間ｔ３で、ＢＬＣ１が“Ｌｏｗ”になる。これにより、図３に示す第１のスイッチ素子１０１がオフして、第１のビット線がフローティング状態になる（図５のステップＳ３に相当）。
次に、図７に示すように、時間ｔ３から時間ｔ４間での所定時間放置する（図５のステップＳ４に相当）。
次に、図７に示すように、時間ｔ４で、ＢＬＣ１が“Ｈｉｇｈ”になる。これにより、図３に示す第１のスイッチ素子１０１がオンして、第１のビット線ＢＬ１の電位が配線ＴＤＣに伝送される。
すなわち、第１のビット線ＢＬ１が第２、第３のビット線ＢＬ２、ＢＬ３と短絡していない場合は、第１のビット線ＢＬ１の電位は、理想的には維持されるので、配線ＴＤＣの電位は変化しない。
一方、第１のビット線ＢＬ１が第２、第３のビット線ＢＬ２、ＢＬ３と短絡しる場合は、第１のビット線ＢＬ１の電位が低下するので、配線ＴＤＣの電位が低下する。
次に、図７に示すように、時間ｔ５で、ＢＬＣ１が“Ｌｏｗ”になる。これにより、図３に示す第１のスイッチ素子１０１がオフして、配線ＴＤＣへの電位の伝送が終了する。
次に、図７に示すように、時間ｔ６からｔ７の間、ＢＬＣ２が“Ｈｉｇｈ”になる。これにより、図３に示す第２のスイッチ素子１０４がオンして、配線ＴＤＣの電位が判定回路３０に伝送される。すなわち、第１のビット線ＢＬ１の電位に応じた電位（情報）が判定回路３０に伝送される。
次に、既述のステップＳ５のように、判定回路３０が、上記伝送された電位（すなわち、第１のビット線ＢＬ１の電位）に基づいて、第１のビット線ＢＬ１の電位が電源電位と所定値以上異なるかを判断する。
そして、既述のステップＳ６のように、第１のビット線ＢＬ１の電位が電源電位と所定値以上異ならない場合には、判定回路３０は、第１のビット線ＢＬ１が第２、第３のビット線ＢＬ２、ＢＬ３と短絡していないと判定する。
一方、ステップＳ７のように、第１のビット線ＢＬ１の電位が電源電位と所定値以上異なる場合には、判定回路３０は、第１のビット線ＢＬ１が第２のビット線ＢＬ２または第３のビット線ＢＬ３の少なくとも何れかと短絡していないと判定する。
以上のように、本実施例に係る不揮発性半導体記憶装置によれば、隣接しない配線間の短絡をチェックすることができる。
このように、配線層の短絡チェック行う際、隣との短絡チェックだけでなく、１つ以上離れた配線との短絡チェックを行う回路システムを搭載しテストすることができる。これにより、不揮発性半導体記憶装置の製品歩留を向上させることができる。
なお、実施例においては、チェックの対象になる配線がビット線の場合について説明した。しかし、本発明は、ワード線や他の配線についても同様に適用可能である。
本発明の一態様である実施例１に係る不揮発性半導体記憶装置の要部構成の一例を示すブロック図である。 図１に示すメモリセルアレイのセル構造の一例を示す回路図である。 図１に示すメモリセルアレイのビット線と電源回路および判定回路との接続関係の一例を示す回路図である。 図１に示すメモリセルアレイのビット線の配置を示す図である。 不揮発性半導体記憶装置が各ビット線（配線）間の短絡をチェックするための動作を示すフローチャートである。 第１のビット線との短絡がチェックされる第２、第３のビット線の電位を固定するための不揮発性半導体記憶装置の動作のタイミングチャートである。 注目される第１のビット線の電位に応じた電位（情報）を判定回路に伝送するための不揮発性半導体記憶装置の動作のタイミングチャートである。
符号の説明
１ メモリセル
１ａ 第１の選択トランジスタ
１ｂ 第２の選択トランジスタ
１ｃ 共通ソース線
１０ メモリセルアレイ
２０ 電源回路
３０ 判定回路
１００ 不揮発性半導体記憶装置（ＮＡＮＤ型フラッシュメモリ）
２１ａ、２２ａ、２３ａ 第１のＭＯＳトランジスタ
２１ｂ、２２ｂ、２３ｂ 第２のＭＯＳトランジスタ
１０１、１０２、１０３ 第１のスイッチ素子
１０４、１０５、１０６ 第２のスイッチ素子
ＢＬ ビット線
ＳＬ１、ＳＬ２ 選択線

Claims (5)

  1. 第１の配線と、
    前記第１の配線に隣接して配置された第２の配線と、
    前記第１の配線との間に前記第２の配線が位置するように、前記第２の配線に隣接して配置された第３の配線と、
    前記各配線を、所定の電位に設定する電源回路と、
    前記各配線間の短絡を判定する判定回路と、を備え、
    前記電源回路が、前記第２の配線を第１の電位と異なる第２の電位に固定するとともに前記第３の配線を前記第１の電位と異なる第３の電位に固定した後、前記第１の配線を前記第１の電位にし、
    前記第１の配線をフローティング状態にして所定期間の経過後、前記判定回路が、フローティング状態にされた前記第１の配線の電位に基づいて、前記第１の配線が前記第２の配線または前記第３の配線の少なくとも何れかと短絡しているかを判定する
    ことを特徴とする不揮発性半導体記憶装置。
  2. 前記判定回路は、
    前記第１の配線の電位が前記第１の電位と所定値以上異なる場合には、前記第１の配線が前記第２の配線または前記第３の配線の少なくとも何れかと短絡していると判定する
    ことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
  3. 前記第１ないし第３の配線が、メモリセルに接続されたビット線であることを特徴とする請求項１または２に記載の不揮発性半導体記憶装置。
  4. 前記第１の電位が電源電位であり、前記第２の電位および前記第３の電位が接地電位である
    ことを特徴とする請求項１ないし３の何れかに記載の不揮発性半導体記憶装置。
  5. ＮＡＮＤ型フラッシュメモリであることを特徴とする請求項１ないし４に記載の不揮発性半導体記憶装置。
JP2007246816A 2007-09-25 2007-09-25 不揮発性半導体記憶装置 Pending JP2009076176A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007246816A JP2009076176A (ja) 2007-09-25 2007-09-25 不揮発性半導体記憶装置
US12/236,015 US7826268B2 (en) 2007-09-25 2008-09-23 Nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246816A JP2009076176A (ja) 2007-09-25 2007-09-25 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2009076176A true JP2009076176A (ja) 2009-04-09

Family

ID=40471412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246816A Pending JP2009076176A (ja) 2007-09-25 2007-09-25 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US7826268B2 (ja)
JP (1) JP2009076176A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902657B2 (en) * 2012-09-07 2014-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device and controller
DE102013004974A1 (de) * 2013-03-21 2014-09-25 Infineon Technologies Ag Integrierte Schaltungsanordnung, Verfahren und System zum Einsatz in einer sicherheitskritischen Anwendung
US9236131B1 (en) 2014-08-04 2016-01-12 Sandisk Technologies Inc. Bias to detect and prevent short circuits in three-dimensional memory device
US9230982B1 (en) 2014-08-04 2016-01-05 Sandisk Technologies Inc. Protective structure to prevent short circuits in a three-dimensional memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04149900A (ja) * 1990-10-11 1992-05-22 Sharp Corp 半導体記憶装置のテスト方法
JPH06176600A (ja) * 1992-12-07 1994-06-24 Toshiba Corp 不揮発性半導体記憶装置
JPH11507166A (ja) * 1996-03-28 1999-06-22 シーメンス アクチエンゲゼルシヤフト 検査回路を有する回路装置
JP2001135100A (ja) * 1999-09-10 2001-05-18 Stmicroelectronics Srl 不揮発性メモリ装置
JP2002074995A (ja) * 2000-08-29 2002-03-15 Hitachi Ltd 半導体記憶装置
JP2004178725A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950015768A (ko) * 1993-11-17 1995-06-17 김광호 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법
JP2000076898A (ja) * 1998-08-31 2000-03-14 Mitsubishi Electric Corp 半導体メモリ装置、その検査方法、および、その製造方法
US6781897B2 (en) * 2002-08-01 2004-08-24 Infineon Technologies Flash Ltd. Defects detection
JP2004087040A (ja) * 2002-08-28 2004-03-18 Renesas Technology Corp 半導体装置とそのテスト方法
US7397700B2 (en) * 2005-04-11 2008-07-08 Stmicroelectronics S.R.L. Non-volatile memory electronic device with NAND structure being monolithically integrated on semiconductor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04149900A (ja) * 1990-10-11 1992-05-22 Sharp Corp 半導体記憶装置のテスト方法
JPH06176600A (ja) * 1992-12-07 1994-06-24 Toshiba Corp 不揮発性半導体記憶装置
JPH11507166A (ja) * 1996-03-28 1999-06-22 シーメンス アクチエンゲゼルシヤフト 検査回路を有する回路装置
JP2001135100A (ja) * 1999-09-10 2001-05-18 Stmicroelectronics Srl 不揮発性メモリ装置
JP2002074995A (ja) * 2000-08-29 2002-03-15 Hitachi Ltd 半導体記憶装置
JP2004178725A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 半導体記憶装置

Also Published As

Publication number Publication date
US20090080261A1 (en) 2009-03-26
US7826268B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
TWI517160B (zh) 半導體記憶體系統
US9343175B2 (en) Fuse data reading circuit having multiple reading modes and related devices, systems and methods
US9449689B2 (en) Semiconductor memory device
TWI686807B (zh) 半導體記憶裝置
US9136006B2 (en) Method and device for reducing coupling noise during read operation
US8358545B2 (en) Semiconductor memory
JP2013069356A (ja) 半導体記憶装置
US10665307B2 (en) Memory devices configured to perform leak checks
US20160035434A1 (en) Memory array, memory device, and methods for reading and operating the same
US20150255162A1 (en) Semiconductor memory device and method for detecting leak current
TW201818419A (zh) 包括在一記憶體單元中建立一負主體電位的裝置及方法
US20170221576A1 (en) Methods for reading and operating memory device
US20150117102A1 (en) Nonvolatile semiconductor memory apparatus
JP2009076176A (ja) 不揮発性半導体記憶装置
CN112201290A (zh) 半导体存储装置
JP2009099187A (ja) 半導体記憶装置
US10861865B2 (en) Semiconductor storage device
KR20110080278A (ko) 프로그램이 가능한 퓨즈를 구비한 반도체 집적 회로
US11557341B2 (en) Memory array structures and methods for determination of resistive characteristics of access lines
JP2012014820A (ja) 不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置のデータ読み出し方法
JP2005149548A (ja) 半導体集積回路
KR20220043973A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
JP2005196875A (ja) 半導体装置
JP2002343093A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413