KR970051434A - 반도체 메모리장치의 리던던트셀 테스트방법 - Google Patents
반도체 메모리장치의 리던던트셀 테스트방법 Download PDFInfo
- Publication number
- KR970051434A KR970051434A KR1019950059441A KR19950059441A KR970051434A KR 970051434 A KR970051434 A KR 970051434A KR 1019950059441 A KR1019950059441 A KR 1019950059441A KR 19950059441 A KR19950059441 A KR 19950059441A KR 970051434 A KR970051434 A KR 970051434A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- redundant cell
- redundant
- semiconductor memory
- cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야:
본 발명은 리던던트셀을 랜덤하게 액세스하여 테스트동작을 실행하는 반도체 메모리장치의 리던던트셀 테스트방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
종래기술에서는 리던던트셀에 대한 테스트는 로우어드레스의 입력을 허용하는 로우어드레스 스트로브신호의 활성화상태(이하 tRAC이라 함)에서는 가능하지만, 상기 로우어드레스 스토로브신호와 칼럼어드레스의 입력을 허용하는 칼럼어드레스 스트로브신호가 모두 활성화된 상태(이하 tAA조건이라 함)에서는 테스트를 실시할 수 없게 된다. 즉, 칼럼어드레스를 CAi, CAiB패턴으로 인가하여 테스트하여 칼럼어드레스 CAi에 의해 리던던트 칼럼선택게이트가 인에이블되었다면 상보컬럼어드레스 CAiB에 의해 나머지 모든 리던던트 칼럼선택게이트들은 인에이블되어 버린다. 이와 같이 종래기술의 리던던트셀의 테스트는 칼럼어드레스에 한정되도록 하였기 때문에 상술한 tAA조건에서는 테스트를 실행할 수 없게 된다. 이에 따라 리던던트셀의 테스트신뢰성이 저하된다. 이와 같은 리던던트셀 테스트에 따른 신뢰성을 높이는 것이 본 발명의 과제이다.
3. 발명의 해결방법의 요지:
다수의 정보를 저장하는 다수의 메모리셀과, 상기 메모리셀의 결함을 구제하는 리던던트셀과, 상기 리던던트셀을 테스트하는 테스트회로를 구비하는 반도체 메모리장치의 리던던트셀 테스트방법에 있어서, 상기 리던던트셀의 테스트를 위한 소정의 테스트 인에이블신호와 칩내부에서 발생되는 어드레스신호를 코딩하여 랜덤 액세스가 가능함을 특징으로 하는 반도체 메모리장치의 리던던트셀 테스트방법을 구현하므로써 상기 본 발명의 과제를 해결하게 된다.
4. 발명의 중요한 용도:
테스트 신뢰성이 개선된 반도체 메모리
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 칼럼리던던트셀 테스트용 휴즈박스의 회로도.
Claims (3)
- 다수의 정보를 저장하는 다수의 메모리셀과, 상기 메모리셀의 결함을 구제하는 리던던트셀과, 상기 리던던트셀을 테스트하는 테스트회로를 구비하는 반도체 메모리장치의 리던던트셀 테스트방법에 있어서, 상기 리던던트셀의 테스트를 위한 소정의 테스트 인에이블신호와 칩내부에서 발생되는 어드레스신호를 코딩하여 랜덤 액세스가 가능함을 특징으로 하는 반도체메모리장치의 리던던트셀 테스트방법.
- 제1항에 있어서, 상기 리던던트셀의 테스트시 노멀셀을 지정하는 디코딩수단을 디스에이블시킴을 특징으로 하는 반도체 메모리장치의 리던던트셀 테스트방법.
- 제1항에 있어서, 상기 리던던트셀의 테스트를 위하여 리던던트 휴즈박스내부에 디코딩수단을 구비함을 특징으로 하는 반도체 메모리장치의 리던던트셀 테스트방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950059441A KR0169417B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 메모리장치의 리던던트셀 테스트방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950059441A KR0169417B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 메모리장치의 리던던트셀 테스트방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051434A true KR970051434A (ko) | 1997-07-29 |
| KR0169417B1 KR0169417B1 (ko) | 1999-02-01 |
Family
ID=19445190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950059441A KR0169417B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 메모리장치의 리던던트셀 테스트방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0169417B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818100B1 (ko) * | 2006-09-29 | 2008-04-01 | 주식회사 하이닉스반도체 | 리페어 퓨즈 회로 및 리페어 퓨즈 테스트 방법 |
-
1995
- 1995-12-27 KR KR1019950059441A patent/KR0169417B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0169417B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7073101B2 (en) | Method of testing memory with continuous, varying data | |
| KR960042765A (ko) | 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법 | |
| KR970030588A (ko) | 반도체 기억장치 및 그 결함 검사방법 | |
| KR870002582A (ko) | 테스트 패턴 발생회로를 갖는 반도체 기억장치 | |
| JPH07201200A (ja) | 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法 | |
| KR960024422A (ko) | 스트레스 테스트 회로를 포함하는 반도체 메모리 장치 | |
| KR0122100B1 (ko) | 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법 | |
| KR940002865A (ko) | 반도체 메모리 장치의 번-인 인에이블 회로 및 번-인 테스트 방법 | |
| EP0456255B1 (en) | Dynamic memory device and method for screening the same | |
| US6199025B1 (en) | Semiconductor device having selectable device type and methods of testing device operation | |
| KR0183856B1 (ko) | 반도체 메모리 장치의 번인 스트레스 회로 | |
| KR970051434A (ko) | 반도체 메모리장치의 리던던트셀 테스트방법 | |
| Sachdev et al. | Development of a fault model and test algorithms for embedded DRAMs | |
| KR100380541B1 (ko) | 불량 제거율이 향상된 반도체 기억장치 | |
| JPS6366798A (ja) | 半導体記憶装置 | |
| US6345013B1 (en) | Latched row or column select enable driver | |
| KR100211761B1 (ko) | 반도체 메모리 장치의 병렬비트 테스트 회로 및 그 방법 | |
| JPH10172297A (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| KR100324018B1 (ko) | 반도체메모리와그의멀티비트테스트방법 | |
| KR970051409A (ko) | 반도체 메모리 장치의 결함워드라인 검출회로 및 그 방법 | |
| KR970051447A (ko) | 반도체 메모리장치 및 리던던시 셀 테스트 방법 | |
| KR970067378A (ko) | 동기식 반도체 메모리 장치 | |
| KR0186196B1 (ko) | 반도체 소자의 리페어 장치 | |
| KR970022353A (ko) | 비트라인에 스트레스전압을 인가하는 웨이퍼번인 테스트방법 | |
| KR970051416A (ko) | 반도체 메모리의 칼럼 리던던시 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |