KR0169417B1 - 반도체 메모리장치의 리던던트셀 테스트방법 - Google Patents

반도체 메모리장치의 리던던트셀 테스트방법 Download PDF

Info

Publication number
KR0169417B1
KR0169417B1 KR1019950059441A KR19950059441A KR0169417B1 KR 0169417 B1 KR0169417 B1 KR 0169417B1 KR 1019950059441 A KR1019950059441 A KR 1019950059441A KR 19950059441 A KR19950059441 A KR 19950059441A KR 0169417 B1 KR0169417 B1 KR 0169417B1
Authority
KR
South Korea
Prior art keywords
test
redundant
redundant cell
column
cell
Prior art date
Application number
KR1019950059441A
Other languages
English (en)
Other versions
KR970051434A (ko
Inventor
이상길
석용식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950059441A priority Critical patent/KR0169417B1/ko
Publication of KR970051434A publication Critical patent/KR970051434A/ko
Application granted granted Critical
Publication of KR0169417B1 publication Critical patent/KR0169417B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야:
본 발명은 리던던트셀을 랜덤하게 액세스하여 테스트동작을 실행하는 반도체 메모리장치의 리던던트셀 테스트방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
종래기술에서는 리던던트셀에 대한 테스트는 로우어드레스의 입력을 허용하는 로우어드레스 스트로브신호의 활성화상태(이하 tRAC이라 함)에서는 가능하지만, 상기 로우어드레스 스토로브신호와 칼럼어드레스의 입력을 허용하는 칼럼어드레스 스트로브신호가 모두 활성화된 상태(이하 tAA조건이라 함)에서는 테스트를 실시할 수 없게 된다. 즉, 칼럼어드레스를 CAi, CAiB패턴으로 인가하여 테스트하여 칼럼어드레스 CAi에 의해 리던던트 칼럼선택게이트가 인에이블되었다면 상보컬럼어드레스 CAiB에 의해 나머지 모든 리던던트 칼럼선택게이트들은 인에이블되어 버린다. 이와 같이 종래기술의 리던던트셀의 테스트는 칼럼어드레스에 한정되도록 하였기 때문에 상술한 tAA조건에서는 테스트를 실행할 수 없게 된다. 이에 따라 리던던트셀의 테스트신뢰성이 저하된다. 이와 같은 리던던트셀 테스트에 따른 신뢰성을 높이는 것이 본 발명의 과제이다.
3. 발명의 해결방법의 요지:
다수의 정보를 저장하는 다수의 메모리셀과, 상기 메모리셀의 결함을 구제하는 리던던트셀과, 상기 리던던트셀을 테스트하는 테스트회로를 구비하는 반도체 메모리장치의 리던던트셀 테스트방법에 있어서, 상기 리던던트셀의 테스트를 위한 소정의 테스트 인에이블신호와 칩내부에서 발생되는 어드레스신호를 코딩하여 랜덤 액세스가 가능함을 특징으로 하는 반도체 메모리장치의 리던던트셀 테스트방법을 구현하므로써 상기 본 발명의 과제를 해결하게 된다.
4. 발명의 중요한 용도:
테스트 신뢰성이 개선된 반도체 메모리

Description

반도체 메모리장치의 리던던트셀 테스트방법
제1도는 리던던트셀 테스트방식을 보여주는 개략적 블록도.
제2도는 종래기술에 따른 칼럼리던던트셀 테스트용 휴즈박스의 회로도.
제3도는 본 발명의 실시예에 따른 칼럼리던던트셀 테스트용 휴즈박스의 회로도.
본 발명은 반도체 메모리장치의 리던던트셀 테스트방법에 관한 것으로, 특히 리던던트셀을 랜덤하게 액세스하여 테스트동작을 실행하는 리던던트셀 테스트방법에 관한 것이다.
메모리디바이스가 고집적화 될 수록 공정상의 기술적인 문제로 인하여 불량비트의 발생확률은 증가하게 되었고, 리던던트셀에 의한 불량비트의 복구는 더욱 중요하게 되었다. 상기 리던던트셀은 가능한한 많이 확보할수록 더 많은 불량비트를 구제할 수 있으므로, 레이아웃(layout)이 허용하는 범위내에서 리던던트셀의 갯수를 증가시키는 것은 수율(yield)향상에 상당한 도움이 된다. 그러나, 이 경우 리던던트셀 자체에서도 불량비트가 발생할 수 있으므로 리던던트셀 자체에 대한 테스트도 병행해서 이루어져야 한다. 이러한 이유에서 노멀셀뿐만 아니라 리던던트셀의 테스트를 위한 리던던트셀을 테스트하기 위한 테스트회로가 첩내부에 내장되어 있다.
제1도는 리던던트셀 테스트방식을 보여주는 개략적 블록도이다. 상기 도면에서 노멀셀과 리던던트셀은 각기 다른 프로그램(program)으로 테스트를 실시하도록 설계되어 있다. 칼럼 리던던트셀 테스트나 로우리던던트셀 테스트는 유사한 과정을 거쳐 테스트가 실시되므로 제1도의 실시예에서는 칼럼 리던던트셀 테스트에 대하여 설명하겠다.
제1도를 참조하면, 도시하지 아니하였지만 상기 제1도와 같은 메모리셀 어레이는 칩내부에 다수개 존재할 수 있다. 상기 메모리셀 어레이에는 8개의 리던던트컬럼과 16개의 리던던트로우가 접속된 실시예를 보여준다. 상기 리던던트셀을 지정하기 위해서는 3개의 칼럼어드레스와 4개의 로우어드레스가 필요하다. 어드레스 입력패드(200)의 출력단은 칼럼 어드레스 버퍼(400)의 입력단과 접속되고, 상기 칼럼 어드레스버퍼(400)의 출력단은 칼럼 프리디코더(500) 및 칼럼 리던던트셀 휴즈박스(600)의 입력단들과 공통으로 접속된다. 칼럼 리던던트셀 테스트패드(300)는 상기 칼럼 리던던트셀 휴즈박스(600)의 입력단과 접속된다. 상기 칼럼 프리디코더(500)와 칼럼 리던던트셀 휴즈박스(600)의 출력단들은 칼럼디코더(700) 및 리던던트 칼럼디코더(800)의 입력단들과 각각 접속된다. 상기 칼럼디크더(700)의 출력단은 다수의 노멀컬럼과 접속되고, 상기 리던던트 칼럼디코더(800)의 출력단은 8개의 리던던트 칼럼과 접속된다.
제1도에서 노멀컬럼의 테스트는 다음의 과정을 거쳐 실시된다. 즉, 어드레스 입력패드(200)을 통하여 소정의 어드레스가 입력되면 상기 입력어드레스는 칼럼 어드레스버퍼(400)에서 소정의 칼럼어드레스가 출력된다. 상기 칼럼 어드레스버퍼(400)에서 출력된 칼럼 어드레스버퍼의 출력은 칼럼 프리디코더(500)에서 1차적으로 디코딩된다. 상기 칼럼 프리디코더(500)의 출력은 칼럼디코더에서 최종적으로 디코딩동작을 수행하여 상기 칼럼 어드레스버퍼(400)의 출력인 칼럼어드레스에 대응되는 소정의 노멀컬럼이 인에이블되고 이에 따라 상기 인에이블된 노멀컬럼에 고전압을 인가하므로써 상기 인에이블된 노멀컬럼에 접속된 노멀메모리셀들은 테스트하게 된다.
이에 비하여 리던던트컬럼의 테스트과정은 다음과 같다. 즉, 어드레스 입력패드(200)으로 외부어드레스신호가 입력되는 과정과 칼럼 어드레스버퍼(400)에서의 버퍼링동작은 상기 노멀테스트과정과 동일하다. 이때 칼럼 리던던트셀 테스트패드에서 리던던트셀 테스트를 위한 신호인 리던던트셀 테스트신호 ΦRTC가 '하이'로 인에이블된다. 이렇게 되면 상기 칼럼어드레스버퍼의 출력은 칼럼 프리디코더(500)으로 입력되는 대신에 칼럼 리던던트셀 휴즈박스(600)으로 입력된다. 상기 칼럼 리던던트셀 휴즈박스(600)에서는 소정의 리던던트셀이 접속된 리던던트컬럼을 지정하는 신호를 출력하고 이러한 칼럼 리던던트셀 휴즈박스(600)의 출력은 리던던트 칼럼디코더(800)에서 최종적인 디코딩동작을 수행하여 소정의 리던던트컬럼에 접속된 메모리셀들을 테스트하게 된다. 이 과정에서 제2도 및 제3도를 참조하여 설명하겠다.
제2도는 종래기술에 따른 칼럼리던던트셀 테스트용 휴즈박스이 회로도이다.
낸드게이트 12의 두 입력 ΦRTC와 CAi가 '하이'상태가 되면 리던던트셀인에이블신호 RENi가 활성화된다. 즉, ΦRTCE에 '하이'가 인가되고, 칼럼 리던던트셀 휴즈박스 8개중 1개를 선택하는 CA0-CA7중 1개가 '하이'(여기서는 CA0만 '하이'가 된다고 가정한다)가 되면 리던던트 인에이블신호들 REN0-REN7중 REN0만 인에이블된다. REN0에 의해 리던던트 칼럼선택게이트들 RCSL0-RCSL7중 RCSL0만 인에이블시켜 RCSL0에 연결된 셀을 로우어드레스를 바꾸어가면서 테스트 하게 된다. 상기 리던던트셀 테스트는 8개의 리던던트 칼럼선택게이트들 RCSL0-RCSL7을 8개의 칼럼어드레스신호들 CA0-CA7으로 선택하여 실행한다.
그러나 제2도도 도시한 종래의 칼럼 리던던트셀 휴즈박스는 리던던트셀 테스트모드로 변환하는 패드를 통하여 전달되는 리던던트셀 테스트신호 ΦRTC를 '하이'로 만든 후, 칼럼어드레스신호들 CA0-CA7을 이용하여 8개의 리던던트 칼럼선택게이트들 RCSL0-RCSL7를 선택하여 리던던트 칼럼과 접속된 메모리셀들의 이상유무를 테스트하게 된다. 이러한 리던던트셀에 대한 테스트는 로우어드레스의 입력을 허용하는 로우어드레스 스트로브신호의 활성화상태(이하tRAC이라 함)에서는 가능하지만 상기 로우어드레스 스트로브신호와 칼럼어드레스의 입력을 허용하는 칼럼어드레스 스트로브신호가 모두 활성화된 상태(이하 tAA조건이라 함)에서는 테스트를 실시할 수 없게 된다. 즉, 칼럼어드레스를 CAi, CAiB패턴으로 인가하여 테스트하여 칼럼어드레스 CAi에 의해 리던던트 칼럼선택게이트가 인에이블되었다면 상보컬럼어드레스 CAiB에 의해 나머지 모든 리던던트 칼럼선택게이트들은 인에이블되어 버린다. 이와 같이 종래기술의 리던던트셀의 테스트는 칼럼어드레스에 한정되도록 하였기 때문에 상술한 tAA조건에서는 테스트를 실행할 수 없게 된다. 이에 따라 리던던트셀의 테스트신뢰성이 저하된다.
따라서 본 발명의 목적은 리페어의 신뢰성을 높일 수 있는 반도체 메모리장치의 리던던트셀 테스트방법을 제공하는 것이다.
본 발명의 다른 목적은 다양한 조건에서 무리없이 테스트를 실시할 수 있는 반도체 메모리장치의 리던던트셀 테스트방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위하여 다수의 정보를 저장하는 다수의 메모리셀과, 상기 메모리셀의 결함을 구제하는 리던던트셀과, 상기 리던던트셀을 테스트하는 테스트회로를 구비하는 본 발명에 따른 반도체 메모리장치의 리던던트셀 테스트방법은,
상기 리던던트셀의 테스트를 위한 소정의 테스트 인에이블신호와 칩내부에서 발생되는 어드레스신호를 코딩하여 랜덤 액세스가 가능함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 메모리장치의 리던던트셀 테스트회로에 대한 바람직한 실시예를 설명하겠다.
제3도는 본 발명의 실시에에 따른 칼럼리던던트셀 테스트용 휴즈박스의 회로도이다.
제3도에서 낸드게이트 13에 입력되는 칼럼어드레스신호 CAi 대신 칼럼어드레스신호 CA0, CA1, CA2의 입력으로 8개의 휴즈박스중 1개가 선택되도록 한다. 선택된 휴즈박스의 출력이 8개의 휴즈박스중 1개를 인에이블 시키므로 결국 3개의 칼럼어드레스신호 CA0, CA1, CA2로 8개의 리던던트 칼럼선택게이트들 RCSL0-RCSL7중 하나를 선택하게 된다. 리던던트 칼럼선택게이트들의 개수가 늘어나면 칼럼어드레스신호의 개수를 늘려 상기 리던던트 칼럼선택게이트들을 선택할 수 있게 된다. 종래의 기술이 8개의 칼럼리던던시 휴즈박스에 각기 다른 칼럼어드레스신호로 1개의 칼럼선택게이트를 선택하여 리던던트셀에 대한 테스트를 실시하였기 때문에 tAA조건에서는 테스트가 불가능하였다. 그러나 본 발명에서는 칼럼어드레스신호 CA0, CA1, CA2를 코딩하여 8개의 칼럼리던던트 휴즈박스중 1개를 활성화시키는 것이다. 제3도에서 리던던트 인에이블신호 ΦRTC에 '하이'를 인가하면, 리던던트 테스트모드가 되어 칼럼프리디코더의 출력이 디스에이블된다. 상기 리던던트 인에이블신호 ΦRTC와 칼럼어드레스신호 CA0, CA1, CA2를 코딩하여 8개의 휴즈박스의 출력중 1개만이 인에이블된다. 이러한 인에이블신호는 리던던트 칼럼선택게이트들중 해당하는 1개만을 인에이블시키고 이에 따라 리던던트컬럼에 접속된 메모리셀들에 대한 테스트를 실시하게 된다.
tAA조건에서 테스트를 실행할 경우, 즉, CAi, CAiB패턴으로 칼럼어드레스신호가 입력될 경우 칼럼어드레스신호 CA0, CA1, CA2이외의 칼럼어드레스신호는 돈케어(don't care)되어 상보컬럼어드레스 CAiB에 의한 리던던트 칼럼선택게이트들은 칼럼어드레스 CAi가 어떤 리던던트 칼럼선택게이트를 선택하든지 하나만 선택되게 한다. 칼럼리던던트 휴즈박스에 나타난 것과 같이 칼럼어드레스신호 CA0, CA1, CA2의 코딩에 따른 출력신호 RENi중 1개를 선택하는 데 사용되고 너머지는 돈케어된다. 그래서 칼럼리던던트 휴즈박스에서 각기 다른 칼럼어드레스신호 CAi를 사용하는 대신에 3개의 칼럼어드레스에 의한 코딩을 이용하여 8개의 리던던트 칼럼선택게이트들중 1개를 선택하면, tAA조건에서도 리던던트셀의 테스트를 실행하는 것이 가능하게 된다.
이상에서와 같이 본 발명에 따른 리던던트셀 테스트회로가 구현되므로써 노멀셀의 테스트에서 수행되는 테스트패턴이 리던던트셀 테스트에서도 그대로 적용가능하게 된다. 이에 따라 불량한 리던던트셀을 효과적으로 스크리닝(screening)하여 리페어동작에 따른 테스트 신뢰성을 증가시킨다. 또한 다양한 조건에서 리던던트셀의 테스트동작이 수행가능하게 되고 노멀셀의 리페어시 노멀셀과 같은 테스트조건에서 합격판정을 받은 리던던트셀로 리페어가 되므로 수율향상에도 기여하는 효과를 기대할 수 있다.

Claims (3)

  1. 다수의 정보를 저장하는 다수의 메모리셀과, 상기 메모리셀의 결함을 구제하는 리던던트셀과, 상기 리던던트셀을 테스트하는 테스트회로를 구비하는 반도체 메모리장치의 리던던트셀 테스트방법에 있어서, 상기 리던던트셀의 테스트를 위한 소정의 테스트 인에이블신호와 칩내부에서 발생되는 어드레스신호를 코딩하여 랜덤 액세스가 가능함을 특징으로 하는 반도체메모리장치의 리던던트셀 테스트방법.
  2. 제1항에 있어서, 상기 리던던트셀의 테스트시 노멀셀을 지정하는 디코딩수단을 디스에이블시킴을 특징으로 하는 반도체 메모리장치의 리던던트셀 테스트방법.
  3. 제1항에 있어서, 상기 리던던트셀의 테스트를 위하여 리던던트 휴즈박스내부에 디코딩수단을 구비함을 특징으로 하는 반도체 메모리장치의 리던던트셀 테스트방법.
KR1019950059441A 1995-12-27 1995-12-27 반도체 메모리장치의 리던던트셀 테스트방법 KR0169417B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059441A KR0169417B1 (ko) 1995-12-27 1995-12-27 반도체 메모리장치의 리던던트셀 테스트방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059441A KR0169417B1 (ko) 1995-12-27 1995-12-27 반도체 메모리장치의 리던던트셀 테스트방법

Publications (2)

Publication Number Publication Date
KR970051434A KR970051434A (ko) 1997-07-29
KR0169417B1 true KR0169417B1 (ko) 1999-02-01

Family

ID=19445190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059441A KR0169417B1 (ko) 1995-12-27 1995-12-27 반도체 메모리장치의 리던던트셀 테스트방법

Country Status (1)

Country Link
KR (1) KR0169417B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818100B1 (ko) * 2006-09-29 2008-04-01 주식회사 하이닉스반도체 리페어 퓨즈 회로 및 리페어 퓨즈 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818100B1 (ko) * 2006-09-29 2008-04-01 주식회사 하이닉스반도체 리페어 퓨즈 회로 및 리페어 퓨즈 테스트 방법

Also Published As

Publication number Publication date
KR970051434A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
JP3865828B2 (ja) 半導体記憶装置
US5732029A (en) Method and circuit for testing memory cells in semiconductor memory device
JP2570203B2 (ja) 半導体記憶装置
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
US6434067B1 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
JPH07226100A (ja) 半導体メモリ装置
JP2003257194A (ja) 半導体集積回路装置
JPH07201200A (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
US20010050871A1 (en) Semiconductor memory integrated circuit
US6788597B2 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
US6269030B1 (en) Semiconductor memory device
KR100379556B1 (ko) 반도체 메모리의 컬럼 리페어 장치
US6535436B2 (en) Redundant circuit and method for replacing defective memory cells in a memory device
KR0169417B1 (ko) 반도체 메모리장치의 리던던트셀 테스트방법
JPH06203594A (ja) 半導体記憶装置
JP2003100094A (ja) 半導体記憶装置
US7196952B1 (en) Column/sector redundancy CAM fast programming scheme using regular memory core array in multi-plane flash memory device
JP2001312897A (ja) メモリ試験装置及び試験方法
KR100555574B1 (ko) 결함 어드레스 프로그래밍 회로 및 이를 구비하는 반도체메모리 장치.
US6345013B1 (en) Latched row or column select enable driver
KR100631911B1 (ko) 반도체 메모리 장치에서의 리던던시 메모리 셀 테스트 방법
KR100532408B1 (ko) 메모리를 내장한 반도체장치에서 메모리 테스트 및 불량 셀(들) 복구방법
US6754113B2 (en) Topography correction for testing of redundant array elements
KR100390738B1 (ko) 반도체 메모리 집적 회로
JPH0628891A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee