JP4220141B2 - マルチチップモジュール - Google Patents
マルチチップモジュール Download PDFInfo
- Publication number
- JP4220141B2 JP4220141B2 JP2001181858A JP2001181858A JP4220141B2 JP 4220141 B2 JP4220141 B2 JP 4220141B2 JP 2001181858 A JP2001181858 A JP 2001181858A JP 2001181858 A JP2001181858 A JP 2001181858A JP 4220141 B2 JP4220141 B2 JP 4220141B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- register
- chip
- signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の半導体チップを１つのパッケージに搭載したマルチチップモジュールに関し、特にそのテストを容易にしたマルチチップモジュールに関する。
【０００２】
【従来の技術】
近年、ハードウェア構成として複数の半導体チップを１つのパッケージに内蔵したいわゆるマルチチップモジュールが用いられている。マルチチップモジュールの一般的な構成を図３に示す。図３に示すように、機能Ａを有する半導体チップ１０２と、機能Ｂを有する半導体チップ１０３が、１つのパッケージ１０１内に収容されている。パッケージ１０１に設けられた外部端子群１０４、１０５により信号の入出力が行われる。
【０００３】
上記した複数の半導体チップ１０２、１０３を同一パッケージ１０１に搭載するマルチチップモジュールにおいて、そのパッケージ１０１内に搭載された、個々のチップ１０２、１０３は、それぞれ外部端子１０４、１０５から直接入力されるか、外部端子１０４、１０５へ直接出力されるか、または入出力される信号もあるが、チップ１０２、１０３間でのみ配線され、外部端子１０４、１０５へ入出力されない信号もある。
【０００４】
チップ１０２、１０３間の信号は、そのままでは外部からは観測、制御することができず、各チップ単体のテストは不可能である。
【０００５】
各チップとしては、単体でパッケージされた製品もあり、このように単体でパッケージされた製品がある場合には、単体でのテストパターン（量産実績のあるパターン）が、マルチチップモジュールでもそのまま流用できれば、開発効率の大幅な向上や品質面での実績から非常に有効である。
【０００６】
しかし、チップ間の信号が外部端子としてマルチチップモジュールの外からモニタできなければ、この実績のあるテストパターンが流用できないだけでなく、マルチチップモジュール内の関係するすべてのチップを通した、システムレベルでのテストパターンを新たに作らなければならない。これは、実績がないだけでなく、開発期間が膨大に増えるという問題が生じる。
【０００７】
【発明が解決しようとする課題】
上記した問題を解決するために、特開平０５−０１３６６２号公報のように、スイッチ用チップを使って外部端子から各チップを単独でテストする方法が提案されている。しかし、この方法では、余分にスイッチ用チップが必要となり、部品点数の増大やコストアップにつながってしまうという問題がある。
【０００８】
また、上記した公報の問題点を解決する方法として、特開２０００−０２２０７２号公報に記載の発明が提案されているが、このものでは、各チップに複数のスイッチ（マルチプレクサ）を組み込む必要があることと、テスト用に外部端子数が増大することとで、コストアップを招いてしまうという問題がある。
【０００９】
一方、特開平０９−１６０８０２号公報のように、マルチチップモジュール内のＣＰＵやメモリをテストするテスト回路をハードウェア化して組み込むことも提案されているが、この技術だと搭載されるＣＰＵやメモリ毎にハードウェアを変更する必要があるのと、テスト項目が制限されるので不良チップを検出する能力（検出率）が低いという問題がある。また、各チップの実績のあるテストパターンが使用できないという問題もある。
【００１０】
この発明は、上記の事情を鑑み、テスト用に外部端子数が増大させることなく、内蔵の半導体チップのテストが容易なマルチチップモジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明は、コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、コントローラの出力をフローティング状態にし、前記第１の半導体チップを前記信号ラインから切り離すことを特徴とする。
次に、この発明は、コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、コントローラの出力を強制的に非選択状態にして前記第１の半導体チップを前記信号ラインから切り離すことを特徴とする。
また、この発明は、コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記選択信号以外のコントロール信号の出力をフローティング状態とし、前記第１の半導体チップを前記信号ラインから離すことを特徴とする。
【００１２】
上記した構成によれば、マルチチップモジュール内の各半導体チップをそれぞれチップ間信号から切り離すことができる。
【００１９】
【発明の実施の形態】
以下、この発明の実施の形態を図に基づいて説明する。図１は、この発明のマルチチップモジュールの実施形態を示すブロック図、図２は、この発明の実施形態の要部を示す回路図である。
【００２０】
図１に示すように、機能Ａを有する半導体チップ２と、機能Ａとは異なる機能を有する半導体チップ３が、１つのマルチモジュールパッケージ１内に収容されている。この実施形態においては、半導体チップ２は、ＤＲＡＭコントローラを含むＬＳＩから構成され、半導体チップ３はＤＲＡＭチップで構成されている。
【００２１】
ＤＲＡＭコントローラを含むＬＳＩからなる半導体チップ２とＤＲＡＭチップからなる半導体チップ３とはアドレスバス２３、制御バス２４、データバス２５等で相互に接続されている。
【００２２】
この実施形態においては、半導体チップ２と半導体チップ３とを同一パッケージに搭載するマルチチップモジュールにおいて、テスト回路や外部端子の増大を極力避けて、ＤＲＡＭコントローラを含む半導体チップ２と半導体チップ３のそれぞれのテストパターンをそのままマルチチップモジュールのテストに使用できるように構成したものである。
【００２３】
このため、この実施形態では、ＤＲＡＭコントローラを含む半導体チップ２と半導体チップ（ＤＲＡＭチップ）３間の信号、すなわち、アドレスバス２３、データバス２５、ＲＡＳ／ＣＡＳ等制御バス２４を外部端子１１へ接続している。そして、これらバス２３、２４、２５及びチップ選択信号ＣＳＢを選択回路２２の動作により、外部端子１１につながるバスから半導体チップ２又は半導体チップ３を切り離すように動作する。
【００２４】
この選択回路２２の構成例を図２に従い説明する。選択回路２２は、図２に示す通り、第１レジスタ４１、第２レジスタ４２、ナンド回路４４、４７、ゲート４５及び３ステートゲート４６、４８、４９で構成されている。そして、第１レジスタ４１は、ＤＲＡＭチップ３を、ＤＲＡＭコントローラ２１を含む半導体チップ２とＤＲＡＭチップ３間の信号から切り離す為に用いられ、第２レジスタ４２は、ＤＲＡＭコントローラ２１を含む半導体チップ２をＤＲＡＭコントローラ２１を含む半導体チップ２とＤＲＡＭチップ３間の信号から切り離す為に用いられる。
【００２５】
これら第１レジスタ４１、第２レジスタ４２、ナンド回路４４、４７、ゲート４５、４６、４８、４９はＤＲＡＭコントローラ２１を含む半導体チップ２の中に搭載している。第１レジスタ４１、第２レジスタ４２に与えるレジスタ書き込み信号により、外部端子１１につながるバスから半導体チップ２、３の切り離しが制御される。第１レジスタ４１は、ＤＲＡＭチップ３を、ＤＲＡＭコントローラ２１を含む半導体チップ２とＤＲＡＭチップ３間の信号から切り離す為に書き込み信号により制御され、また、第２レジスタ４２は、ＤＲＡＭコントローラ２１を含む半導体チップ２をＤＲＡＭコントローラ２１を含む半導体チップ２とＤＲＡＭチップ３間の信号から切り離すためにように制御される。
【００２６】
これら書き込み信号は、図示しないホスト側からの信号に基づき生成される。また、この第１レジスタ４１、第２レジスタ４２には、データバス４３よりデータが与えられる。
【００２７】
この図２の回路図でいえば、第１レジスタ４１に”１”を書き込むことにより（通常動作では”０”状態）、ＤＲＡＭコントローラ２１から出力されるＤＲＡＭチップの選択信号入力（例えばチップセレクト：ＣＳＢ）がナンド回路４４により強制的に非選択（この図ではＨｉｇｈ）にすることになる。これにより、汎用のＤＲＡＭチップ３はデータバス２５を開放（フローティング）状態となる。
【００２８】
また、第２レジスタ４２に”１”を書き込むことにより、（通常動作では”０”状態）、ゲート４６により、ＤＲＡＭコントローラ２１からの信号をフローティング状態にし、アドレスバスを半導体チップ２から解放する。又、同様に、第２レジスタ４２に”１”を書き込むことにより、ナンド回路４７、ゲート４８、４９により、データバス、ＤＲＡＭチップの選択信号以外のＲＡＳ／ＣＡＳ等のコントロール信号も同様に制御される。
【００２９】
従って、第１レジスタ４１に”１”を書き込むことにより、ＤＲＡＭコントローラ２１を含む半導体チップ２単体のテストが可能となる。また、第２レジスタ４２に”１”を書き込むことにより、ＤＲＡＭチップ３の単体テストが可能となる。
【００３０】
なお、上記した実施形態においては、マルチチップモジュールの半導体チップとして、ＤＲＡＭコントローラを含む半導体チップとＤＲＡＭチップについて、説明したが、他の機能の半導体チップを搭載したマルチチップモジュールにおいても、この発明は適用することができる。
【００３１】
【発明の効果】
以上説明したように、この発明によれば、マルチチップモジュール内の各半導体チップをそれぞれチップ間信号から切り離すことができ、切り離した各半導体チップを単独で容易にテストすることができる。
【図面の簡単な説明】
【図１】この発明のマルチチップモジュールの実施形態を示すブロック図である。
【図２】この発明の実施形態の要部を示す回路図である。
【図３】一般的なマルチチップモジュールの構成を示すブロック図である。
【符号の説明】
１ パッケージ
２ ＤＲＡＭコントローラを含む半導体チップ
３ 半導体チップ（ＤＲＡＭチップ）
２１ ＤＲＡＭコントローラ
２２ 選択回路
４１ 第１レジスタ
４２ 第２レジスタ
【発明の属する技術分野】
この発明は、複数の半導体チップを１つのパッケージに搭載したマルチチップモジュールに関し、特にそのテストを容易にしたマルチチップモジュールに関する。
【０００２】
【従来の技術】
近年、ハードウェア構成として複数の半導体チップを１つのパッケージに内蔵したいわゆるマルチチップモジュールが用いられている。マルチチップモジュールの一般的な構成を図３に示す。図３に示すように、機能Ａを有する半導体チップ１０２と、機能Ｂを有する半導体チップ１０３が、１つのパッケージ１０１内に収容されている。パッケージ１０１に設けられた外部端子群１０４、１０５により信号の入出力が行われる。
【０００３】
上記した複数の半導体チップ１０２、１０３を同一パッケージ１０１に搭載するマルチチップモジュールにおいて、そのパッケージ１０１内に搭載された、個々のチップ１０２、１０３は、それぞれ外部端子１０４、１０５から直接入力されるか、外部端子１０４、１０５へ直接出力されるか、または入出力される信号もあるが、チップ１０２、１０３間でのみ配線され、外部端子１０４、１０５へ入出力されない信号もある。
【０００４】
チップ１０２、１０３間の信号は、そのままでは外部からは観測、制御することができず、各チップ単体のテストは不可能である。
【０００５】
各チップとしては、単体でパッケージされた製品もあり、このように単体でパッケージされた製品がある場合には、単体でのテストパターン（量産実績のあるパターン）が、マルチチップモジュールでもそのまま流用できれば、開発効率の大幅な向上や品質面での実績から非常に有効である。
【０００６】
しかし、チップ間の信号が外部端子としてマルチチップモジュールの外からモニタできなければ、この実績のあるテストパターンが流用できないだけでなく、マルチチップモジュール内の関係するすべてのチップを通した、システムレベルでのテストパターンを新たに作らなければならない。これは、実績がないだけでなく、開発期間が膨大に増えるという問題が生じる。
【０００７】
【発明が解決しようとする課題】
上記した問題を解決するために、特開平０５−０１３６６２号公報のように、スイッチ用チップを使って外部端子から各チップを単独でテストする方法が提案されている。しかし、この方法では、余分にスイッチ用チップが必要となり、部品点数の増大やコストアップにつながってしまうという問題がある。
【０００８】
また、上記した公報の問題点を解決する方法として、特開２０００−０２２０７２号公報に記載の発明が提案されているが、このものでは、各チップに複数のスイッチ（マルチプレクサ）を組み込む必要があることと、テスト用に外部端子数が増大することとで、コストアップを招いてしまうという問題がある。
【０００９】
一方、特開平０９−１６０８０２号公報のように、マルチチップモジュール内のＣＰＵやメモリをテストするテスト回路をハードウェア化して組み込むことも提案されているが、この技術だと搭載されるＣＰＵやメモリ毎にハードウェアを変更する必要があるのと、テスト項目が制限されるので不良チップを検出する能力（検出率）が低いという問題がある。また、各チップの実績のあるテストパターンが使用できないという問題もある。
【００１０】
この発明は、上記の事情を鑑み、テスト用に外部端子数が増大させることなく、内蔵の半導体チップのテストが容易なマルチチップモジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明は、コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、コントローラの出力をフローティング状態にし、前記第１の半導体チップを前記信号ラインから切り離すことを特徴とする。
次に、この発明は、コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、コントローラの出力を強制的に非選択状態にして前記第１の半導体チップを前記信号ラインから切り離すことを特徴とする。
また、この発明は、コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記選択信号以外のコントロール信号の出力をフローティング状態とし、前記第１の半導体チップを前記信号ラインから離すことを特徴とする。
【００１２】
上記した構成によれば、マルチチップモジュール内の各半導体チップをそれぞれチップ間信号から切り離すことができる。
【００１９】
【発明の実施の形態】
以下、この発明の実施の形態を図に基づいて説明する。図１は、この発明のマルチチップモジュールの実施形態を示すブロック図、図２は、この発明の実施形態の要部を示す回路図である。
【００２０】
図１に示すように、機能Ａを有する半導体チップ２と、機能Ａとは異なる機能を有する半導体チップ３が、１つのマルチモジュールパッケージ１内に収容されている。この実施形態においては、半導体チップ２は、ＤＲＡＭコントローラを含むＬＳＩから構成され、半導体チップ３はＤＲＡＭチップで構成されている。
【００２１】
ＤＲＡＭコントローラを含むＬＳＩからなる半導体チップ２とＤＲＡＭチップからなる半導体チップ３とはアドレスバス２３、制御バス２４、データバス２５等で相互に接続されている。
【００２２】
この実施形態においては、半導体チップ２と半導体チップ３とを同一パッケージに搭載するマルチチップモジュールにおいて、テスト回路や外部端子の増大を極力避けて、ＤＲＡＭコントローラを含む半導体チップ２と半導体チップ３のそれぞれのテストパターンをそのままマルチチップモジュールのテストに使用できるように構成したものである。
【００２３】
このため、この実施形態では、ＤＲＡＭコントローラを含む半導体チップ２と半導体チップ（ＤＲＡＭチップ）３間の信号、すなわち、アドレスバス２３、データバス２５、ＲＡＳ／ＣＡＳ等制御バス２４を外部端子１１へ接続している。そして、これらバス２３、２４、２５及びチップ選択信号ＣＳＢを選択回路２２の動作により、外部端子１１につながるバスから半導体チップ２又は半導体チップ３を切り離すように動作する。
【００２４】
この選択回路２２の構成例を図２に従い説明する。選択回路２２は、図２に示す通り、第１レジスタ４１、第２レジスタ４２、ナンド回路４４、４７、ゲート４５及び３ステートゲート４６、４８、４９で構成されている。そして、第１レジスタ４１は、ＤＲＡＭチップ３を、ＤＲＡＭコントローラ２１を含む半導体チップ２とＤＲＡＭチップ３間の信号から切り離す為に用いられ、第２レジスタ４２は、ＤＲＡＭコントローラ２１を含む半導体チップ２をＤＲＡＭコントローラ２１を含む半導体チップ２とＤＲＡＭチップ３間の信号から切り離す為に用いられる。
【００２５】
これら第１レジスタ４１、第２レジスタ４２、ナンド回路４４、４７、ゲート４５、４６、４８、４９はＤＲＡＭコントローラ２１を含む半導体チップ２の中に搭載している。第１レジスタ４１、第２レジスタ４２に与えるレジスタ書き込み信号により、外部端子１１につながるバスから半導体チップ２、３の切り離しが制御される。第１レジスタ４１は、ＤＲＡＭチップ３を、ＤＲＡＭコントローラ２１を含む半導体チップ２とＤＲＡＭチップ３間の信号から切り離す為に書き込み信号により制御され、また、第２レジスタ４２は、ＤＲＡＭコントローラ２１を含む半導体チップ２をＤＲＡＭコントローラ２１を含む半導体チップ２とＤＲＡＭチップ３間の信号から切り離すためにように制御される。
【００２６】
これら書き込み信号は、図示しないホスト側からの信号に基づき生成される。また、この第１レジスタ４１、第２レジスタ４２には、データバス４３よりデータが与えられる。
【００２７】
この図２の回路図でいえば、第１レジスタ４１に”１”を書き込むことにより（通常動作では”０”状態）、ＤＲＡＭコントローラ２１から出力されるＤＲＡＭチップの選択信号入力（例えばチップセレクト：ＣＳＢ）がナンド回路４４により強制的に非選択（この図ではＨｉｇｈ）にすることになる。これにより、汎用のＤＲＡＭチップ３はデータバス２５を開放（フローティング）状態となる。
【００２８】
また、第２レジスタ４２に”１”を書き込むことにより、（通常動作では”０”状態）、ゲート４６により、ＤＲＡＭコントローラ２１からの信号をフローティング状態にし、アドレスバスを半導体チップ２から解放する。又、同様に、第２レジスタ４２に”１”を書き込むことにより、ナンド回路４７、ゲート４８、４９により、データバス、ＤＲＡＭチップの選択信号以外のＲＡＳ／ＣＡＳ等のコントロール信号も同様に制御される。
【００２９】
従って、第１レジスタ４１に”１”を書き込むことにより、ＤＲＡＭコントローラ２１を含む半導体チップ２単体のテストが可能となる。また、第２レジスタ４２に”１”を書き込むことにより、ＤＲＡＭチップ３の単体テストが可能となる。
【００３０】
なお、上記した実施形態においては、マルチチップモジュールの半導体チップとして、ＤＲＡＭコントローラを含む半導体チップとＤＲＡＭチップについて、説明したが、他の機能の半導体チップを搭載したマルチチップモジュールにおいても、この発明は適用することができる。
【００３１】
【発明の効果】
以上説明したように、この発明によれば、マルチチップモジュール内の各半導体チップをそれぞれチップ間信号から切り離すことができ、切り離した各半導体チップを単独で容易にテストすることができる。
【図面の簡単な説明】
【図１】この発明のマルチチップモジュールの実施形態を示すブロック図である。
【図２】この発明の実施形態の要部を示す回路図である。
【図３】一般的なマルチチップモジュールの構成を示すブロック図である。
【符号の説明】
１ パッケージ
２ ＤＲＡＭコントローラを含む半導体チップ
３ 半導体チップ（ＤＲＡＭチップ）
２１ ＤＲＡＭコントローラ
２２ 選択回路
４１ 第１レジスタ
４２ 第２レジスタ
Claims (3)
- コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、コントローラの出力をフローティング状態にし、前記第１の半導体チップを前記信号ラインから切り離すことを特徴とするマルチチップモジュール。
- コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、データバスからの出力をフローティング状態とし、前記第１の半導体チップを前記信号ラインから離すことを特徴とするマルチチップモジュール。
- コントローラを含む第１の半導体チップと第２の半導体チップとを同一パッケージ上に搭載したマルチチップモジュールにおいて、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第２の半導体チップを切り離すための第１レジスタと、第１の半導体チップと第２の半導体チップ間を接続する信号ラインから第１の半導体チップを切り離す為の第２レジスタとを備える選択回路を第１の半導体チップに設け、前記第１レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記第２の半導体チップの選択信号入力を強制的に非選択状態にして前記第２の半導体チップを前記信号ラインから切り離し、前記第２レジスタにホスト側からの信号に基づき生成されるクロック書き込み信号によりデータバスから通常動作とは異なるデータをライトした時に、前記選択信号以外のコントロール信号の出力をフローティング状態とし、前記第１の半導体チップを前記信号ラインから離すことを特徴とするマルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181858A JP4220141B2 (ja) | 2001-06-15 | 2001-06-15 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181858A JP4220141B2 (ja) | 2001-06-15 | 2001-06-15 | マルチチップモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002372570A JP2002372570A (ja) | 2002-12-26 |
| JP4220141B2 true JP4220141B2 (ja) | 2009-02-04 |
Family
ID=19022061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001181858A Expired - Fee Related JP4220141B2 (ja) | 2001-06-15 | 2001-06-15 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4220141B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335809A (ja) * | 2006-06-19 | 2007-12-27 | Nec Electronics Corp | 半導体装置及び半導体装置の動作制御方法 |
| CN112782551B (zh) * | 2019-11-04 | 2024-07-09 | 珠海零边界集成电路有限公司 | 一种芯片及芯片的测试系统 |
-
2001
- 2001-06-15 JP JP2001181858A patent/JP4220141B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002372570A (ja) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483175A (en) | Method for circuits connection for wafer level burning and testing of individual dies on semiconductor wafer | |
| US5241266A (en) | Built-in test circuit connection for wafer level burnin and testing of individual dies | |
| US6732304B1 (en) | Chip testing within a multi-chip semiconductor package | |
| US7242208B2 (en) | System and method for testing one or more dies on a semiconductor wafer | |
| JP2740158B2 (ja) | 部分不良を有するメモリ素子を利用したメモリモジュール | |
| JP2001508223A (ja) | メモリ素子のための高速テストシステム | |
| JP2001006395A (ja) | 半導体メモリ装置及びそのテストモード時の読出方法 | |
| JP2001057100A (ja) | 半導体メモリ装置 | |
| JP2002221555A (ja) | 集積回路および該集積回路のテスト方法 | |
| KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
| JP4220141B2 (ja) | マルチチップモジュール | |
| JP3237579B2 (ja) | メモリテスト回路 | |
| JPS61292299A (ja) | オンチツプメモリテスト容易化回路 | |
| JP2003257199A (ja) | 半導体記憶装置 | |
| US6313655B1 (en) | Semiconductor component and method for testing and operating a semiconductor component | |
| KR100345976B1 (ko) | 반도체 메모리 장치 | |
| JP2007188931A (ja) | 半導体装置 | |
| EP0933644B1 (en) | Device scan testing | |
| JP2001352038A (ja) | 半導体集積回路装置 | |
| US7032143B1 (en) | Memory data path circuit | |
| US20090268626A1 (en) | Semiconductor integrated circuit with test mode | |
| US6141775A (en) | Status information collection/control arrangement for communication system | |
| KR100586071B1 (ko) | 임베디드 메모리 소자의 테스트 회로 | |
| KR100800132B1 (ko) | 반도체 메모리 장치의 테스트 모드 엔트리 방법 및 이를 이용한 테스트 모드 신호선이 배치된 반도체 메모리 장치 | |
| JP2006085770A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |