-
Die Erfindung betrifft eine Halbleitervorrichtung,
und insbesondere eine Halbleitervorrichtung, die ein Sicherungselement
aufweist, welches verwendet wird, um eine Anweisung zu geben, eine
defekte Speicherzelle durch eine Ersatzzelle zu ersetzen, beispielsweise
in einem DRAM (Dynamic Random Access Memory) mit großer Kapazität.
-
In einer DRAM-Zelle mit großer Kapazität ist es
extrem schwierig in allen Speicherzellen keine Fehlerhaftigkeit
zu erhalten. Folglich wird im Allgemeinen ein redundanter Aufbau
verwendet, bei dem Ersatzspeicherzellen in einer Speicherzellenanordnung
gebildet sind, um einen defekten Bereich zu ersetzen.
-
Die Japanische Patentoffenlegung 2001-210093
offenbart eine Reparatursignalerzeugungsschaltung, die in einem
Laserschneideprogramm verwendet wird, bei der eine Sicherungseinheit,
die einer Adresse eines defekten Bereichs entspricht, mittels eines
Laserstrahls durchschmolzen wird, um eine Schaltung in dem defekten
Bereich abzukoppeln, und statt dessen einen Ersatzbereich zu betreiben.
-
In einigen Fällen kann mittels eines Laserstrahls
das Durchschmelzen einer Sicherung nicht vollständig erreicht werden, was Probleme
verursacht. Eine interne Schaltung kann also bestimmen, dass die
Sicherung nicht durchtrennt worden ist, und dass ein Ersetzen mit
einem Ersatzbereich nicht durchgeführt worden ist. Alternativ
kann eine Speicherzelle, die einer völlig irrelevanten Adresse entspricht,
ersetzt werden.
-
Ein Chip, in dem eine Sicherung nicht
vollständig
durchschmolzen worden ist, und in dem ein Strom fliegt, der größer als
ein vorbestimmter Wert ist, weist stabil immer eine Fehlfunktion
auf. Folglich kann der Chip vor der Auslieferung in einem Test leicht
entfernt werden. Wenn dagegen ein kleiner verbleibender Bereich
in einem Durchschmelzbereich vorhanden ist, kann ein instabiler
Betrieb hervorgerufen werden, da die Sicherung manchmal als durchschmolzen
und manchmal als nicht durchschmolzen bestimmt wird, unter dem Einfluss
von komplexen Betriebsfaktoren, beispielsweise einer Betriebszeitgebung
oder einer Betriebstemperatur. Es ist schwierig einen Chip, der
in einer derartigen instabilen Weise arbeitet, zu entfernen, und
Testbedingungen müssen
wohlüberlegt
sein.
-
Ferner reduziert sich die Herstellungsausbeute,
da ein Fehler beim Ersetzen vorliegt, aufgrund des Vorhandenseins
eines kleinen verbleibenden Bereichs.
-
Aufgabe der Erfindung ist die Schaffung
einer Halbleitervorrichtung, bei der eine fehlerhafte Bestimmung
eines Sicherungsdurchschmelzzustandes unwahrscheinlich ist.
-
Gemäß der Erfindung weist eine
Halbleitervorrichtung eine erste Verbindungsschaltung, ein erstes
Sicherungselement und eine erste Verriegelungsschaltung auf. Die
erste Verbindungsschaltung verbindet einen ersten internen Knoten
mit einem ersten Leistungsversorgungsknoten, der mit einem ersten
Leistungsversorgungspotential versehen ist, in Antwort auf ein erstes
Steuersignal. Das erste Sicherungselement ist auf einem Pfad zwischen
einem zweiten Leistungsversorgungsknoten, der mit einem zweiten
Leistungsversorgungspotential versehen ist, welches sich von dem
ersten Leistungsversorgungspotential unterscheidet, und dem ersten
internen Knoten gebildet, und speichert einen Leitend-Zustand in
nichtflüchtiger
Weise. Die erste Verriegelungsschaltung verriegelt (speichert) einen
Logikwert, der einem Potential des ersten internen Knotens entspricht.
Die erste Verriegelungsschaltung weist eine erste Inverterschaltung
auf, die einen Eingang aufweist, der mit dem ersten internen Knoten verbunden
ist, und eine erste Treiberschaltung, die den ersten internen Knoten
auf das erste Leistungsversorgungspotential gemäß einem Ausgangssignal der
ersten Inverterschaltung steuert (treibt). Die erste Treiberschaltung
hat ein variables Ansteuerverhalten gemäß einem zweiten Steuersignal.
-
Gemäß einem anderen Aspekt der
Erfindung weist eine Halbleitervorrichtung eine erste Verbindungsschaltung,
eine erste Verriegelungsschaltung, ein erstes Sicherungselement
und eine zweite Verbindungsschaltung auf. Die erste Verbindungsschaltung
verbindet einen ersten internen Knoten mit einem ersten Leistungsversorgungsknoten,
der mit einem ersten Leistungsversorgungspotential versehen ist,
in Antwort auf ein erstes Steuersignal. Die erste Verriegelungsschaltung
hält (verriegelt)
einen Logikwert, der einem Potential des ersten internen Knotens
entspricht. Das erste Sicherungselement ist auf einem Pfad zwischen
einem zweiten Leistungsversorgungsknoten, der mit einem zweiten
Leistungsversorgungspotential versehen ist, welches von dem ersten
Leistungsversorgungspotential verschieden ist, und dem ersten internen
Knoten gebildet und speichert einen Leitend-Zustand in nichtflüchtiger Weise.
Die zweite Verbindungsschaltung ist in Reihe mit dem ersten Sicherungselement
zwischen dem ersten internen Knoten und dem zweiten Leistungsversorgungsknoten
gebildet, und hat einen Widerstandswert, der gemäß einem zweiten Steuersignal variabel
ist.
-
Gemäß einem noch anderen Aspekt
der Erfindung weist eine Halbleitervorrichtung eine Verriegelungsschaltung,
ein Sicherungselement, eine Verbindungsschaltung und eine Pulserzeugungsschaltung
auf. Die Verriegelungsschaltung hält (speichert) einen Logikwert,
der einem Potential eines Eingangsknotens entspricht, welches am
Anfang auf ein erstes Leistungsversorgungspotential gesetzt ist.
Das Sicherungselement ist auf einem Pfad zwischen einem zweiten
Leistungsversorgungsknoten, der mit einem zweiten Leistungsversorgungspotential
versehen ist, welches von dem ersten Leistungsversorgungspotential
verschieden ist, und einem internen Knoten gebildet und speichert
einen Leitend-Zustand in nichtflüchtiger
Weise. Die Verbindungsschaltung verbindet den internen Knoten mit
dem Eingangsknoten während
einer Zeitperiode, die durch einen Fensterimpuls bestimmt ist. Die
Pulserzeugungsschaltung variiert eine Impulsbreite des Fensterimpulses
in Antwort auf ein Steuersignal.
-
Ein Hauptvorteil der Erfindung liegt
darin, dass ein Schärfegrad
bei der Bestimmung des Sicherungsdurchschmelzzustandes eingestellt
werden kann, wenn ein Sicherungselement nicht vollständig durchgeschmolzen
(durchtrennt) ist. Selbst wenn ein Fehlerstrom in einem Durchschmelzbereich
des Sicherungselements fließt,
kann folglich eine nicht korrekte Bestimmung des Durchschmelzzustandes
verhindert werden.
-
Die oben genannten und andere Aufgaben, Merkmale,
Aspekte und Vorteile der Erfindung werden im Folgenden unter Bezugnahme
auf die beigefügten
Zeichnungen im einzelnen erklärt.
Es zeigen:
-
1 ein
schematisches Blockdiagramm eines Aufbaus einer Halbleitervorrichtung 2 gemäß der Erfindung;
-
2 ein
Blockdiagramm, das einen Aufbau einer Programm & Komparator-Schaltung gemäß 1 zeigt;
-
3 ein
Schaltungsdiagramm, das einen Aufbau einer Programmeinheit gemäß 2 zeigt;
-
4 ein
Schaltungsdiagramm, das einen Aufbau eines Komparators gemäß 2 zeigt;
-
5 ein
Betriebswellenformdiagramm, das einen Vorgang zum Detektieren des
Durchschmelzens einer Sicherung verdeutlicht, entsprechend CA1-CA7
in einem normalen Betriebsmodus der Halbleitervorrichtung gemäß der Erfindung;
-
6 ein
Betriebswellenformdiagramm, das einen Vorgang zum Detektieren des
Durchschmelzens einer Sicherung entsprechend einer Blockauswahl
in dem normalen Betriebsmodus der Halbleitervorrichtung gemäß der Erfindung
verdeutlicht;
-
7 ein
Betriebswellenformdiagramm, das einen Vorgang zum Detektieren des
Durchschmelzens einer Sicherung entsprechend einer Blockauswahl
in einem Reparaturmodus der Halbleitervorrichtung gemäß der Erfindung
verdeutlicht;
-
8 ein
Schaltungsdiagramm, das einen Aufbau einer Modussignalerzeugungsschaltung zeigt,
die ein Modussignal TMSIG in Antwort auf ein Sicherungsdurchschmelzen
modifiziert;
-
9 ein
Schaltungsdiagramm, das ein anderes Beispiel einer Blockprogrammschaltung
zeigt;
-
10 ein
Betriebswellenformdiagramm, das einen Betrieb der Blockprogrammschaltung
gemäß 9 verdeutlicht;
-
11 ein
Schaltungsdiagramm, das einen Aufbau der Blockprogrammschaltung
verdeutlicht, die in dem Ausführungsbeispiel
3 verwendet wird;
-
12 ein
Schaltungsdiagramm, das einen Aufbau einer Blockprogrammschaltung 342 zeigt,
die in dem Ausführungsbeispiel
4 verwendet wird;
-
13 ein
Schaltungsdiagramm, das einen Aufbau einer Sicherungsschaltungseinheit
gemäß dem Ausführungsbeispiel
5 zeigt;
-
14 ein
Schaltungsdiagramm, das einen Aufbau der Sicherungsschaltungseinheit
zeigt, die in dem Ausführungsbeispiel
6 verwendet wird;
-
15 ein
Schaltungsdiagramm, das einen Aufbau der Sicherungsschaltungseinheit
zeigt, die in dem Ausführungsbeispiel
7 verwendet wird;
-
16 ein
Betriebswellenformdiagramm, das einen Betrieb der in 15 gezeigten Schaltung verdeutlicht;
-
17 ein
Schaltungsdiagramm, das eine Abweichung des in 15 gezeigten Aufbaus zeigt; und
-
18 ein
Betriebswellenformdiagramm, das einen Betrieb der in 17 gezeigten Schaltung verdeutlicht.
-
Im Folgenden werden unter Bezugnahme auf
die beigefügten
Zeichnungen Ausführungsbeispiele
der Erfindung im einzelnen beschrieben. Gleiche Bezugszeichen beziehen
sich dabei auf gleiche oder entsprechende Komponenten in den Figuren.
-
(Ausführungsbeispiel 1)
-
1 zeigt
ein schematisches Blockdiagramm eines Aufbaus einer Halbleitervorrichtung 2 gemäß der Erfindung.
In der vorliegenden Beschreibung wird als Beispiel der Halbleitervorrichtung
gemäß der Erfindung
eine Halbleiterspeichervorrichtung beschrieben, die eine Speicheranordnung (Speicher
Array) aufweist.
-
Wie in 1 gezeigt,
weist die Halbleitervorrichtung 2 Speicherblöcke 16.0 bis 16.3 auf,
die eine Mehrzahl von Speicherzellen MC aufweisen, die in einer
Matrixform angeordnet sind. Die Speicherblöcke 16.0 bis 16.3 repräsentieren
vier Teilregionen der Speicherzellenanordnung. Vorgeschriebene 2
Bit, die höherwertig
sind als RA0-RA8 von Reihenadressen wählen einen der Speicherblöcke aus.
-
Zur Vereinfachung ist in 1 ein Aufbau gezeigt, bei
dem eine Ersatzspeicherzellenspalte zur Verbesserung der Ausbeute
in jedem der Speicherblöcke 16.0 bis 16.3 zusätzlich zu
den normalen Speicherzellen, die in 512 Reihen und 128 Spalten angeordnet
sind, enthalten ist. Die normalen Speicherzellen sind jedoch eigentlich
mit einer größeren Anzahl
an Reihen und Spalten angeordnet, und in vielen Fällen sind
mehrere Ersatzspeicherzellenspalten bereitgestellt. Obwohl in 1 nur ein Eingabe/Ausgabe-Anschluss
gezeigt ist, sind tatsächlich entweder 4, 8 oder 16 Eingabe/Ausgabe-Anschlüsse gebildet.
Der gezeigte Aufbau ist für
jeden Eingabe/Ausgabe-Anschluss gebildet.
-
Die Halbleitervorrichtung 2 enthält ferner eine
Steuerschaltung 8, die ein Adressensignal ADD, ein Taktsignal
CLK und Steuersignale EXTZRAS, EXTZCAS, /WE, /CS, CKE empfängt, und
interne Steuersignale CDE, LADE, Spaltenadressen CA0-CA7, Reihenadressen
RA0-RA8, ein Signal RASORX und ein Modussignal TMSIG ausgibt. Die Steuerschaltung 8 weist
ein Modusregister 9 auf, welches einen Betriebsmodus der
Halbleitervorrichtung 2 speichert. Im vorliegenden Fall
kennzeichnen "Z" und "/", die der Signalnamen hinzugefügt sind,
eine Inversion.
-
Jeder der Speicherblöcke 16.0 bis 16.3 weist Speicherzellen
MC auf, die in einer Matrix angeordnet sind, Wortleitungen WL0 bis
WL511, die entsprechend den Reihen der Speicherzellen MC gebildet sind,
und Spaltenleitungspaare CSL0 bis CSL 127, die entsprechend
den Spalten der Speicherzellen MC gebildet sind.
-
Die Halbleitervorrichtung 2 enthält ferner eine
X-Dekoder 10, der Reihenadressensignale RA0 bis RA8, die
von der Steuerschaltung 8 geliefert werden, dekodiert,
und die Wortleitungen WL0 bis WL511 selektiv ansteuert. Der X-Dekoder 10 weist
einen nicht gezeigten Worttreiber auf, um eine Reihe (eine Wortleitung),
die intern in Speicherblöcken 16.0 bis 16.3 adressiert
ist, in einen ausgewählten
Zustand zu steuern (zu treiben).
-
Die Halbleitervorrichtung 2 enthält ferner eine
Programm & Komparator-Schaltung 24,
die ein Signal SCHIT ausgibt, welches anzeigt, ob eine Ersatzspeicherzellenreihe
auszuwählen
ist, in Übereinstimmung
mit einem Signal RASORX, welches in Antwort auf eines Adressensignals
und Spaltenadressen CA1-CA7 aktiviert wird, einen Y-Dekoder 12, der
in Antwort auf ein Steuersignal CDE und das Signal SCHIT aktiviert
wird, um Spaltenadressen CA0-CA7
zu dekodieren und irgendeine der Spaltenauswahlleitungen OSLO bis
CSL 127 auszuwählen, und
einen Y-Ersatzdekoder 28, der eine Ersatzspaltenauswahlleitung
SCSL in Antwort auf das Signal SCHIT auswählt.
-
Die Halbleitervorrichtung 2 enthält ferner
einen Multiplexer 18, der ein Bitleitungspaar auswählt, das
durch die Spaltenauswahlleitungen CSL0 bis CSL 127 und
eine Ersatzspaltenauswahlleitung SCSL bestimmt ist, um Daten nach
außen
zu liefern (oder Daten von außen
zu empfangen), eine Eingabeschaltung 22, die ein Signal
DQ, das von einem Anschluss bereitgestellt wird, empfängt und
selbiges an den Multiplexer 18 sendet, und eine Ausgabeschaltung 20,
die über
den Multiplexer 18 von den Speicherblöcken 16.0 bis 16.3 gelesene
Daten als Signal DQ an den Anschluss ausgibt.
-
Der Betrieb wird im Folgenden grob
beschrieben.
-
Wenn auf eine defekte Speicherzelle
unter normalen Speicherzellen zugegriffen wird, wird anstatt auf
die defekte Speicherzelle zuzugreifen, auf eine Ersatzspeicherzelle
zugegriffen.
-
Der X-Dekoder 10 wählt eine
der 512 Reihen in Antwort auf ein 9-Bit Adressensignal aus. Der Y-Dekoder 12 wählt eine
der 127 Spalten in Antwort auf 7-Bit Adressensignal CA1-CA7
aus. Eine Adresse einer defekten Spalte wird in der Programm & Komparator-Schaltung 24 programmiert,
die das Eingangsadressensignal mit der programmierten Adresse der
defekten Spalte vergleicht. Wenn das Eingangsadressensignal mit
der Adresse der defekten Spalte übereinstimmt,
nimmt das Signal SCHIT den H-Pegel an, der Betrieb des Y-Dekoders 12 wird
untersagt, und der Y-Ersatzdekoder 28 aktiviert
eine Ersatzspaltenauswahlleitung SCSL.
-
Wenn dagegen das Eingangsadressensignal nicht
mit der Adresse der defekten Spalte übereinstimmt, wählt der
Y-Dekoder 12 eine Spalte gemäß dem Adressensignal CA0-CA7
aus. Der Betrieb des Y-Ersatzdekoders 28 wird
in diesem Fall untersagt.
-
2 zeigt
ein Blockdiagramm, das einen Aufbau der Programm & Komparator-Schaltung
gemäß 1 verdeutlicht.
-
Wie in 2 gezeigt,
weist die Programm & Komparator-Schaltung 24 Programm & Komparator-Schaltungen 30 bis 33 auf.
Die Programm & Komparator-Schaltungen 30 bis 33 sind
jeweils entsprechend den Speicherblöcken 16.0 bis 16.3 gemäß 1 gebildet.
-
Die Programm & Komparator-Schaltungen 30 weisen
eine Programmeinheit 40 und einen Komparator 45 auf.
Die Programmeinheit 40 liest enthaltenen Einstellungsinformationen
(Information für
das Setzen) für
die Sicherung als ein Signal FCA<7:1>, in Antwort auf das
Signal RASORX. Das Signal RASORX wird aktiviert, indem ein ACT-Befehl
erkannt wird, der eine Reihenaktivierung und die Eingangsadresse
anweist, und die Aktivierung wird für eine Zeitperiode von der
Eingabe des Befehls ACT bis zur Eingabe eines Befehls PRE (Vorladen)
aufrechterhalten.
-
Die Programmeinheit 40 weist
eine Blockprogrammschaltung 42 auf, die ein Sicherungselement
FUSESCE enthält,
welches durchschmolzen wird, wenn eine Ersatzspalte in einem entsprechenden
Speicherblock verwendet wird, und die ein Blockauswahlsignal SCL<0> ausgibt, und einen
Adressenprogrammschaltung 44, die Sicherungselemente FUSECA1
bis FUSECA1 aufweist, um eine Adresse einer defekten Spalte, die
durch die Ersatzspalte zu ersetzen ist, zu bestimmen, und die Adressensignale FCA<7:1> entsprechend der defekten
Spalte auszugeben.
-
Der Komparator 45 vergleicht
das Adressensignal FCA<7:1>, das der defekten
Spalte entspricht, mit einem Eingangsspaltenadressensignal CA<7:1> für jedes Bit, und aktiviert
das Signal SCHIT<0> zum Auswählen der
Ersatzspalte, wenn die Adressen miteinander übereinstimmen.
-
Die Programm & Komparator-Schaltungen 31 bis 33 unterscheiden
sich von der Programm & Komparator-Schaltung 30 dadurch,
dass sie jeweils Signale SCHIT<1> bis SCHIT<3> entsprechend den Speicherblöcken 16.1 bis 16.3 ausgeben.
Ein interner Aufbau der Programm & Komparator-Schaltungen 31 bis 33 ist
jedoch ähnlich
dem Aufbau der Programm & Komparator-Schaltung 30.
Eine Beschreibung davon wird folglich nicht wiederholt.
-
3 zeigt
ein Schaltungsdiagramm, das einen Aufbau der Programmeinheit gemäß 2 zeigt.
-
Wie in 3 gezeigt,
enthält
die Programmeinheit 40 eine Blockprogrammschaltung 42, die
ein Sicherungselement FUSESCE aufweist, welches durchschmolzen ist,
wenn eine Ersatzspalte in dem entsprechenden Speicherblock verwendet
wird, und die ein Blockauswahlsignal SCL<0> ausgibt,
und eine Adressenprogrammschaltung 44, die Sicherungselemente
FUSECA1 bis FUSECA7 aufweist, um die Adresse der defekten Spalte,
die durch die Ersatzspalte zu ersetzen ist, zu bestimmen, und Adressensignale
FCA<1> bis <7> auszugeben, die der
defekten Spalten entsprechen.
-
Die Blockprogrammschaltung 42 enthält einen
P-Kanal MOS-Transistor 46,
der zwischen einen Leistungsversorgungsknoten und einen Knoten N1 geschaltet
ist, und der an seinem Gateanschluss das Signal RASORX empfängt, ein
Sicherungselement FUSESCE, das mit einem Ende mit einem Masseknoten
verbunden ist, und einen N-Kanal
MOS-Transistor 48, der zwischen das andere Ende des Sicherungselement
FUSESCE und den Knoten N1 geschaltet ist und an seinem Gateanschluss
das Signal RASORX empfängt.
-
Die Blockprogrammschaltung 42 enthält ferner
eine Verriegelungsschaltung 50, die Information speichert,
die einem Potential am Knoten N1 entspricht, und eine NOR-Schaltung 52,
die ein Ausgangssignal der Verriegelungsschaltung 50 und
ein Signal ZRAD<0> empfängt und
das Signal SCL<0> ausgibt.
-
Die Verriegelungsschaltung 50 enthält einen Inverter 58,
der einen Eingang aufweist, der mit dem Knoten N1 verbunden ist,
eine Treiberschaltung 56, die den Knoten N1 auf das Leistungsversorgungspotential
gemäß einer
Ausgabe des Inverters 58 steuert, und eine NAND-Schaltung 54,
die das Signal RASORX und das Modussignal TMSIG empfängt. Ein Ausgangssignal
der NAND-Schaltung 54 variiert
die Ansteuerfähigkeit
der Treiberschaltung 56 (also das Ansteuerverhalten).
-
Die Treiberschaltung 56 enthält einen
P-Kanal MOS-Transistor 60, der zwischen den Leistungsversorgungsknoten
und den Knoten N1 geschaltet ist, und der das Ausgangssignal des
Inverters 58 an seinem Gateanschluss empfängt, und
P-Kanal MOS-Transistoren 62, 64, die in Reihe
zwischen den Leistungsversorgungsknoten und den Knoten N1 geschaltet
sind. Die P-Kanal MOS-Transistoren 62, 64 empfangen
jeweils das Ausgangssignal der NAND-Schaltung 54 und das
Ausgangssignal des Inverters 58 an ihren Gateanschlüssen.
-
Die Adressenprogrammschaltung 44 enthält Bitprogrammschaltungen 71 bis 77.
Die Bitprogrammschaltungen 71 bis 77 weisen Sicherungselemente
FUSECA1 bis FUSECA7 auf. Die Sicherungselemente FUSECA1 bis FUSECA7
entsprechen jeweils den Adressenbits CA1 bis CA7.
-
Die Bitprogrammschaltung 71 enthält eine Verbindungsschaltung 82,
die einen Knoten N2 mit dem Leistungsversorgungsknoten in Antwort
auf ein Signal RASORX verbindet, ein Sicherungselement FUSECA1,
das ein Ende aufweist, welches mit dem Masseknoten verbunden ist,
und einen N-Kanal MOS-Transistor 86, der zwischen das andere
Ende des Sicherungselement FUSECA1 und den Knoten N2 geschaltet
ist und an seinem Gateanschluss das Signal SCL<0> empfängt.
-
Die Verbindungsschaltung 82 enthält eine NOR-Schaltung 88,
die einen Eingang aufweist, der auf L-Pegel fixiert ist, und die
ein Signal RASORX an dem anderen Eingang empfängt, einen Inverter 90, der
ein Ausgangssignal der NOR-Schaltung 88 empfängt und
invertiert, und einen P-Kanal MOS-Transistor 92, der zwischen
den Leistungsversorgungsknoten und den Knoten N2 geschaltet ist,
und der an seinem Gateanschluss ein Ausgangssignal des Inverters 90 empfängt.
-
Die Bitprogrammschaltung 71 enthält ferner eine
Verriegelungsschaltung 84, die Information speichert, die
dem Potential am Knoten N2 entspricht, und einen Inverter 106,
der ein Ausgangssignal der Verriegelungsschaltung 84 empfängt und
invertiert, und das Signal FCA<1> ausgibt.
-
Die Verriegelungsschaltung 84 enthält einen Inverter 98,
der einen Eingang aufweist, der mit dem Knoten N2 verbunden ist,
eine Treiberschaltung 96, die den Knoten N2 auf das Leistungsversorgungspotential
in Antwort auf ein Ausgangssignal des Inverters 98 treibt,
und eine NAND-Schaltung 94, die das Signal RASORX und das
Modussignal TMSIG empfängt.
Ein Ausgangssignal der NAND-Schaltung 94 variiert die Treibfähigkeit
der Treiberschaltung 96.
-
Die Treiberschaltung 96 enthält einen
P-Kanal MOS-Transistor 100, der zwischen den Leistungsversorgungsknoten
und den Knoten N2 geschaltet ist, und der das Ausgangssignal des
Inverters 98 an seinem Gateanschluss empfängt, und P-Kanal
MOS-Transistoren 102, 104, die in Reihe zwischen
den Leistungsversorgungsknoten und den Knoten N2 geschaltet sind.
Die P-Kanal MOS-Transistoren 102, 104 empfangen
das Ausgangssignal der NAND-Schaltung 94 und das Ausgangssignal des
Inverters 98 jeweils an ihren Gates (Gateanschlüssen).
-
Die Bitprogrammschaltungen 72 bis 77 unterscheiden
sich von der Bitprogrammschaltung 71 dadurch, dass sie
anstelle des Sicherungselements FUSECA1 jeweils das Sicherungselement
FUSECA2 bis FUSECA7 aufweisen, und jeweils entsprechende Signale
FCA<2> bis FCA<7> ausgeben. Der interner Aufbau
der Bitprogrammschaltungen 72 bis 77 ist im übrigen gleich
dem der Bitprogrammschaltung 71. Eine Beschreibung davon
wird folglich nicht wiederholt.
-
Im Folgenden wird ein Betrieb kurz
beschrieben. Wenn eine redundante Schaltung in dem entsprechenden
Speicherblock verwendet wird, wird, ein Sicherungselement FUSESCE
durchgeschmolzen (durchtrennt). Das Sicherungselement wird beispielsweise
mittels eines Laserstrahls durchtrennt. Darüber hinaus werden einige der
Sicherungselemente FUSECA1 bis FUSECA7 durchgeschmolzen, entsprechend
der zu ersetzenden Adresse. Wenn ein entsprechendes Bit der Adresse,
die zu ersetzen ist, auf "H"-Pegel ist, wird
das Sicherungselement durchgeschmolzen.
-
Wenn das Sicherungselement FUSESCE durchschmolzen
ist, ist der Knoten N1 durch die Verriegelungsschaltung 50 auf
den H-Pegel verriegelt. Als Ergebnis erreicht das Signal SCL<0> den H-Pegel. In der
Bitprogrammschaltung 71 wird dann der N-Kanal MOS-Transistor 86 leitend,
und in die Verriegelungsschaltung 84 eingelesen, egal ob
das Sicherungselement FUSECA1 durchschmolzen worden ist. Das Signal
FCA<1> wird gemäß einem
Ergebnis der Verriegelung durch die Verriegelungsschaltung 84 ausgegeben.
-
Ein durchgebrannter Zustand des Sicherungselements
wird in ähnlicher
Weise ebenso in den anderen Bitprogrammschaltungen 72 bis 77 detektiert,
und es werden Signale FCA<2> bis FCA<7> ausgegeben.
-
4 zeigt
ein Schaltungsdiagramm, das einen Aufbau des Komparators gemäß 2 verdeutlicht.
-
Wie in 4 gezeigt,
enthält
der Komparator 45 Bitkomparatorschaltungen 111 bis 117,
die Adressensignalen CA<1> bis CA<7> jeweils entsprechen, eine
7 Eingänge
aufweisende NAND-Schaltung 130, die
Ausgangssignale von den Bitkomparatorschaltungen 111 bis 117 empfängt, und
einen Inverter 132, der ein Ausgangssignal der NAND-Schaltung 130 empfängt, invertiert
und das Signal SCHIT<0> ausgibt.
-
Die Bitkomparatorschaltung 111 enthält einen
Inverter 122, der das Signal SCL<0> empfängt und
invertiert, einen Inverter 124, der ein Ausgangssignal
des Inverters 122 empfängt,
invertiert und ein Signal SCEA ausgibt, eine NAND-Schaltung 126,
die das Signal SCEA und das Adressensignal CA<1> empfängt, einen
getakteten Inverter 128, der aktiviert wird, wenn das Signal
FCA<1> den H-Pegel annimmt,
ein Ausgangssignal von der NAND-Schaltung 126 empfängt und
invertiert, und ein Signal SCSF<1> ausgibt, und einen
getakteten Inverter 120, der aktiviert wird, wenn das Signal
FCA<1> den L-Pegel annimmt,
das Adressensignal CA<1> empfängt, invertiert
und das Signal SCSF<1> ausgibt.
-
Da die Bitkomparatorschaltungen 112 bis 117 in ähnlicher
Weise aufgebaut sind, wie die Bitkomparatorschaltung 111,
erfolgt von diesen keine wiederholte Beschreibung.
-
Ein Betrieb der Bitkomparatorschaltung 111 wird
im Folgenden kurz beschrieben.
-
Wenn die Ersatzspeicherzellenspalte
in einem Block 0 nicht verwendet ist, also wenn das Signal SCL<0> auf L-Pegel ist, erreicht
das Signal SCEA den L-Pegel, und das Ausgangssignal der NAND-Schaltung 126 nimmt
den H-Pegel an.
-
Der N-Kanal MOS-Transistor 86 gemäß 3 hält einen nichtleitenden Zustand.
Folglich erreichen alle Signale FCA<1> bis
FCA<7> den H-Pegel, egal
ob das Sicherungselement durchschmolzen worden ist oder nicht.
-
In der Bitkomparatorschaltung 111 wird
der getaktete Inverter 120 deaktiviert, während der
getaktete Inverter 128 aktiviert ist. Der getaktete Inverter 128 invertiert
den H-Pegel des Ausgangssignals der NAND-Schaltung 126,
und das Signal SCSF<1> nimmt den L-Pegel
an.
-
Da die Signale SCSF<2> bis SCSF<7> ebenfalls den L-Pegel
annehmen, gibt die NAND-Schaltung 130 den H-Pegel aus,
und folglich nimmt das Signal SCHIT<0> den
L-Pegel an. Es wird folglich keine Ersetzungsoperation in dem Speicherblock 16.0 ausgeführt.
-
Wenn die Ersatzspeicherzellenspalte
in Block 0 verwendet wird, also wenn das Signal SCL<0> auf H-Pegel ist, nimmt
als nächstes
das Signal SCEA den H-Pegel an, und das Ausgangssignal der NAND-Schaltung 126 nimmt
einen invertierten Wert des Signals CA<1> an.
-
Der N-Kanal MOS-Transistor 86 gemäß 3 wird folglich leitend.
Wenn das Sicherungselement durchschmolzen worden ist, nimmt das
Signal FCA<1> den H-Pegel an. Wenn
dagegen das Sicherungselement nicht durchschmolzen worden ist, nimmt
das Signal FCA<1> den L-Pegel an. Wenn
ein entsprechendes Bit der defekten Adresse gleich "1" ist, ist die Sicherung durchschmolzen.
Entsprechend nimmt das Signal FCA<1> den H-Pegel an, falls
das entsprechende Bit CA der defekten Adresse gleich "1" ist, während es den L-Pegel annimmt,
wenn das entsprechende Bit gleich "0" ist.
-
Wenn das entsprechende Bit der defekten Adresse
gleich "1" ist, und das Signal
FCA<1> den H-Pegel annimmt,
wird der getaktete Inverter 128 aktiviert. Wenn das Signal
CA<1> dann den H-Pegel annimmt,
nimmt das Signal SCSF<1> den H-Pegel an. Wenn
dagegen das Signal CA<1> den L-Pegel annimmt,
nimmt das Signal SCSF<1> den L-Pegel an. Mit
anderen Worten, wenn das Signal CA<1> mit dem entsprechenden
Bit "1" der defekten Adresse übereinstimmt,
nimmt das Signal SCSF<1> den H-Pegel an. Das
Signal SCSF<1> nimmt im übrigen den
L-Pegel an.
-
Wenn hingegen das entsprechende Bit
der defekten Adresse gleich "0" ist, und das Signal FCA<1> den L-Pegel annimmt,
wird der getaktete Inverter 120 aktiviert. Wenn das Signal
CA<1> den H-Pegel annimmt, nimmt
das Signal SCSF<1> den L-Pegel an. Wenn
dagegen das Signal CA<1> den L-Pegel annimmt,
nimmt das Signal SCSF<1> den H-Pegel an. Wenn
das Signal CA<1> mit dem entsprechenden
Bit "0" der defekten Adresse übereinstimmt,
nimmt mit anderen Worten das Signal SCSF<1> den
H-Pegel. Im übrigen
nimmt das Signal SCSF<1> den L-Pegel an.
-
In ähnlicher Weise wird auch in
den Bitkomparatorschaltungen 112 bis 117 das entsprechende Bit
der Eingangsadresse mit dem entsprechenden Bit der defekten Adresse
verglichen, und Signale SCSF<2> bis SCSF<7> werden ausgegeben.
-
Wenn alle Eingangsadressenbits mit
den defekten Adressenbits übereinstimmen,
wird das Signal SCHIT<0> durch die NAND-Schaltung 130 und
den Inverter 132 auf H-Pegel aktiviert, und die defekte Spalte
wird mit der Ersatzspalte ersetzt.
-
5 zeigt
ein Betriebswellenformdiagramm, das einen Betrieb zum Detektieren
des Durchschmelzens einer Sicherung entsprechend CA1 bis CA7 in
einem normalen Betriebsmodus der Halbleitervorrichtung gemäß der Erfindung
verdeutlicht.
-
Wie in den 3 und 5 gezeigt,
wird zu einem Zeitpunkt t0 ein Befehl ACT eingegeben und eine Reihe
aktiviert. In dem normalen Betriebsmodus wird das Modussignal TMSIG
auf den L- Pegel
gesetzt. Obwohl das Sicherungselement FUSECA1 von dem Laserstrahl
durchschmolzen worden ist, sei angenommen, dass das Durchschmelzen
unvollständig ist,
und dass ein kleiner verbleibender nicht durchgeschmolzener Bereich
existiert.
-
Es sei beispielsweise angenommen,
dass ein Schreibbefehl WT zu einem Zeitpunkt t1 eingegeben wird,
und das Spaltenadressensignal CA<1> den H-Pegel zu diesem
Zeitpunkt erreicht. Wenn die Sicherung durchschmolzen worden ist,
wird der Knoten N2 gemäß 3 auf H-Pegel gehalten,
und das Signal FCA<1> nimmt ebenfalls den
H-Pegel an. Da das Signal CA<1> mit dem Signal FCA<1> übereinstimmt, wird die Ersatzspaltenauswahlleitung
SCSL aktiviert, so dass die Ersatzspalte ausgewählt wird, wenn alle anderen
Bits übereinstimmen.
-
Darüber hinaus sei angenommen,
dass der Schreibbefehl WT eingegeben wird, wie zum Zeitpunkt t2
oder später
gezeigt, und dass das Spaltenadressensignal CA<1> zu
diesem Zeitpunkt auf L-Pegel
ist. Wenn die Sicherung durchtrennt worden ist, wird der Knoten
N2 gemäß 3 auf H-Pegel gehalten und
das Signal FCA<1> nimmt den H-Pegel
an. Da das Signal CA<1> nicht mit dem Signal
FCA<1> übereinstimmt, wird die Ersatzspalte
nicht ausgewählt,
sondern eine normale Spaltenauswahlleitung NCSL wird aktiviert.
-
Obwohl ein minimaler Wert für eine Zeitperiode
tRCD von der Aktivierung der Reihe durch den Befehl ACT bis zur
Eingabe des Schreibbefehls WT definiert ist, ist kein maximaler
Wert definiert. Der Schreibbefehl WT wird folglich nicht immer mit
der gleichen Zeitgebung eingegeben. In einigen Fällen kann entsprechend eine
Leseoperation oder eine Schreiboperation mit langer Zeitperiode
tRCD ausgeführt
werden.
-
Wenn die Sicherung durchtrennt worden
ist, sollte der Knoten N2 gemäß 3 auf H-Pegel gehalten werden.
Wenn das Durchschmelzen des Sicherungselements unvollständig ist,
wird jedoch das Potential am Knoten N2 reduziert. Die Ladungen der parasitären Kapazität am Knoten
N2, der durch den Vorladetransistor 92 einmal aufgeladen
worden ist, fließen
allmählich
in Richtung Massepotential, und das Potential am Knoten N2 nimmt
ein spannungsgeteiltes Potential an, welches durch ein Verhältnis des Leitungswiderstandes
des P-Kanal MOS-Transistors 100 zu
einem kombinierten Widerstand des N-Kanal MOS-Transistor 86 und
eines verbleibenden Bereichs des Sicherungselements FUSECA1 bestimmt ist.
-
Wenn das Potential des Knotens N2
kleiner, als eine Schwellenwertspannung des Inverters 98 ist, wird
das Ausgangssignal des Inverters 98 invertiert, und der
P-Kanal MOS-Transistor 100 geht
in einen "Aus"-Zustand über. Das
Potential des Knoten N2 erreicht letztendlich das Massepotential
durch den N-Kanal MOS-Transistor 86 und den verbleibenden Bereich
des Sicherungselements FUSECA1. In diesem Fall ist das Signal FCA<1>, das auf H-Pegel sein sollte,
auf L-Pegel gesetzt.
-
Zum Zeitpunkt t5 ist ein Zustand
gezeigt, bei dem das Eingangsspaltenadressensignal CA<1> den H-Pegel annimmt,
wenn die Schreiboperation mit langer Zeitperiode tRCD ausgeführt wird.
Das Signal FCA<1>, das ein defektes
Adressenbit anzeigt, das im Wesentlichen auf H-Pegel sein sollte,
ist auf L-Pegel gesetzt. Wenn das Signal CA<1> nicht
mit dem Signal FCA<1> übereinstimmt, wird die Ersatzspalte
nicht ausgewählt
und die normale Spaltenauswahlleitung NCSL wird aktiviert.
-
Zum Zeitpunkt t6 ist ein Zustand
gezeigt, bei dem das Eingangsspaltenadressensignal CA<1> zusätzlich den
L-Pegel annimmt, wenn die Schreiboperation mit langer Zeitperiode
tRCD ausgeführt
wird. Das Signal FCA<1>, das das defekte Adressenbit
anzeigt, das tatsächlich
auf H-Pegel sein sollte, ist auf L-Pegel gesetzt. Wenn das Signal CA<1> mit dem Signal FCA<1> übereinstimmt, wird die Ersatzspaltenauswahlleitung
SCSL aktiviert, so dass die Ersatzspalte ausgewählt wird, wenn alle anderen
Bits übereinstimmen.
-
6 zeigt
ein Betriebswellenformdiagramm, das einen Betrieb zum Detektieren
des Durchschmelzens einer Sicherung entsprechend einer Blockauswahl
in dem normalen Betriebsmodus der Halbleitervorrichtung gemäß der Erfindung
verdeutlicht.
-
Wie in den 3 und 6 gezeigt,
wird zu einem Zeitpunkt t0 der Befehl ACT eingegeben und eine Reihe
aktiviert. In dem normalen Betriebsmodus wird das Modussignal TMSIG
auf L-Pegel gesetzt. Obwohl das Sicherungselement FUSESCE durch den
Laserstrahl durchtrennt (durchschmolzen) worden ist, sei angenommen,
dass das Durchschmelzen unvollständig
ist und ein kleiner verbleibender nicht durchgeschmolzener Bereich
existiert.
-
Es sei beispielsweise angenommen,
dass der Schreibbefehl WT zum Zeitpunkt t1 eingegeben wird. Wenn
die Sicherung durchtrennt worden ist, wird der Knoten N1 gemäß 3 auf H-Pegel gehalten und
das Signal SCL<0> nimmt ebenfalls den H-Pegel
an, unter der Voraussetzung, dass das Signal ZRAD<0> auf L-Pegel ist. Die
Ersatzspaltenauswahlleitung SCSL wird aktiviert, so dass die Ersatzspalte
ausgewählt
wird, wenn die Signale CA<1> bis CA<7> mit den Signalen FCA<1> bis FCA<7> jeweils übereinstimmen.
-
Obwohl ein minimaler Wert für eine Zeitperiode
tRCD von der Aktivierung der Reihe durch den Befehl ACT bis zur
Eingabe des Schreibbefehls WT definiert ist, ist kein maximaler
Wert definiert. Folglich wird der Schreibbefehl WT nicht immer mit
der gleichen Zeitgebung eingegeben. Entsprechend kann in einigen
Fällen
eine Leseoperation oder eine Schreiboperation mit langer Zeitperiode
tRCD ausgeführt werden.
-
Wenn die Sicherung durchschmolzen (durchgebrannt)
worden ist, sollte ein Knoten N1 gemäß 3 auf H-Pegel gehalten werden. Wenn das Durchtrennen
des Sicherungselements unvollständig ist;
wird jedoch das Potential am Knoten N1 reduziert. Die Ladungen der
parasitären
Kapazität
am Knoten N1, der einmal durch den Vorladetransistor 46 vorgeladen
worden ist, fließt
allmählich
in Richtung des Massepotentials ab, und das Potential am Knoten
N1 nimmt ein spannungsgeteiltes Potential an, welches durch ein
Verhältnis
eines Leitwiderstandes des P-Kanal MOS-Transistors 60 zu
einem kombinierten Widerstand des N-Kanal MOS-Transistors 48 und
eines verbleibenden Bereichs des Sicherungselements FUSESCE bestimmt
ist.
-
Wenn das Potential am Knoten N1 kleiner
als eine Schwellenwertspannung des Inverters 58 ist, wird
das Ausgangssignal des Inverters 58 invertiert, und der
P-Kanal MOS-Transistor 60 nimmt
den "Aus"-Zustand an. Das
Potential am Knoten N1 nimmt letztendlich durch den N-Kanal MOS-Transistor 48 und
den verbleibenden Bereich des Sicherungselements FUSESCE das Massepotential
an. In diesem Fall ist das Signal SCL<0>,
das den H-Pegel annehmen soll, auf L-Pegel gesetzt.
-
Zum Zeitpunkt t4 ist ein Zustand
gezeigt, bei dem die Schreiboperation mit langer Zeitperiode tRCD
ausgeführt
wird. Wenn der Schreibbefehl WT zum Zeitpunkt t4 eingegeben wird,
ist das Signal SCL<0>, das tatsächlich den
H-Pegel annehmen sollte, auf L-Pegel gesetzt. Wenn das Signal SCL<0> auf L-Pegel ist, wird
der Zustand des Sicherungselements nicht in den Bitprogrammschaltungen 71 bis 77 gemäß 3 gelesen, und die Signale
FCA<1> bis FCA<7> nehmen alle den H-Pegel
an.
-
Wenn das Signal SCL<0> auf L-Pegel ist und die
Signale FCA<1> bis FCA<7> alle den H-Pegel annehmen,
setzt folglich der Komparator 45 in 4 das Signal SCHIT<0> auf
L-Pegel. Die Ersatzspalte wird folglich nicht ausgewählt, sondern
die normale Spaltenauswahlleitung NCSL wird aktiviert.
-
7 zeigt
ein Betriebswellenformdiagramm, das einen Betrieb zum Detektieren
des Durchtrennzustandes bzw. des Durchtrennens einer Sicherung entsprechend
einer Blockauswahl in einem Reparaturmodus der Halbleitervorrichtung
gemäß der Erfindung
verdeutlicht.
-
Wie in den 3 und 7 gezeigt,
wird zum Zeitpunkt t0 ein Befehl ACT eingegeben und eine Reihe aktiviert.
In dem Reparaturmodus ist das Modussignal TMSIG auf H-Pegel gesetzt.
Obwohl das Sicherungselement FUSESCE durch den Laserstrahl durchtrennt
worden ist, sei angenommen, dass das Durchtrennen unvollständig ist
und das ein kleiner verbleibender nicht durchgeschmolzener Bereich existiert.
-
Es sei beispielsweise angenommen,
dass ein Schreibbefehl WT zum Zeitpunkt t1 eingegeben wird. Wenn
die Sicherung durchtrennt worden ist, wird der Knoten N1 gemäß 3 auf H-Pegel gehalten,
und das Signal SCL<0> nimmt ebenfalls den H-Pegel
an, unter der Voraussetzung, dass das Signal ZRAD<0> auf L-Pegel ist. Die
Ersatzspaltenauswahlleitung SCSL ist in diesem Fall aktiviert, so
dass die Ersatzspalte ausgewählt
wird, wenn die Signale CA<1> bis CA<7> jeweils zu den Signalen
FCA<1> bis FCA<7> passen.
-
Ein Beispiel, bei dem die Schreiboperation mit
langer Zeitperiode tRCD ausgeführt
wird, wird im folgenden unter Bezugnahme auf den Zeitpunkt t3 und
einen späteren
Zeitpunkt beschrieben.
-
Wenn die Sicherung durchtrennt worden
ist, sollte der Knoten N1 gemäß 3 auf H-Pegel bleiben. In 6 ist ein Beispiel beschrieben,
bei dem, wenn das Durchschmelzen des Sicherungselements unvollständig ist,
das Potential am Knoten N1 reduziert ist, und das Signal SCE<0> nimmt den L-Pegel an.
Im Gegensatz dazu ist im Reparaturmodus das Signal TMSIG auf H-Pegel gesetzt.
-
Die Ladungen der parasitären Kapazität am Knoten
N1, der einmal durch den Vorladetransistor 46 vorgeladen
worden ist, fließen
allmählich
in Richtung das Massepotentials ab, und das Potential des Knotens
N1 nimmt ein spannungsgeteiltes Potential an. Wenn dagegen die P-Kanal
MOS-Transistoren 62, 64 leitend werden, kann das
spannungsgeteilte Potential einen ausreichend hohen Wert annehmen, verglichen
mit der Schwellenwertspannung des Inverters 58. Da das
Ausgangssignal des Inverters 58 nicht invertiert ist, bleibt
das Signal SCL<0> auf H-Pegel, ohne
in den L-Pegel invertiert zu werden.
-
Selbst wenn der Schreibbefehl WT
zum Zeitpunkt t4 eingegeben wird, bleibt folglich das Signal SCL<0> auf H-Pegel. Eine
Ersetzungsschaltung, die eine Fehlfunktion aufweist, wie durch eine
gestrichelte Linie gezeigt, aufgrund eines kleinen Verluststroms
am durchschmolzenen Bereich erreicht im normalen Betriebsmodus einen
normalen Betrieb, wie durch eine durchgezogene Linie gezeigt, und
die Ersatzspalte wird zum Zeitpunkt t4 ausgewählt.
-
Durch das Schaltmodussignal TMSIG
wird der Betrieb des Detektierens des Durchtrennens von Sicherungen
entsprechend CA1 bis CA7, wie unter Bezugnahme auf 5 beschrieben, in ähnlicher Weise ausgeführt, wie
das Detektieren eines Durchschmelzens der Sicherung entsprechend
einer Blockauswahl. Durch Schalten des Modussignals TMSIG wird mit
anderen Worten die Treiberfähigkeit
der Verriegelungsschaltung verbessert, und ein Sicherungsdurchtrennen
(Durchschmelzen) kann korrekt bestimmt werden, selbst wenn ein kleiner
Verluststrom in dem Sicherungsdurchtrennbereich auftritt. Der Fehler
kann entfernt oder identifiziert werden, indem die Treiberfähigkeit
der Verriegelungsschaltung verbessert wird.
-
In der oben gegebenen Beschreibung
wird das Modussignal TMSIG von der Steuerschaltung 8 basierend
auf einer Einstellung des Registers 9 gemäß 1 geliefert. Alternativ
kann das Modussignal TMSIG modifiziert werden, indem das Sicherungselement
durchtrennt wird. Dadurch kann ein als defekt bestimmter Chip zu
einem späteren
Zeitpunkt repariert werden, ohne die Maske auswechseln zu müssen, wenn
die Ausbeute schlecht ist.
-
8 zeigt
ein Schaltungsdiagramm, das einen Aufbau einer Modussignalerzeugungsschaltung zeigt,
die das Modussignal TMSIG in Antwort auf ein Sicherungsdurchbrennen
modifiziert.
-
Wie in 8 gezeigt,
enthält
eine Modussignalerzeugungsschaltung 140 einen P-Kanal MOS-Transistor 142,
der zwischen den Leistungsversorgungsknoten und einen Knoten N4
geschaltet ist, und der ein Signal /POR an seinem Gateanschluss empfängt, ein
Sicherungselement FUSETM, welches ein Ende aufweist, das mit dem
Masseknoten verbunden ist, und einen N-Kanal MOS-Transistor 144, der
zwischen das andere Ende des Sicherungselements FUSETM und den Knoten
N4 geschaltet ist, und das Signal /POR an seinem Gateanschluss empfängt.
-
Die Modussignalerzeugungsschaltung 140 enthält ferner
eine Verriegelungsschaltung 146, die Information entsprechend
dem Potential des Knotens N4 speichert (verriegelt).
-
Die Verriegelungsschaltung 146 enthält einen
Inverter 148, der einen Eingang aufweist, der mit dem Knoten
N4 verbunden ist, einen P-Kanal MOS-Transistor 150, der
zwischen den Knoten N4 und den Leistungsversorgungsknoten geschaltet
ist, und der ein Ausgangssignal des Inverters 148 an seinem
Gateanschluss empfängt,
und einen Inverter 152, der das Ausgangssignal des Inverters 148 empfängt und
invertiert, und das Modussignal TMSIG ausgibt.
-
Eine nicht gezeigte Power-on-Reset
Schaltung hält
das Signal /POR auf L-Pegel für
eine gewisse Zeit, wenn die Halbleitervorrichtung eingeschaltet wird,
und beseitigt nachfolgend ein Zurücksetzen, indem das Signal
auf H-Pegel angehoben wird.
-
Wenn das Sicherungselement FUSETM nicht
durchtrennt worden ist, nimmt der Knoten N4 den L-Pegel an, nachdem
das Zurücksetzen
(Reset) abgebrochen ist, und das Signal TMSIG nimmt ebenfalls den
L-Pegel an.
-
Wenn dagegen das Sicherungselement
FUSETM durchtrennt worden ist, nimmt der Knoten N4 den H-Pegel an,
nachdem das Zurücksetzen
(Reset) abgebrochen ist, und das Signal TMSIG nimmt ebenfalls den
H-Pegel an.
-
Eine Schaltung gemäß 8 erlaubt das Reparieren
eines Chips zu einem späteren
Zeitpunkt, wenn die Ausbeute schlecht ist.
-
In dem oben beschriebenen ersten
Ausführungsbeispiel
kann durch Einstellen eines vorgeschriebenen Modus die Fähigkeit
des Treibers in der Verriegelungsschaltung verbessert werden, gegenüber dem
normalen Betriebsmodus, und der Widerstand, der für ein Sicherungsdurchbrennen
bestimmt wird, kann verringert werden. Es wird folglich möglich zu überprüfen, ob
eine fehlerhafte Bestimmung des Sicherungsdurchtrennzustandes verhindert
wird, wenn die Fähigkeit
des Treibers in der Verriegelungsschaltung im Reparaturmodus verbessert
ist. Darüber
hinaus kann der Chip, bei dem der Sicherungsdurchtrennzustand fehlerhaft
bestimmt worden ist, zu einem späteren
Zeitpunkt repariert werden.
-
(Ausführungsbeispiel 2)
-
Im ersten Ausführungsbeispiel ist ein Beispiel
beschrieben worden, bei dem die Treiberfähigkeit verbessert wird, indem
ein zusätzlicher
P-Kanal MOS-Transistor in einer Rückkopplungsschleife innerhalb
der Verriegelungsschaltung gebildet wird, die den Zustand des Sicherungselements
in einem Test verriegelt. Die zwei P-Kanal MOS-Transistoren in der Rückkopplungsschleife
innerhalb der Verriegelungsschaltung können für eine Verwendung geschaltet werden.
-
9 zeigt
ein Schaltungsdiagramm eines anderen Beispiels einer Blockprogrammschaltung.
-
Wie in 9 gezeigt,
enthält
eine Blockprogrammschaltung 202 eine Verriegelungsschaltung 50A anstelle
der Verriegelungsschaltung 50 in dem Aufbau der Blockprogrammschaltung 42 gemäß 3. Die Verriegelungsschaltung 50A hat
einen Knoten N1A als einen Eingangsknoten, und enthält eine
Treiberschaltung 56A anstelle der Treiberschaltung 56 in
dem Aufbau der Verriegelungsschaltung 50 gemäß 3. Da der Aufbau der Blockprogrammschaltung 202 im übrigen gleich
dem der Blockprogrammschaltung 42 gemäß 3 ist, wird eine Beschreibung davon nicht
wiederholt.
-
Die Treiberschaltung 56A enthält eine NAND-Schaltung 204,
die einen Eingang aufweist, der mit dem Knoten N1A verbunden ist,
und empfängt
ein Signal ZTMSIG an dem anderen Eingang, einen P-Kanal MOS-Transistor 206,
der zwischen den Leistungsversorgungsknoten und den Knoten N1A geschaltet
ist und ein Ausgangssignal der NAND-Schaltung 204 an seinem
Gateanschluss empfängt,
eine NAND-Schaltung 208, die einen Eingang aufweist, der
mit dem Knoten N1A verbunden ist und an dem anderen Eingang das
Modussignal TMSIG empfängt,
und einen P- Kanal
MOS-Transistor 210, der zwischen den Leistungsversorgungsknoten
N1A geschaltet ist und an seinem Gateanschluss ein Ausgangssignal
der NAND-Schaltung 208 empfängt.
-
Das Signal ZTMSIG hat einen invertierten Wert
des Modussignals TMSIG und ist auf H-Pegel in dem normalen Betriebsmodus
gesetzt. Folglich treibt der P-Kanal MOS-Transistor 206 in
der Treiberschaltung 56A den Knoten N1A auf das Leistungsversorgungspotential
in dem normalen Betriebsmodus, während
der P-Kanal MOS-Transistor 210 den Knoten N1A in dem Reparaturmodus
auf das Leistungsversorgungspotential treibt.
-
Wenn der P-Kanal MOS-Transistor 210 eine Treibfähigkeit
aufweist, die größer als
die des P-Kanal MOS-Transistors 206 ist, kann eine fehlerhafte Bestimmung
des Sicherungszustandes in dem Reparaturmodus verhindert werden.
-
10 zeigt
ein Betriebswellenformdiagramm, das einen Betrieb der in 9 gezeigten Blockprogrammschaltung
verdeutlicht.
-
Wie in den 9 und 10 gezeigt,
wird das Signal TMSIG von L-Pegel auf H-Pegel geschaltet. Entsprechend
kann bei einem Schreiben zu einem Zeitpunkt t4, bei dem tRCD lang
ist, die Wellenform des Knotens N1A von W1 auf W2 geschaltet werden. Eine
fehlerhafte Bestimmung des Sicherungszustands in dem Reparaturmodus
kann folglich verhindert werden.
-
Wenn der P-Kanal MOS-Transistor 210 eine Treiberfähigkeit
aufweist, die kleiner als die des P-Kanal MOS-Transistors 206 ist,
kann die Wellenform des Knoten N1A von W2 auf W1 geschaltet werden,
indem das Schaltsignal TMSIG von L-Pegel auf H-Pegel beim Schreiben
zum Zeitpunkt t4 geschaltet wird, wobei tRCD lang ist.
-
Obwohl ein Beispiel für die Blockprogrammschaltung
beschrieben worden ist, die das Signal SCL<0> erzeugt,
kann ein Aufbau für
die Bitprogrammschaltungen 71 bis 77 gemäß 3 verwendet werden, bei
dem die Treiber geschaltet werden.
-
Durch das Erlauben des Schaltens
der Treiber in der Verriegelungsschaltung, neben dem Hinzufügen eines
Treibers, kann die Bestimmung eines Widerstandswertes in dem Sicherungsdurchbrennbereich
in jede Richtung geschaltet werden. Folglich kann eine optimale
Einstellung der Treibergröße mit einer
entsprechenden Toleranz erreicht werden, um keine falsche Bestimmung
des Sicherungsdurchtrennzustandes zu verursachen.
-
(Ausführungsbeispiel 3)
-
11 zeigt
ein Schaltungsdiagramm, das einen Aufbau der Blockprogrammschaltung
zeigt, die in Ausführungsbeispiel
3 verwendet wird.
-
Wie in 11 gezeigt,
enthält
eine Blockprogrammschaltung 302 einen P-Kanal MOS-Transistor 316,
der zwischen den Leistungsversorgungsknoten und einen Knoten N5
geschaltet ist, und der an seinem Gateanschluss das Signal RASORX
empfängt, einen
N-Kanal MOS-Transistor 318, der zwischen den Knoten N5
und einen Knoten N6 geschaltet ist, und an seinem Gateanschluss
das Signal RASORX empfängt,
ein Sicherungselement FUSESCEA, das zwischen den Knoten N6 und einen
Knoten N7 geschaltet ist, und eine Verbindungsschaltung 330,
die den Knoten N7 mit dem Masseknoten in Antwort auf die Signal
TMSIG0 bis TMSIG2 verbindet.
-
Die Blockprogrammschaltung 302 enthält ferner
eine Verriegelungsschaltung 320, die das Potential des
Knotens N5 hält,
und eine NOR-Schaltung 322, die ein Ausgangssignal der
Verriegelungsschaltung 320 und ein Signal ZRAD<0> empfängt, und
das Signal SCL<0> ausgibt.
-
Die Verbindungsschaltung 330 enthält N-Kanal
Transistoren 332, 334, 336, die parallel
zwischen den Knoten N7 und den Masseknoten geschaltet sind. Der
N-Kanal MOS-Transistor 332 empfängt das Signal TMSIG0 an seinem
Gateanschluss und hat einen Widerstandswert R0, wenn er leitend
ist. Der N-Kanal MOS-Transistor 334 empfängt das
Signal TMSIG1 an seinem Gateanschluss und hat einen Widerstandswert
von R1, wenn er leitend ist. Der N-Kanal MOS-Transistor 336 empfängt das
Signal TMSIG2 an seinem Gateanschluss und hat einen Widerstandswert
von R2, wenn er leitend ist. Eine Beziehung von R0 < R1 < R2 wird in diesem
Fall zwischen den Widerstandswerten R0 bis R2 gebildet.
-
Was die Einstellung der Signale TMSIG0
bis TMSIG2, beispielsweise im Normalbetriebsmodus betrifft, ist
das Signal TMSIG1 auf H-Pegel gesetzt, während die Signal TMSIG0, TMSIG2
auf L-Pegel gesetzt sind. Wenn die Signale TMSIG0 bis TMSIG2 in
einer unterschiedlichen Kombination aktiviert werden, indem der
Betriebsmodus ausgewählt
wird, kann der Grad der Schärfe
der Bestimmung des Widerstandswerts am Sicherungsdurchtrennbereich eingestellt
werden.
-
Wenn beispielsweise das Signal TMSIG0
aktiviert ist und die Signale TMSIG1, TMSIG2 nicht aktiviert sind,
wird der Knoten N7 durch den N-Kanal MOS-Transistor 332,
der einen geringen Widerstand aufweist, mit dem Masseknoten verbunden.
Da der Stromfluss in der Verbindungsschaltung 330 größer als
in dem normalen Betriebsmodus ist, wird der Knoten N5 auf L-Pegel
reduziert. Das Sicherungsdurchtrennen kann strenger überprüft werden.
-
Wenn das Signal TMSIG2 dagegen aktiviert ist
und die Signale TMSIG0, TMSIG1 inaktiv sind, wird der Knoten N7
durch den N-Kanal
MOS-Transistor 336, der einen hohen Widerstand aufweist,
mit dem Masseknoten verbunden. In diesem Fall ist der Stromfluss
in der Verbindungsschaltung 330 kleiner als im normalen
Betriebsmodus. Folglich kann das Sicherungsdurchtrennen weniger
streng überprüft werden.
-
Durch Einführen einer Verbindungsschaltung zur
Einstellung eines Stromwertes zwischen der Sicherungseinheit und
dem Masseknoten, wie oben beschrieben, kann der Schärfegrad
der Bestimmung des Sicherungsdurchtrennzustandes, wenn das Sicherungselement
unvollständig
durchgetrennt ist, eingestellt werden. In Abhängigkeit von einer unterschiedlichen
Kombination der Signale TMSIG0 bis TMSIG2, die zu aktivieren sind,
kann der Einstellungsbereich erweitert werden. Beispielsweise kann eine
Mehrzahl von Signalen von den Signalen TMSIG0 bis TMSIG2 in einem
bestimmten Modus aktiviert werden.
-
(Ausführungsbeispiel 4)
-
12 zeigt
ein Schaltungsdiagramm eines Aufbaus einer Blockprogrammschaltung 342,
die in dem Ausführungsbeispiel
4 verwendet wird.
-
Wie in 12 gezeigt,
enthält
die Blockprogrammschaltung 342 eine Verbindungsschaltung 330A anstelle
der Verbindungsschaltung 330 in dem Aufbau der Blockprogrammschaltung 302,
wie unter Bezugnahme auf 11 beschrieben.
Da der Aufbau in der Blockprogrammschaltung 342 im übrigen gleich
dem der Blockprogrammschaltung 302 gemäß 11 ist, erfolgt davon keine erneute Beschreibung.
-
Die Verbindungsschaltung 330A enthält eine Spannungserzeugungsschaltung 344,
die eine Zwischenspannung an einen Knoten N8 ausgibt, und einen
N-Kanal MOS-Transistor 346, der zwischen den Knoten N7
und den Massenknoten geschaltet und dessen Gate mit dem Knoten N8
verbunden ist.
-
Die Spannungserzeugungsschaltung 344 weist
einen N-Kanal MOS-Transistor 348 auf,
der zwischen den Leistungsversorgungsknoten und den Knoten N8 geschaltet
ist, und an seinem Gateanschluss das Signal TMSIG0 empfängt, einen
N-Kanal MOS-Transistor 350, der zwischen den Knoten N8 und
einen Knoten N9 geschaltet ist und an seinem Gateanschluss das Signal
TMSIG1 empfängt,
und einen N-Kanal MOS-Transistor 352, der zwischen den Knoten
N9 und den Masseknoten geschaltet ist und an seinem Gateanschluss
das Signal TMSIG2 empfängt.
-
Die Spannungserzeugungsschaltung 344 enthält ferner
ein Widerstandselement 354, das zwischen den Leistungsversorgungsknoten
und den Knoten N8 geschaltet ist, ein Widerstandselement 356,
das zwischen den Knoten N8 und den Knoten N9 geschaltet ist, und
ein Widerstandselement 358, das zwischen den Knoten N9
und dem Masseknoten geschaltet ist.
-
In der Spannungserzeugungsschaltung 344 kann
das spannungsgeteilte Potential des Knotens N8 geändert werden,
indem selektiv die N-Kanal MOS-Transistoren 348, 350, 352 leitend
werden. Das Gatepotential des N-Kanal MOS-Transistors 346 kann
folglich gesteuert werden, und die Fähigkeit den Knoten N5 auf das
Massepotential zu treiben, kann eingestellt werden.
-
Es sei beispielsweise angenommen,
dass die Signale TMSIG0 bis TMSIG2 in dem normalen Betriebsmodus
alle auf L-Pegel deaktiviert sind. Die Zwischenspannung, die durch
Widerstandselemente 354 bis 358 spannungsgeteilt
ist, wird dann an das Gate des N-Kanal MOS-Transistors 346 angelegt.
-
Wenn das Signal TMSIG0 aktiviert
ist und die Signale TMSIG1, TMSIG2 deaktiviert sind, wird der Knoten
N8 mit dem Leistungsversorgungspotential durch den N-Kanal MOS-Transistor 348 verbunden. Da
der Stromfluss in dem N-Kanal MOS-Transistor 346 groß ist, wird
der Knoten N5 auf L-Pegel reduziert. Das Sicherungsdurchbrennen
kann folglich schwer überprüft werden.
-
Wenn dagegen das Signal TMSIG1 aktiviert ist
und die Signale TMSIG0, TMSIG2 deaktiviert sind, werden gegenüberliegende
Enden des Widerstandselements 356 verbunden, und ein Spannungsteilungsverhältnis durch
das Widerstandselement ändert
sich, und das Zwischenpotential am Knoten N8 wird kleiner als in
dem normalen Betriebsmodus. Der Stromfluss in dem N-Kanal MOS-Transistor 346 wird in
diesem Fall kleiner als in dem normalen Betriebsmodus, und folglich
kann ein Sicherungsdurchtrennen einfach überprüft werden.
-
In dem Aufbau gemäß dem Ausführungsbeispiel 4 kann die gleiche
Wirkung erhalten werden, wie bei dem Ausführungsbeispiel 3.
-
(Ausführungsbeispiel 5)
-
Die Verbindungsschaltung zum Einstellen des
Stroms, wie gemäß dem Ausführungsbeispiel
3 beschrieben, kann von einer Mehrzahl von Sicherungsschaltungseinheiten
gemeinsam verwendet werden.
-
13 zeigt
ein Schaltungsdiagramm eines Aufbaus der Sicherungsschaltungseinheit
in dem Ausführungsbeispiel
5.
-
Wie in 13 gezeigt,
sind die Sicherungsschaltungen 402, 404, 406, 408, 410 mit
einem gemeinsamen Knoten N10 verbunden. Die Verbindungsschaltung 412 ist
zwischen den Knoten N10 und den Masseknoten geschaltet.
-
Die Verbindungsschaltung 412 weist
N-Kanal Transistoren 432; 434, 436 auf,
die parallel zwischen den Knoten N10 und den Massenknoten geschaltet
sind. Der N-Kanal MOS-Transistor 432 empfängt das
Signal TMSIG0 an einem Gateanschluss, und hat einen Widerstandswert
R0, wenn er leitend ist. N-Kanal MOS-Transistor 434 empfängt das
Signal TMSIG1 an seinem Gateanschluss und hat einen Widerstandswert
R1, wenn er leitend ist. Der N-Kanal MOS-Transistor 436 empfängt das
Signal TMSIG2 an seinem Gateanschluss und hat einen Widerstandswert
R2, wenn er leitend ist. Eine Beziehung von R0 < R1 < R2
wird zwischen den Widerstandswerten R0 bis R2 gebildet.
-
Die Sicherungsschaltung 402 enthält einen P-Kanal
MOS-Transistor 416, der zwischen den Leistungsversorgungsknoten
und einen Knoten N11 geschaltet ist, und der das Signal RASORX an
seinem Gateanschluss empfängt,
einen N-Kanal MOS-Transistor 418, der zwischen den Knoten
N11 und einem Knoten N12 geschaltet ist, und der an seinem Gateanschluss
das Signal RASORX empfängt,
ein Sicherungselement FUSESCEB, das zwischen den Knoten N12 und
den Knoten N10 geschaltet ist, eine Verriegelungsschaltung 420,
die das Potential am Knoten N11 verriegelt, und eine NOR-Schaltung 422, die
ein Ausgangssignal der Verriegelungsschaltung 420 und das
Signal ZRAD<0> empfängt, und
das Signal SCL<0> ausgibt. Die Verriegelungsschaltung 420 enthält einen
Inverter 424, der einen Eingang aufweist, der mit dem Knoten
N11 verbunden ist, und einen P-Kanal MOS-Transistor 426,
der zwischen den Leistungsversorgungsknoten und den Knoten N11 geschaltet
ist und der ein Ausgangssignal von dem Inverter 424 an
seinem Gateanschluss empfängt.
-
Die Sicherungsschaltung 402 enthält ein erstes
Sicherungselement. Die Sicherungsschaltungen 404, 406, 408, 410 enthalten
jeweils ein zweites, drittes, viertes und N-tes Sicherungselement.
Die Sicherungselemente FUSECA1 bis FUSECA7 gemäß 3 oder ein völlig irrelevantes Sicherungselement können als
Sicherungselemente verwendet werden, die in den Sicherungsschaltungen 404, 406, 408, 410 enthalten
sind.
-
Mit einem derartigen Verfahren kann
eine redundante Schaltung einen kompakten Gesamtaufbau aufweisen.
-
(Ausführungsbeispiel 6)
-
14 zeigt
ein Schaltungsdiagramm eines Aufbaus der Sicherungsschaltungseinheit,
die in dem Ausführungsbeispiel
6 verwendet wird.
-
Wie in 14 gezeigt,
weist die Sicherungsschaltungseinheit gemäß dem Ausführungsbeispiel 6 eine NAND-Schaltung 502 auf,
die Signale RASORX und TMSIG empfängt, einen P-Kanal MOS-Transistor 500,
der zwischen den Leistungsversorgungsknoten und den Knoten N12 geschaltet
ist und ein Ausgangssignal der NAND-Schaltung 502 an seinem Gateanschluss
empfängt,
und Sicherungsschaltungen 504, 506, 508, 510, 512,
die gemeinsam mit dem Knoten N12 verbunden sind.
-
Die Sicherungsschaltung 504 enthält einen P-Kanal
MOS-Transistor 546, der zwischen den Leistungsversorgungsknoten
und einen Knoten N13 geschaltet ist, und der an seinem Gateanschluss
das Signal RASORX empfängt,
ein Sicherungselement FUSESCEC, das ein Ende aufweist, welches mit dem
Masseknoten verbunden ist, einen N-Kanal MOS-Transistor 548,
der zwischen das andere Ende des Sicherungselements FUSESCEC und
den Knoten N13 geschaltet ist, und der an seinem Gateanschluss das
Signal RASORX empfängt,
eine Verriegelungsschaltung 550, die das Potential des
Knotens N13 verriegelt, und eine NOR-Schaltung 552, die
ein Ausgangssignal der Verriegelungsschaltung 550 und das
Signal ZRAD<0> empfängt und
das Signal SCL<0> ausgibt. Die Verriegelungsschaltung 550 enthält einen
P-Kanal MOS-Transistor 560, der zwischen den Leistungsversorgungsknoten
und einen Knoten N13 geschaltet ist, und der ein Ausgangssignal
eines Inverters 558 an seinem Gateanschluss empfängt, und
einen P-Kanal MOS-Transistor 564, der zwischen den Knoten
N12 und den Knoten N13 geschaltet ist, und das Ausgangssignal des
Inverters 558 an seinem Gateanschluss empfängt. Das
Ausgangssignal des Inverters 558 wird an die NOR-Schaltung 552 als
Ausgangssignal der Verriegelungsschaltung 550 geliefert.
-
Die Sicherungselemente FUSECA1 bis FUSECA7
gemäß 3 oder ein völlig irrelevantes Sicherungselement
können
in den Sicherungsschaltungen 506 bis 512 verwendet
werden.
-
Mit einem derartigen Aufbau kann
ebenfalls die gesamte redundante Schaltung kleiner ausgebildet werden.
-
(Ausführungsbeispiel 7)
-
Der Schärfegrad bei der Bestimmung
des Sicherungsdurchbrennzustandes kann eingestellt werden, indem
die Dauer der Bestimmungszeitperiode variiert wird.
-
15 zeigt
ein Schaltungsdiagramm eines Aufbaus der Sicherungsschaltungseinheit,
die in dem Ausführungsbeispiel
7 verwendet wird.
-
Wie in 15 gezeigt,
enthält
die Sicherungsschaltung gemäß dem siebenten
Ausführungsbeispiel
eine Pulserzeugungsschaltung 600, die eine Pulsbreite eines
Signals WINDOW variiert, das eine vorbestimmte Zeitperiode anzeigt,
in Antwort auf Steuersignale TM1 bis TM3, und eine Sicherungsschaltung 602,
die den Sicherungselementdurchbrennzustand während einer Zeitperiode bestimmt, die
durch das Signal WINDOW bestimmt ist.
-
Die Sicherungsschaltung 602 enthält einen P-Kanal
MOS-Transistor 602, der zwischen den Leistungsversorgungsknoten
und einen Knoten N14 geschaltet ist, und der das Signal RASORX an
seinem Gateanschluss empfängt,
ein Sicherungselement FUSESCED, das ein Ende aufweist, das mit dem Masseknoten
verbunden ist, und einen N-Kanal MOS-Transistor 608, der
zwischen das andere Ende des Sicherungselements FUSESCED und den
Knoten N14 geschaltet ist und an seinem Gateanschluss das Signal
RASORX empfängt.
-
Die Sicherungsschaltung 602 enthält ferner eine
Verbindungsschaltung 609, die den Knoten N14 mit einem
Knoten N15 in Antwort auf das Signal WINDOW verbindet, eine Verriegelungsschaltung 610, die
das Potential des Knotens N15 verriegelt, und eine NOR-Schaltung 612,
die ein Ausgangssignal der Verriegelungsschaltung 610 und
das Signal ZRAD<0> empfängt, und
das Signal SCL<0> ausgibt.
-
Die Verbindungsschaltung 609 enthält einen Inverter 624,
der das Signal WINDOW empfängt
und invertiert, einen P-Kanal MOS-Transistor 628, der zwischen
den Knoten N14 und den Knoten N15 geschaltet ist, und ein Ausgangssignal
des Inverters 624 an seinem Gateanschluss empfängt, und
einen N-Kanal MOS-Transistor 626, der zwischen den Knoten
N14 und den Knoten N15 geschaltet ist und an seinem Gateanschluss
das Signal WINDOW empfängt.
-
Die Verriegelungsschaltung 610 enthält einen
Inverter 630, der einen Eingang aufweist, der mit dem Knoten
N15 verbunden ist, und einen P-Kanal MOS-Transistor 632,
der zwischen den Leistungsversorgungsknoten und den Knoten N15 geschaltet
ist, und der ein Ausgangssignal des Inverters 630 an seinem
Gateanschluss empfängt.
-
Die Pulserzeugungsschaltung 600 enthält eine
Inversionsverzögerungsschaltung 614,
die in Antwort auf das Signal TM1 aktiviert wird, und die ein Signal
WINDOW_ORG in einer vorgeschriebenen kurzen Verzögerungszeitperiode invertiert
und verzögert,
um ein Signal auszugeben, eine Inversionsverzögerungsschaltung 616,
die in Antwort auf das Signal TM2 aktiviert wird, und die das Signal WINDOW_ORG
invertiert und verzögert,
in einer Inversionszeitperiode, mit einer Zwischenzeitdauer, die länger als
die der Inversionsverzögerungsschaltung 614 ist,
um das Signal auszugeben, und eine Inversionsverzögerungsschaltung 618,
die in Antwort auf das Signal TM3 aktiviert wird, und die das Signal WINDOW_ORG
in einer Verzögerungszeitperiode
invertiert und verzögert,
mit einer Dauer, die noch länger
als die der Inversionsverzögerungsschaltung 616 ist,
um das Signal auszugeben.
-
Die Pulserzeugungsschaltung 600 enthält ferner
eine NAND-Schaltung 620,
einen Inverter 622, der ein Ausgangssignal der NAND-Schaltung 620 empfängt und
invertiert und das Signal WINDOW ausgibt. Das Signal WINDOW_ORG
wird an einen Eingang der NAND-Schaltung 620 geliefert.
Der andere Eingang der NAND-Schaltung 620 ist mit einem Knoten
N19 verbunden, mit dem die Ausgänge
von den Inversionsverzögerungsschaltungen 614, 616, 618 verbunden
sind. Die Eingänge
der Verzögerungsschaltungen 614, 616, 618 sind
alle mit einem Knoten N16 verbunden, an den das Signal WINDOW_ORG
geliefert wird.
-
Die Inversionsverzögerungsschaltung 614 enthält einen
Inverter 634, der das Steuersignal TM1 empfängt und
invertiert, einen P-Kanal
MOS-Transistor 636, der zwischen den Knoten N16 und einen Knoten
N17 geschaltet ist und ein Ausgangssignal des Inverters 634 an
seinem Gateanschluss empfängt,
einen N-Kanal MOS-Transistor 638,
der zwischen den Knoten N16 und den Knoten N17 geschaltet ist und
das Steuersignal TM1 an seinem Gateanschluss empfängt, und
einen N-Kanal MOS-Transistor 640, der zwischen den Knoten
N17 und dem Masseknoten geschaltet ist und das Ausgangssignal des Inverters 634 an
seinem Gateanschluss empfängt.
-
Die Inversionsverzögerungsschaltung 614 enthält ferner
eine Inverterkette 642, die eine ungerade Anzahl an Stufen
aufweist, die einen Eingang der ersten Stufe aufweist, der mit dem
Knoten N17 verbunden ist, und einen Ausgang der letzten Stufe, der mit
einem Knoten N18 verbunden ist, einen P-Kanal MOS-Transistor 644,
der zwischen den Knoten N18 und den Knoten N19 geschaltet ist und
das Ausgangssignal des Inverters 634 an seinem Gateanschluss
empfängt,
und einen N-Kanal MOS-Transistor 646, der zwischen den
Knoten N18 und den Knoten N19 geschaltet ist und das Steuersignal
TM1 an seinem Gateanschluss empfängt.
-
In den Inversionsverzögerungsschaltungen 616, 618 werden
jeweils die Steuersignale TM2, TM3 anstelle des Steuersignals TM1
geliefert. Darüber
hinaus ist die Länge
der Inverterkette 642 derart eingestellt, dass die Länge der
Inversionsverzögerungsschaltungen
in der Reihenfolge der Inversionsverzögerungsschaltungen 614, 616, 618 erhöht wird.
Da der Aufbau der Inversionsverzögerungsschaltungen 616, 618 im übrigen gleich
dem der Inversionsverzögerungsschaltung 614 ist,
wird eine Beschreibung davon nicht wiederholt.
-
16 zeigt
ein Betriebswellenformdiagramm, das einen Betrieb der in 15 gezeigten Schaltung verdeutlicht.
-
Wie in den 15 und 16 gezeigt,
wenn der Befehl ACT zum Zeitpunkt t0 eingegeben wird, steigt entsprechend
das Signal WINDOW_ORG an. In Abhängigkeit
von einer Verzögerungszeit
seit dem Anstieg unterscheidet sich die Pulsbreite des Signals WINDOW,
wenn die Steuersignale TM1, TM2, TM3 aktiviert sind, wie in der
Figur gezeigt. Eine Zeitperiode, während der der Knoten N14 mit
dem Knoten N15 verbunden ist, kann folglich variiert werden.
-
Selbst wenn eine Vorrichtung vorhanden
ist, die unterschiedliche Zeitgebungen für eine Potentialänderung
des Knotens N14 aufweist, beispielsweise FALL A, FALL B, in Abhängigkeit
von dem Sicherungsdurchbrennzustand, kann der Defekt identifiziert
werden, indem die Fensterpulsbreite mittels der Steuersignale TM1
bis TM3 gesteuert wird. Umgekehrt kann ein nicht defekter Zustand
mittels des Steuersignal TM1 identifiziert werden.
-
17 zeigt.
ein Schaltungsdiagramm, das eine Abweichung des in 15 gezeigten Aufbaus zeigt.
-
In 17 ist
eine Pulserzeugungsschaltung 600A vorhanden, anstelle der
Pulserzeugungsschaltung 600 in dem Aufbau gemäß 15. Die Pulserzeugungsschaltung 600A enthält eine
NAND-Schaltung 652,
die das Signal WINDOW_ORG und das Signal RAS empfängt, eine
P-Kanal MOS-Transistor 654, der zwischen den Leistungsversorgungsknoten und
einen Knoten N20 geschaltet ist und ein Ausgangssignal der NAND-Schaltung 652 an
seinem Gateanschluss empfängt,
eine NAND-Schaltung 656, die das Signal RASORX und ein
Signal EXTWIN, das von einem externen Anschluss eingegeben worden
ist, empfängt,
einen Inverter 658, der ein Ausgangssignal der NAND-Schaltung 656 empfängt, und
einen N-Kanal MOS-Transistor 660,
der zwischen den Knoten N20 und den Masseknoten geschaltet ist,
und der ein Ausgangssignal des Inverters 658 empfängt.
-
Die Pulserzeugungsschaltung 600A enthält ferner
einen Inverter 661, der einen Eingang aufweist, der mit
dem Knoten N20 verbunden ist, einen Inverter 662, der ein
Ausgangssignal des Inverters 661 invertiert und selbiges
an den Knoten N20 ausgibt, und einen Inverter 663, der
das Ausgangssignal des Inverters 661 invertiert und das
Signal WINDOW ausgibt. Die Inverter 661, 662 bilden
eine Verriegelungsschaltung, die das Potential des Knoten N20 hält.
-
18 zeigt
ein Betriebswellenformdiagramm, das einen Betrieb der Schaltung,
wie in 17 gezeigt, verdeutlicht.
-
Wie in den 17 und 18 gezeigt,
wird ein Befehl ACT zu einem Zeitpunkt t0 eingegeben, und entsprechend
ein Signal WINDOW_ORG in gepulster Weise aktiviert. Das Signal EXTWIN,
das von dem externen Anschluss geliefert wird, ist auf L-Pegel gesetzt,
wenn der Befehl ACT geliefert wird. In Antwort auf das Ansteigen
des Signals WINDOW_ORG wird das Signal WINDOW von dem L-Pegel auf
H-Pegel aktiviert.
-
Wenn das Signal EXTWIN von L-Pegel
auf H-Pegel während
t4–t5
ansteigt, fällt
entsprechend das Signal WINDOW von H-Pegel auf L-Pegel. Durch Ändern der
Zeitgebung des Anstieg des Signals EXTWIN kann eine Zeitperiode,
während
der das Signal WINDOW aktiv ist, gesteuert werden.
-
Wie oben beschrieben kann mit dem
Aufbau gemäß dem Ausführungsbeispiel
7 ebenfalls der Schärfegrad
der Bestimmung des Sicherungsdurchtrennzustandes eingestellt werden,
in Bezug auf einen Fall, bei dem das Sicherungselement unvollständig durchtrennt
ist.
-
Obwohl die Erfindung im Vorangegangenen im
einzelnen beschrieben und dargestellt worden ist, ist es selbstverständlich,
dass dies nur beispielhaft geschehen ist, und der Schutzbereich
der Erfindung dadurch nicht eingeschränkt wird.