DE102004025977B4

DE102004025977B4 - Flash-Speicherbaustein

Info

Publication number: DE102004025977B4
Application number: DE102004025977A
Authority: DE
Inventors: In-Young Kim; June Lee; Oh-Suk Yongin Kwon
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-05-28
Filing date: 2004-05-18
Publication date: 2011-05-12
Anticipated expiration: 2024-05-19
Also published as: DE102004025977A1; US6967868B2; JP4542822B2; US20040240268A1; KR100512178B1; JP2004355797A; KR20040102599A

Abstract

Flash-Speicherbaustein mit
– einer Mehrzahl von Hauptbitleitungen,
– einer Mehrzahl von redundanten Bitleitungen,
– einer Mehrzahl von ersten Seitenpuffern (PB), welche jeweils als eine Mehrzahl von ersten Seitenpuffergruppen organisiert sind, die mit den Hauptbitleitungen verbunden sind,
– einer Mehrzahl von zweiten Seitenpuffern (PB), welche jeweils als eine Mehrzahl von zweiten Seitenpuffergruppen organisiert sind, die mit den redundanten Bitleitungen verbunden sind, wobei jede der ersten und zweiten Seitenpuffergruppen einen Ausgabe-P/F-Anschluss umfasst, welcher Bestanden/Nichtbestanden-Daten zur Verfügung stellt,
– einer Mehrzahl von Schmelzsicherungen (Fi), welche jeweils mit der Mehrzahl von ersten und zweiten Seitenpuffergruppen korrespondieren, wobei ein Ende von jeder der Sicherungen gemeinsam mit dem P/F-Anschluss in einer korrespondierenden Seitenpuffergruppe verbunden ist und das andere Ende mit einer Signalleitung verbunden ist,
– einer Bestanden/Nichtbestanden-Überprüfungsschaltung (210), um basierend auf einem Signal auf der Signalleitung ein gesamtes Bestanden/Nichtbestanden-Signal zu bestimmen,
– einer Adressengeneratorschaltung (130) zum Erzeugen einer internen...

Description

Die Erfindung betrifft einen Flash-Speicherbaustein.
Ein NAND-Flash-Speicherbaustein, der ein Beispiel für einen nichtflüchtigen Halbleiterspeicherbaustein ist, umfasst eine Seitenpufferschaltung zum Durchführen von verschiedenen Funktionen. Beispielsweise tastet die Seitenpufferschaltung zum Lesen von Daten aus Speicherzellen einer ausgewählten Seite Daten von der ausgewählten Seite ab und puffert die abgetasteten Daten. Zusätzlich speichert die Seitenpufferschaltung, wenn Daten in Speicherzellen der ausgewählten Seite programmiert werden, temporär Programmierdaten, die von außerhalb angelegt werden. Die Seitenpufferschaltung ist in der Lage, eine programmiergesperrte Zelle oder eine vollständig programmierte Zelle vor einer Programmierung zu bewahren. Beispiele von Seitenpuffern, welche die oben beschriebenen Funktionen ausführen, sind im US-Patent 5.790.458 mit dem Titel „Sense Amplifier For Nonvolatile Semiconductor Memory Device”, im US-Patent 5.761.132 mit dem Titel „Integrated Circuit Memory Device With Latchfree Page Buffers Therein For Preventing Read Failure” und im US-Patent 5.712.818 mit dem Titel „Data Loading Circuit For Partial Program Of Nonvolatile Semiconductor Memory” beschrieben.
Zur Durchführung eines Verifizierungsvorgangs zum Bestätigen, ob programmierte bzw. gelöschte Zellen eine Sollschwellwertspannung erreicht haben (ob programmierte oder gelöschte Zellen ausreichend programmiert bzw. gelöscht sind), tastet die Seitenpufferschaltung auf die gleiche Weise wie bei einem Abtastvorgang Datenbits aus Speicherzellen der ausgewählten Seite ab bzw. puffert sie. Um zu entscheiden, ob die zwischengespeicherten Datenbits „Bestanden”-Datenbits sind, stellt die Seitenpufferschaltung die zwischengespeicherten Datenbits einer Programmstatusdetektionsschaltung (die auch als Bestanden/Nichtbestanden-Detektionsschaltung bezeichnet wird) zur Verfügung, ohne die Daten auf andere Weise aus dem Seitenpuffer auszugeben. Ein NAND-Flash-Speicherbaustein mit der Programmstatusdetektionsschaltung ist im US-Patent 5.299.162 beschrieben.
Die Programmstatusdetektionsschaltung PS, die im US-Patent 5.299.162 offenbart ist, umfasst Pull-down-Transistoren PD1 bis PD1024, die jeweils mit Zwischenspeichern LT von Seitenpuffern PB verbunden sind. Die Pull-down-Transistoren PD1 bis PD1024 werden von invertierten Ausgängen/Q korrespondierender Zwischenspeicher LT gesteuert. Eine Programmier-/Löschverifikation wird wiederholend durchgeführt, bis alle Pull-down-Transistoren PD1 bis PD1024 sperrend geschaltet sind.
Nach den wiederholt ausgeführten Programmier-/Löschvorgängen wird von der Programmstatusdetektionsschaltung eine Feststellung getroffen, ob alle Speicherzellen normal programmiert/gelöscht sind. Sogar nach der Durchführung der Programmier-/Löschverifikation bei allen betroffenen Speicherzellen kann die Bestanden/Nichtbestanden-Überprüfungsschaltung einen Programmier-/Löschfehler anzeigen. Ein solcher Programmier-/Löschfehler kann beispielsweise durch eine defekte Speicherzelle erzeugt werden. Wird der Programmier-/Löschfehler durch eine defekte Speicherzelle hervorgerufen, dann kann/können die defekten Speicherzelle(n) auf bekannte Weise durch eine jeweilige redundante Zelle ersetzt werden. Nach einem solchen Austausch sollte kein Programmier-/Löschfehler angezeigt werden, bis eine zusätzliche Ursache für einen Fehler vorliegt.
In der Offenlegungsschrift US 2003/0081459 A1 ist ein Flash-Speicherbaustein offenbart, der eine Mehrzahl von Hauptbitleitungen, eine Mehrzahl von redundanten Bitleitungen, eine Mehrzahl von mit den Bitleitungen verbundenen Seitenpuffern, eine Mehrzahl von Schmelzsicherungen, welche jeweils mit einer zu einer Spalte eines zugehörigen Speicherzellenfeldes gehörigen Seitenpuffergruppe einerseits und mit einer gemeinsamen Signalleitung andererseits verbunden sind, um eine jeweils als defekt erkannte Speicherzellenspalte isolieren zu können, und eine Verifizierschaltung zum Verifizieren einer korrekten Datenprogrammierung der jeweiligen Speicherzellenspalte aufweist.
Der Erfindung liegt als Problem die Bereitstellung eines Flash-Speicherbausteins zugrunde, der die beschriebenen Unzulänglichkeiten des oben erwähnten Standes der Technik wenigstens teilweise vermeidet.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterspeicherbausteins mit den Merkmalen des Anspruchs 1.
Die Erfindung stellt einen Halbleiterspeicherbaustein mit einer flexiblen Spaltenredundanzstruktur zur Verfügung, die beispielsweise einen defekten Seitenpuffer reparieren kann, ohne die korrespondierende Spalte für defekt erklären zu müssen, und/oder einen Verifikationsfehler durch einen defekten Seitenpuffer verhindern kann.
Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Zusätzliche Merkmale und Vorteile der Erfindung werden durch die folgende detaillierte Beschreibung von in den Zeichnungen dargestellten, beispielhaften Ausführungsformen der Erfindung beschrieben. Es zeigen:
1 ein Blockschaltbild wenigstens eines Ausführungsbeispiels des erfindungsgemäßen Flash-Speicherbausteins,
2 ein Schaltbild für irgendeine von mehreren Seitenpufferschaltungen 110M und 110R aus 1 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
3 ein Schaltbild einer Schmelzsicherungsschaltung und der Seitenpufferschaltungen aus 1 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
4 ein Schaltbild einer Bestanden/Nichtbestanden-Überprüfungsschaltung aus 1 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
5 ein Zeitablaufdiagramm zur Darstellung der Funktionsweise der Bestanden/Nichtbestanden-Überprüfungsschaltung aus 4,
6 ein Schaltbild einer Spaltengatterschaltung 120R aus 1 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
7 ein Blockschaltbild einer Adressenspeicherschaltung und einer redundanten Spaltendecoderschaltung nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
8 ein Schaltbild eines Adressenspeicherblocks 160A und der redundanten Decoderschaltung 170B nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
9 ein Schaltbild einer der Schmelzsicherungsboxen aus 8 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
10 ein Schaltbild des Adressenspeicherblocks 160B und der redundanten Decoderschaltung 170B aus 7 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
11 ein Blockschaltbild einer Multiplexerschaltung 159 aus 1 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
12 ein Blockschaltbild einer Eingabe-/Ausgabesteuerschaltung aus 1 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
13 ein Schaltbild einer der Sicherungsboxen aus 12 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel,
14 ein Schaltbild irgendeiner von mehreren Decoderschaltungen aus 12 nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel und
15 ein Flussdiagramm zur Darstellung eines Reparaturvorgangs des Flash-Speicherbausteins nach wenigstens einem erfindungsgemäßen Ausführungsbeispiel.
Nachfolgend wird im Detail auf die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung Bezug genommen, die anhand von den dargestellten Ausführungsbeispielen beschrieben werden.
Bei der Entwicklung von Ausführungsbeispielen der vorliegenden Erfindung wurden beim Stand der Technik die nachfolgende Unzulänglichkeit erkannt, die Ursachen dafür bestimmt und das Problem überwunden. Die Programmstatusdetektionsschaltung aus dem US-Patent 5.299.162 kann einen Programmier-/Löschfehler auch wegen eines defekten Seitenpuffers zeigen. Ist einer der Seitenpuffer defekt, dann wird wenigstens einer von mehreren Pull-down-Transistoren PD1 bis PD1024 der Programmstatusdetektionsschaltung dauerhaft leitend geschaltet. Daraus resultiert, dass die Ausgabe der Programmstatusdetektionsschaltung dauerhaft einen Programmier-/Löschfehler anzeigt. Das macht es schwierig, beispielsweise in einer Situation, in der eine defekte Speicherzelle ebenfalls den Programmier-/Löschfehler verursacht hat, die Abwesenheit eines Programmier-/Löschfehlers als Bestätigung dafür zu verwenden, dass die defekte Speicherzelle ausgetauscht worden ist. Wenigstens ein Ausführungsbeispiel der Erfindung löst dieses Problem dadurch, dass ein Halbleiterspeicherbaustein mit einer flexiblen Spaltenredundanzstruktur zur Verfügung gestellt wird, die beispielsweise einen defekten Seitenpuffer isolieren kann, ohne die korrespondierende Spalte als defekt erklären zu müssen.
1 zeigt ein Blockschaltbild eines Flash-Speicherbausteins 100 gemäß wenigstens einem Ausführungsbeispiel der vorliegenden Erfindung.
Wie aus 1 ersichtlich ist, umfasst der Flash-Speicherbaustein 100 ein Feld mit einem Hauptzellenfeld 100M und einem redundanten Zellenfeld 100R. Das Hauptzellenfeld 100M umfasst Hauptspalten (Hauptbitleitungen), die z. B. jeweils mit einer von mehreren NAND-Ketten korrespondieren (wie bekannt ist). Jede NAND-Kette kann einen Kettenauswahltransistor, einen Masseauswahltransistor und Hauptzellen umfassen, die in Reihe zwischen dem Kettenauswahltransistor und dem Massetransistor eingeschleift sind. Das redundante Zellenfeld 100R stellt redundante Spalten zur Verfügung, die für defekte Spalten des Hauptzellenfeldes 100M eingesetzt werden können, und kann NAND-Ketten umfassen, die jeweils mit einer von mehreren redundanten Spalten (redundanten Bitleitungen) korrespondieren. Es versteht sich, dass die Spalten des redundanten Zellenfelds 100R aus den gleichen (oder im Wesentlichen gleichen) Schaltungen wie diejenigen des Hauptzellenfeldes 100M aufgebaut sind. Als Effekt kann das redundante Zellenfeld 100R es so aussehen lassen, als ob eine defekte Spalte repariert worden ist.
Eine Seitenpufferschaltung 110M tastet über die Hauptbitleitungen während eines Lesevorgangs Daten aus dem Hauptzellenfeld 100M ab. Zusätzlich treibt die Seitenpufferschaltung 110M die Hauptbitleitungen auf einen Pegel einer Versorgungsspannung oder einer Massespannung in Abhängigkeit von einem Programmier-/Löschvorgang. Die Seitenpufferschaltung 110M umfasst eine Mehrzahl von Seitenpuffern (die in 1 nicht, aber in anderen Figuren dargestellt sind), die jeweils mit einer der Hauptbitleitungen verbunden sind, wobei die Seitenpuffer in eine Mehrzahl von Gruppen aufgeteilt sind. Eine Spaltengatterschaltung 120M (die als Y-Gatter bezeichnet wird) reagiert auf Auswahlsignale von einer Hauptspaltendecoderschaltung 140, um nacheinander Seitenpuffer der Seitenpufferschaltung 110M auf einem Byte-/Wortauflösungsniveau innerhalb der Schaltung 110M auszuwählen. Während eines Lesevorgangs werden Byte-/Wortdaten der ausgewählten Seitenpuffer über eine Multiplexerschaltung 150 zu Datenleitungen DLk übertragen. Während eines Programmiervorgangs werden Byte-/Wortdaten, die auf den Datenleitungen DLk programmiert werden sollen, über die Multiplexerschaltung 150 und die Spaltengatterschaltung 120M in die ausgewählten Seitenpuffer geladen.
Eine Adresse XA, die von außerhalb angelegt wird, wird in eine Zählerschaltung 130 geladen. Um Seitenpuffer mit dem Byte-/Worteinheitsniveau auszuwählen, erhöht die Zählerschaltung 130 sequentiell die geladene Adresse, um eine interne Adresse ADD_int zu erzeugen. Die Hauptspaltendecoderschaltung 140 reagiert auf die interne Adresse ADD_int von der Zählerschaltung 130, um Auswahlsignale zu erzeugen. Während einer normalen Betriebsart erzeugt die Zählerschaltung 130 die interne Adresse ADD_int, um sequentiell Hauptspalten (Seitenpuffer der Seitenpufferschaltung 110M) aus dem Hauptzellenfeld 100M auszuwählen. Während einer Testbetriebsart (die auch als Abtastbetriebsart bezeichnet wird), werden die Daten von allen Seitenpuffern der Seitenpufferschaltungen 110M und 110R zur Überprüfung, z. B. durch eine Bestanden/Nichtbestanden-Überprüfungsschaltung 210, ausgegeben. Wie bekannt ist, kann ein Abtastflagsignal benutzt werden, um die Testbetriebsart anzuzeigen. Wird ein Abtastflagsignal FY_SCAN aktiviert, dann erzeugt die Zählerschaltung 130 die interne Adresse ADD_int, um Hauptspalten (Seitenpuffer der Seitenpufferschaltung 110M) des Hauptzellenfeldes 100M ebenso wie redundante Spalten (Seitenpuffer der Seitenpufferschaltung 110R) des redundanten Zellenfeldes 100R nacheinander auszuwählen.
Analog tastet die Seitenpufferschaltung 110R, wie aus 1 ersichtlich ist, über eine oder mehrere redundante Bitleitungen während eines Lesevorgangs Daten aus dem redundanten Zellenfeld 100R ab. Zusätzlich treibt die Seitenpufferschaltung 110R die eine oder mehreren redundanten Bitleitungen auf einen Pegel der Versorgungsspannung oder der Massespannung in Abhängigkeit von einem Programmier-/Löschvorgang. Die Seitenpufferschaltung 110R umfasst eine Mehrzahl von Seitenpuffern (die in 1 nicht, aber in anderen Figuren dargestellt sind), die mit je einer der redundanten Bitleitungen verbunden sind. Die Spaltengatterschaltung 120R (als Y-Gatter bezeichnet) reagiert auf Auswahlsignale von einer Schalterschaltung 180, um einen Seitenpuffer der Seitenpufferschaltung 110R auszuwählen. Während eines Lesevorgangs werden anstatt der Daten der defekten Spalte in der Seitenpufferschaltung 110M Daten aus dem korrespondierenden ausgewählten Seitenpuffer in der Seitenpufferschaltung 110R über die Multiplexerschaltung 150 zur Datenleitung DLk übertragen. Während eines Programmiervorgangs werden zu programmierende Daten, die mit der defekten Spalte in der Seitenpufferschaltung 110M korrespondieren, über die Multiplexerschaltung 150 und die Spaltengatterschaltung 120R in den korrespondierenden ausgewählten Seitenpuffer der Seitenpufferschaltung 110R geladen.
Die Multiplexerschaltung 150 arbeitet in Reaktion auf eine Ausgabe einer Eingabe-/Ausgabesteuerschaltung 220. Ist eine angelegte Adresse (eine Ausgabeadresse der Zählerschaltung) beispielsweise eine Adresse einer defekten Spalte in der Seitenpufferschaltung 110M, dann wählt die Multiplexerschaltung 150 eine korrespondierende Ersatzspalte in der Seitenpufferschaltung 110R über die Spaltengatterschaltung 120R anstatt der defekten Spalte der Seitenpufferschaltung 110M über die Spaltengatterschaltung 120M aus. Im Gegensatz dazu wählt die Multiplexerschaltung 150 die gewünschten unter den Ausgaben der Spaltengatterschaltung 120M aus und verbindet sie mit den korrespondierenden Datenleitungen, wenn die angelegte Adresse nicht die Adresse einer defekten Spalte ist.
Eine Adressenspeicherschaltung 160 speichert eine oder mehrere Adressen von (oder in anderen Worten Zeiger auf) einer oder mehreren Hauptspalten in der Seitenpufferschaltung 110M. Zudem speichert die Adressenspeicherschaltung 160 eine oder mehrere Adressen, die auf die Seitenpuffergruppe zeigen, die einen defekten Seitenpuffer umfasst. Dies wird später detaillierter beschrieben. Eine redundante Spaltendecoderschaltung 170 reagiert auf die Ausgabe der Adressenspeicherschaltung 160 und die interne Adresse ADD_int, um Auswahlsignale zu erzeugen. Die Auswahlsignale vom redundanten Spaltendecoder 170 werden über die Schalterschaltung 180 zur Spaltengatterschaltung 120R übertragen. Eine Testdecoderschaltung 190 arbeitet in Reaktion auf das Abtastflagsignal FY_SCAN und erzeugt Auswahlsignale durch Decodieren der internen Adresse ADD_int.
Die Auswahlsignale von der Testdecoderschaltung 190 werden über die Schalterschaltung 180 zur Spaltengatterschaltung 120R übertragen. Die Schalterschaltung 180 arbeitet in Reaktion auf das Abtastflagsignal FY_SCAN. Ist beispielsweise das Abtastflagsignal FY_SCAN aktiviert, dann überträgt die Schalterschaltung 180 eine Ausgabe der redundanten Spaltendecoderschaltung 170 zur Spaltengatterschaltung 120R. Ist das Abtastflagsignal FY_SCAN aktiviert, dann überträgt die Schalterschaltung 180 eine Ausgabe der Testdecoderschaltung 190 zur Spaltengatterschaltung 120R.
Wie aus 1 weiter ersichtlich ist, umfasst der Flash-Speicherbaustein 100 eine Schmelzsicherungsbox 200 und die Bestanden/Nichtbestanden-Überprüfungsschaltung 210. Die Sicherungsbox 200 überträgt Bestanden/Nichtbestanden-Daten, die von Seitenpuffergruppen der Seitenpufferschaltungen 110M und 110R ausgegeben werden, zur Bestanden/Nichtbestanden-Überprüfungsschaltung 210. Die Bestanden/Nichtbestanden-Überprüfungsschaltung 210 entscheidet, ob ein aktueller Programmier-/Löschvorgang gemäß der eingegebenen Daten normal ausgeführt wurde oder nicht. Ist wenigstens einer der Seitenpuffer einer Seitenpuffergruppe defekt, dann kann die Sicherungsbox 200 die Seitenpuffergruppe, welche den defekten Seitenpuffer umfasst, von der Bestanden/Nichtbestanden-Überprüfungsschaltung 210 elektrisch trennen. Dies wird später detaillierter beschrieben.
2 zeigt ein Schaltbild für irgendeinen der Seitenpuffer der Seitenpufferschaltungen 110M und 110R aus 1 gemäß wenigstens einem erfindungsgemäßen Ausführungsbeispiel.
In 2 ist ein Seitenpuffer PB dargestellt, der jeweils nur mit einer Hauptbitleitung oder redundanten Bitleitung verbunden ist, die anderen Seitenpuffer, die mit den entsprechenden anderen Hauptbitleitungen bzw. redundanten Bitleitungen verbunden sind, können jedoch aus der gleichen (oder im Wesentlichen gleichen), in 2 dargestellten Schaltung aufgebaut sein. Wie aus 2 ersichtlich ist, umfasst der Seitenpuffer PB drei PMOS-Transistoren M1, M2 und M7, vier NMOS-Transistoren M3, M4, M5 und M6 und einen Zwischenspeicher LATZ mit zwei Invertern INV1 und INV2, die wie in 2 dargestellt verschaltet sein können. Eine Bitleitung BLi (oder in anderen Worten ein i-te Spalte) des Hauptzellenfeldes 100R oder des redundanten Zellenfeldes 100M ist mit den Transistoren M1 und M5 verbunden. Die Funktionsweise von Seitenpuffern ist allgemein bekannt. Daher wird die weitere Beschreibung des Seitenpuffers PB kurz gehalten.
Wie aus 2 ersichtlich ist, lädt der PMOS-Transistor M7 während des Betriebs des Seitenpuffers PB selektiv ein Signalleitungssegment nWDk mit der Versorgungsspannung gemäß einem logischen Pegel an einem Knoten ND1 des Zwischenspeichers LAT1. Das Signalleitungssegment nWDk wird durch die Bestanden/Nichtbestanden-Überprüfungsschaltung 210 aus 1 auf den Massespannungspegel vorgeladen. Ein logischer niedriger Pegel auf dem Signalleitungssegment nWDk zeigt an, dass eine Speicherzelle mit dem Seitenpuffer PB verbunden ist, die normal programmiert/gelöscht worden ist. Im Gegensatz dazu zeigt ein logischer hoher Pegel auf dem Signalleitungssegment nWDk an, dass die mit dem Seitenpuffer PB verbundene Speicherzelle nicht ausreichend programmiert/gelöscht worden ist.
3 zeigt ein detaillierteres Blockschaltbild der Sicherungsschaltung 200 und der Seitenpufferschaltungen 100M und 100R aus 1 gemäß wenigstens einem erfindungsgemäßen Ausführungsbeispiel.
Wie aus 3 ersichtlich ist, umfasst die Seitenpufferschaltung 110M eine Mehrzahl von Seitenpuffergruppen PBG0 bis PBGi. Jede Seitenpuffergruppe PBG0 bis PBGi kann beispielsweise acht Seitenpuffer PB umfassen. Wie aus 3 ersichtlich ist, kann ein Seitenpuffer innerhalb der Breite von acht Bitleitungen angeordnet (oder ausgelegt) sein. Aus diesem Grund sollten acht Seitenpuffer PB senkrecht zu einer Bitleitungsrichtung angeordnet sein. PMOS-Transistoren M7 der Seitenpuffer PB in jeder Seitenpuffergruppe PBGk sind gemeinsam mit einem korrespondierenden Signalleitungssegment nWDk verbunden und das Signalleitungssegment nWDk ist elektrisch über eine korrespondierende Sicherung Fk mit der Signalleitung PB_nWD verbunden. Beispielsweise sind PMOS-Transistoren M7 der Seitenpuffer PB einer Seitenpuffergruppe PBG0 gemeinsam mit dem Signalleitungssegment nWD0 verbunden, das über eine Schmelzsicherung F0 mit der Signalleitung PB_NWD verbunden ist.
Analog umfasst die Seitenpufferschaltung 110R, wie aus 3 ersichtlich ist, eine Mehrzahl von Seitenpuffergruppen RPBG0 bis RPBGj. Jede Seitenpuffergruppe RPBGi kann beispielsweise acht Seitenpuffer PB umfassen. Ein Seitenpuffer kann innerhalb der Breite von acht Bitleitungen angeordnet sein und deshalb sollten acht Seitenpuffer PB senkrecht zur Bitleitungsrichtung angeordnet sein. PMOS-Transistoren M7 der Seitenpuffer PB in jeder Seitenpuffergruppe RPBGk sind gemeinsam mit einem korrespondierenden Signalleitungssegment nWDk verbunden, das elektrisch über eine korrespondierende Sicherung Fk mit der Signalleitung PB_nWD verbunden ist. Beispielsweise sind die PMOS-Transistoren M7 der Seitenpuffer PB der Seitenpuffergruppe RPBG0 gemeinsam mit dem Signalleitungssegment nWDi + 1 verbunden, das über eine Sicherung Fi + 1 mit der Signalleitung PB_NWD verbunden ist.
In 3 sind Sicherungen F0 bis Fi + j Teile der Sicherungsschaltung 200. Jede Sicherung Fk kann beispielsweise eine Laserschmelzsicherung sein.
Wird irgendeine Hauptspalte des Hauptzellenfelds 100M als defekt bestimmt, dann kann eine redundante Spalte des redundanten Zellenfeldes 100R für sie eingesetzt werden, was später detaillierter beschrieben wird. Wird ein Seitenpuffer PB in irgendeiner Seitenpuffergruppe PBGk als defekt bestimmt, dann kann die Seitenpuffergruppe PBGk, welche den defekten Seitenpuffer PB umfasst, elektrisch von der Signalleitung PB_nWD mittels Durchtrennen (oder in anderen Worten ausgedrückt durch Zerstören) einer korrespondierenden Sicherung getrennt werden. Existiert beispielsweise ein defekter Seitenpuffer in der Seitenpuffergruppe PBG0, dann kann eine mit der Seitenpuffergruppe PBG0 korrespondierende Sicherung F0 durchtrennt werden. Ist eine Sicherung Fk durchtrennt, dann kann die zugehörige Seitenpuffergruppe PBGk als vollständig irrelevant für Programmier-/Löschverifizierungsvorgänge betrachtet werden. In anderen Worten ausgedrückt, die defekte Seitenpuffergruppe PBGk hat keinen Einfluss mehr auf die Ergebnisse der Bestanden/Nichtbestanden-Überprüfungsschaltung 210, wenn die Sicherung Fk durchtrennt ist. Die defekte Seitenpuffergruppe PBGk kann durch eine Seitenpuffergruppe des redundanten Zellenfeldes 100R ersetzt werden, was später detaillierter beschrieben wird.
4 zeigt ein detaillierteres Schaltbild der Bestanden/Nichtbestanden-Überprüfungsschaltung 210 aus 1 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel. 5 zeigt ein Zeitablaufdiagramm zur Darstellung der Funktionsweise der Bestanden/Nichtbestanden-Überprüfungsschaltung 210 aus 4.
Wie aus 4 ersichtlich ist, umfasst die Bestanden/Nichtbestanden-Überprüfungsschaltung 210 einen Inverter INV3 mit drei Zuständen, NMOS-Transistoren M9 und M10 und Inverter INV4 bis INV7, die wie in 4 dargestellt verschaltet sind. Die Inverter INV4 und INV5 sind Komponenten eines Zwischenspeichers LAT2. In 5 wird, wenn ein Steuersignal INT_PPWRRUP in einer Pulsform aktiviert wird, ein Signal (das in 5 nicht dargestellt ist) an einem Ausgabeknoten ND2 des Zwischenspeichers LAT2 auf einen hohen logischen Pegel initialisiert. Ist das Steuersignal aktiviert, dann wird die Signalleitung PB_nWD (von der Sicherungsbox 200) durch den NMOS-Transistor M9 auf einen logisch niedrigen Pegel, z. B. auf Massespannungspegel, gesetzt. Während ein Steuersignal WD1ch auf einem hohen Pegel aktiviert ist, wird ein logischer Zustand der Signalleitung PB_nWD im Zwischenspeicher LAT2 zwischengespeichert. Das zwischengespeicherte Signal kann über die Inverter INV6 und INV7 ausgegeben werden, wobei die Ausgabe des Inverters INV7 das Abtastflagsignal FY_SCAN repräsentiert. Auf einem niedrigen Pegel zeigt das Abtastflagsignal FY_SCAN an, dass der aktuelle Programmier-/Löschvorgang normal (ohne Fehler) ausgeführt worden ist. Auf einem hohen Pegel zeigt das Abtastflagsignal FY_SCAN an, dass der aktuelle Programmier-/Löschvorgang nicht normal ausgeführt worden ist (eine oder mehrere Fehlerursachen liegen vor).
6 zeigt ein Schaltbild der Spaltengatterschaltung 120R aus 1 gemäß wenigstens einem erfindungsgemäßen Ausführungsbeispiel.
Wie aus 6 ersichtlich ist, wird die Spaltengatterschaltung 120R durch Reagieren auf Auswahlsignale YCR_Lmn und YCR_Mx betrieben (in diesem Ausführungsbeispiel wird zur Vereinfachung der Darstellung/Diskussion angenommen, dass m = 0 bis 3, n = 0 bis 1 und x = 0 bis 7 ist, wobei natürlich alternativ andere Werte für m, n und x implementiert werden können), die über die Schalterschaltung 180 aus 1 empfangen werden, und umfasst eine Mehrzahl von Passiertransistoren M15 bis M30. Die Passiertransistoren M15 bis M22 sind als Komponenten in einer Spaltengatterschaltung YG0 enthalten und die Passiertransistoren M23 bis M30 sind als Komponenten in einer Spaltengatterschaltung YG1 enthalten.
In 6 wird wiederum zur Vereinfachung der Darstellung/Diskussion angenommen, dass die Seitenpufferschaltung 100R nur zwei Seitenpuffergruppen umfasst (es kann alternativ eine andere Anzahl von Seitenpuffergruppen implementiert werden), mit denen jeweils die Spaltengattereinheiten YG0 und YG1 korrespondieren. Wie die Seitenpufferschaltung 110M hat jede der Seitenpuffergruppen der Seitenpufferschaltung 110R, wie bereits erwähnt, acht Seitenpuffer PB, welche jeweils mit einer von acht Bitleitungen verbunden sind. Drainanschlüsse der Passiertransistoren M15 bis M22 sind jeweils mit dem korrespondierenden Seitenpuffer PB verbunden. Zusätzlich sind Sourceanschlüsse der Passiertransistoren M15 bis M22 gemeinsam mit einem Knoten ND3 verbunden. Der Knoten ND3 (und das dort anliegende Signal, das als redundante Daten RD bezeichnet ist), ist gemeinsam mit einem Eingabeanschluss eines jeden Multiplexers der Multiplexerschaltung 150 verbunden, die nachfolgend detaillierter beschrieben wird.
Gemäß wenigstens einem erfindungsgemäßen Ausführungsbeispiel werden, wenn eine Hauptspalte defekt ist, redundante Spalten für die defekte Hauptspalte und eine benachbarte Hauptspalte eingesetzt. In anderen Worten ausgedrückt, wenn eine Hauptspalte defekt ist, werden zwei Hauptspalten durch redundante Spalten ersetzt. Zusätzlich kann eine Seitenpuffergruppe, die einen defekten Seitenpuffer umfasst (nachfolgend auch als defekte Seitenpuffergruppe bezeichnet), wie bereits ausgeführt, als vollständig irrelevant für die Signalleitung PB_nWD betrachtet werden. Die defekte Seitenpuffergruppe der Seitenpufferschaltung 110M wird durch eine korrespondierende Seitenpuffergruppe der Seitenpufferschaltung 110R ersetzt. In anderen Worten ausgedrückt, ein Flash-Speicherbaustein gemäß wenigstens einem erfindungsgemäßen Ausführungsbeispiel ist in der Lage, sowohl defekte Spalten als auch defekte Seitenpuffergruppen scheinbar zu reparieren. In der Y-Gatterschaltung 120R aus 6 steht die Spaltengattereinheit YG0 zur Verfügung, um redundante Spalten für defekte Hauptspalten einzusetzen, und die Spaltengattereinheit YG1 steht zur Verfügung, eine redundante Spaltenpuffergruppe für eine defekte Seitenpuffergruppe einzusetzen, wie nachfolgend ausführlich beschrieben wird.
Treten die Umstände einer defekten Hauptspalte auf, dann wird eine Adresse der defekten Hauptspalte in der Adressenspeicherschaltung 160 aus 1 gespeichert. Hierbei werden redundante Spalten eingesetzt, um defekte Hauptspalten und benachbarte Hauptspalten zu ersetzen. Irgendeine der ersetzenden redundanten Spalten wird während eines normalen Lese-/Programmiervorgangs ausgewählt. Werden beispielsweise redundante Spalten mit den entsprechenden Passiertransistoren M15 und M16 benutzt, um defekte Hauptspalten zu ersetzen, dann wird nur eines der Auswahlsignale YCR_L00 und YCR_L01 aktiviert und das andere Signal bleibt deaktiviert. Die restlichen Passiertransistorpaare M17 und M18, M19 und M20 und M21 und M22 könne auf die gleiche Weise gesteuert werden, wie bereits beschrieben. Daher wird, wenn eine defekte Seitenpuffergruppe auftritt, eine mit der defekten Seitenpuffergruppe verbundene Sicherung durchtrennt. Die Adresse der defekten Seitenpuffergruppe wird in der Adressenspeicherschaltung 160 aus 1 gespeichert. Daraus resultiert, dass die defekte Seitenpuffergruppe in der Seitenpufferschaltung 110M durch eine korrespondierende Seitenpuffergruppe der Seitenpufferschaltung 120R ersetzt wird, um einen Lese-/Programmiervorgang zu unterstützen. Irgendeine unter den redundanten Spalten der eingesetzten Seitenpuffergruppe wird durch die Spaltengattereinheit YG1 ausgewählt. Während eines normalen Lese-/Programmiervorgangs wird beispielsweise nur eines der Auswahlsignale YCR_M0 bis YCR_M7 aktiviert und die anderen bleiben deaktiviert.
7 zeigt ein detaillierteres Blockschaltbild der Adressenspeicherschaltung 160 und der redundanten Spaltendecoderschaltung 170 aus 1 gemäß wenigstens einem erfindungsgemäßen Ausführungsbeispiel.
Wie aus 7 ersichtlich ist, umfasst die Adressenspeicherschaltung 160 zwei Adressenspeicherblöcke 160A und 160B und die redundante Spaltendecoderschaltung 170 umfasst zwei redundante Spaltendecoder 170A und 170B. Der Adressenspeicherblock 160A speichert eine Adresse einer defekten Hauptspalte und der Adressenspeicherblock 160B speichert eine Adresse einer defekten Seitenpuffergruppe. Stimmt die in den Block 160A eingegebene Adresse A1 bis A7 mit der gespeicherten Adresse überein, dann aktiviert der Adressenspeicherblock 160A irgendeines der redundanten Freigabesignale RY_Li (in diesem Ausführungsbeispiel wird zur Vereinfachung der Darstellung/Beschreibung angenommen, dass i = 0 bis 3 ist, alternativ können auch andere Werte implementiert werden). Stimmt die eingegebene Adresse A3 bis A7 mit der gespeicherten Adresse überein, dann aktiviert der Adressenspeicherblock 160B das redundante Freigabesignal RY_M. Die redundante Spaltendecoderschaltung 170 umfasst die zwei redundanten Spaltendecoder 170A und 170B. Der redundante Spaltendecoder 170A empfängt das redundante Freigabesignale RY_Li und die Adresse A0. Ist irgendeines der redundanten Freigabesignale RY_Li aktiviert, dann aktiviert der redundante Spaltendecoder 170A irgendeines von Auswahlsignalen YCR_Lmn gemäß dem Adressensignal A0. Der redundante Spaltendecoder 170B empfängt das redundante Freigabesignal RY_M und die Adressensignale A0 bis A2. Ist das redundante Freigabesignal RY_M aktiviert, dann aktiviert der redundante Spaltendecoder 170B irgendeines von Auswahlsignalen YCR_Mx gemäß den Adressensignalen A0 bis A2.
8 zeigt ein detaillierteres Schaltbild des Adressenspeicherblocks 160A und des redundanten Spaltendecoders 170A aus 7 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel. 9 zeigt ein Schaltbild einer der Sicherungsboxen 161 bis 164 aus 8 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel.
Wie aus 8 ersichtlich ist, umfasst der Adressenspeicherblock 160A vier Sicherungsboxen 161, 162, 163 und 164. Jede der Sicherungsboxen 161 bis 164 speichert eine Adresse einer defekten Hauptspalte. Jede der Sicherungsboxen 161 bis 164 aktiviert ein korrespondierendes redundantes Freigabesignal, wenn die eingegebene Adresse A1 bis A7 mit der gespeicherten Adresse übereinstimmt. Wie aus 9 ersichtlich ist, umfasst die Sicherungsbox, z. B. 161, eine Mehrzahl von Transistoren M15 bis M24, eine Mehrzahl von Schmelzsicherungen (z. B. Laserschmelzsicherungen) F10 bis F17 und einen Inverter INV37, die wie in 9 dargestellt verschaltet sind. Die anderen Sicherungsboxen 162 bis 164 weisen den gleichen (oder im Wesentlichen gleichen) Schaltungsaufbau auf, wie er in 9 dargestellt ist, daher wird auf eine weitere Beschreibung verzichtet.
In diesem Ausführungsbeispiel muss nur eine Adresse mit 7-Bit in einer Sicherungsbox gespeichert werden, da zwei benachbarte Hauptspalten gleichzeitig durch redundante Spalten ersetzt werden. Aus diesem Grund werden die Sicherungen F10 und F11, die sich auf ein LSB-Adressenbit beziehen, nicht durchtrennt. Werden Hauptspalten durch eine Spalteneinheit repariert, dann kann eine Adresse mit 8-Bit in einer Sicherungsbox gespeichert werden. In diesem Fall werden die Sicherungen F10 und F11, die sich auf das LSB-Adressenbit A0 beziehen, ebenfalls selektiv durchtrennt.
Um eine Adresse einer defekten Hauptspalte zu speichern, können die Sicherungen F10 und F11 selektiv durchtrennt werden, um einen Strompfad zwischen einem Knoten ND4 und der Massespannung zu bilden. Ist die Adresse A1 bis A7 einer defekten Spalte beispielsweise „1111111”, dann werden Sicherungen F13, F15, ..., F17 durchtrennt, die sich auf komplementäre Adressensignale nA1 bis nA7 beziehen, und Sicherungen F12, F14, ..., F16, die sich auf die Adressensignale A1 bis A7 beziehen, werden nicht durchtrennt. In diesem Fall wird ein Strompfad zwischen den Transistoren M15 und M24 nur gebildet, wenn eine Adresse mit dem Wert „1111111” eingegeben wird. Als Ergebnis wird ein Flagsignal RY_L0 mit einem hohen Pegel aktiviert.
Wie weiter aus 8 ersichtlich ist, umfasst der redundante Spaltendecoder 170A eine Mehrzahl von NAND-Gattern (G1 bis G8) und eine Mehrzahl von Invertern (INV8 bis INV19), die wie in 8 dargestellt verschaltet sind. Der redundante Spaltendecoder 170A reagiert auf Ausgabesignale RY_L0 bis RY_L3 des Adressenspeicherblocks 160A und das Adressensignal A0, um irgendeines der Auswahlsignale YCR_L00 bis YCR_L31 zu aktivieren. Ist beispielsweise das redundante Freigabesignal RY_L0 aktiviert und hat das Adressensignal A0 den Wert „0”, dann ist das Auswahlsignal YCR_L01 aktiviert. Resultierend wird der Passiertransistor M16 der Spaltengattereinheit YG0 aus 6 leitend geschaltet. Ist das redundante Freigabesignal RY_L0 aktiviert und hat das Adressensignal A0 den Wert „1”, dann ist das Auswahlsignal YCR_L00 aktiviert. Deshalb wird der Passiertransistor M15 der Spaltengattereinheit TG0 leitend geschaltet.
10 zeigt ein Schaltbild des Adressenspeicherblocks 160B und des redundanten Spaltendecoders 170B aus 7 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel.
Wie aus 10 ersichtlich ist, speichert der Adressenspeicherblock 160B eine Adresse der defekten Seitenpuffergruppe. Zusätzlich aktiviert der Adressenspeicherblock 160B das redundante Freigabesignal RY_M, wenn die in den Block 160 eingegebene Adresse A3 bis A7 mit der gespeicherten Adresse übereinstimmt. Der Adressenspeicherblock 160B kann die in 9 dargestellte Schaltungsanordnung umfassen und eine Adresse A3 bis A7 mit 5-Bit speichern. Aus diesem Grund werden Sicherungen nicht durchtrennt, die sich auf niedrigere Adressensignale A0 bis A2 beziehen. Ist der Seitenpuffer innerhalb einer Breite angeordnet, in der 16 Bitleitungen angeordnet sind, dann speichert der Adressenspeicherblock 160B eine Adresse A4 bis A7 mit 4-Bit und Sicherungen, die sich auf die niedrigeren Adressensignale A0 bis A3 beziehen, werden nicht durchtrennt unabhängig von einer zu speichernden Adresse.
Der redundante Spaltendecoder 170B umfasst UND-Gatter G9 bis G16 und Inverter INV22 bis INV24, die wie in 10 dargestellt verschaltet sein können. Wird das redundante Freigabesignal RY_M aktiviert und haben die Adressensignale A0 bis A2 den Wert „000”, dann wird das Ausgabesignal YCR_M7 des UND-Gatters G16 aktiviert. Deshalb wird der Passiertransistor M30 der Spaltengattereinheit YG1 aus 6 leitend geschaltet. Wird das redundante Freigabesignal RY_M aktiviert und haben die Adressensignale A0 bis A2 den Wert „111”, dann wird das Ausgabesignal YCR_M0 des UND-Gatters G9 aktiviert. Resultierend wird der Passiertransistor M23 der Spaltengattereinheit aus 6 leitend geschaltet.
11 zeigt ein Blockschaltbild der Multiplexerschaltung 150 aus 1 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel.
Wie aus 11 ersichtlich ist, umfasst die Multiplexerschaltung 150 gemäß der vorliegenden Erfindung eine Mehrzahl von Multiplexern (z. B. acht Multiplexer 151, 152, 153, ..., 158). Jeder Multiplexer 151 bis 158 hat zwei Eingabeanschlüsse, einen Auswahlanschluss und einen Ausgabeanschluss. Korrespondierende Auswahlsignale IOSLT0 bis IOSLT7 werden jeweils an die Auswahlanschlüsse der Multiplexer 151 bis 158 angelegt. Korrespondierende Hauptdaten MD0 bis MD7 werden an die ersten Eingabeanschlüsse der Multiplexer 151 bis 158 angelegt und redundante Daten RD (die, wie oben ausgeführt ist, dem Signal am Knoten ND3 entsprechen) werden gemeinsam den zweiten Eingabeanschlüssen der Multiplexer 151 bis 158 zugeführt. Haben die Auswahlsignale IOSLT0 bis IOSLY7 einen niedrigen Pegel, dann wählen die Multiplexer 151 bis 158 die Hauptdaten aus. Hat irgendeines der Auswahlsignale IOSLT0 bis IOSLT7 einen hohen Pegel, dann wählt ein Multiplexer, der mit dem aktivierten Auswahlsignal korrespondiert, die redundanten Daten statt den Hauptdaten aus, während der Rest der Multiplexer die Hauptdaten auswählt. Ist beispielsweise das Auswahlsignal IOSLT0 auf einem hohen Pegel aktiviert, dann wählt der Multiplexer 151 die redundanten Daten RD statt den Hauptdaten MD0 aus und der Rest der Multiplexer 151 bis 158 wählt die korrespondierenden Hauptdaten MD1 bis MD7 aus.
12 zeigt ein Blockschaltbild der Eingabe-/Ausgabesteuerschaltung 220 aus 1 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel. 13 zeigt ein Schaltbild irgendeiner der Sicherungsboxen FBk aus 12 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel. 14 zeigt ein Schaltbild irgendeines der Decoder aus 12 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel.
Wie bereits ausgeführt wurde, aktiviert die Adressenspeicherschaltung 160, wenn die Adresse XA die Zählerschaltung veranlasst, eine Adresse der defekten Spalte auszugeben, das korrespondierende der redundanten Freigabesignale RY_L0 bis RY_L3 und RY_M. Die Spaltengatterschaltung 120R wählt einen redundanten Seitenpuffer gemäß der Aktivierung des redundanten Freigabesignals RY_Lk aus. Eine Ausgabe des ausgewählten Seitenpuffers wird als redundante Daten RD gemeinsam an die Multiplexer 151 bis 158 der Multiplexerschaltung 150 angelegt. Nur einer der Multiplexer 151 bis 158 wird angesteuert, um die redundanten Daten RD in Abhängigkeit von der Steuerung der Eingabe-/Ausgabesteuerschaltung 220 auszuwählen. Entsprechend umfasst die Eingabe-/Ausgabesteuerschaltung 220, wie in 12 dargestellt ist, Signalgeneratoren 231 und 232 und eine Schalterschaltung 233. Der Signalgenerator 231 umfasst Sicherungsboxen 221 bis 225 und Decoder 226 bis 230. Die Sicherungsboxen 221 bis 225 korrespondieren jeweils mit den redundanten Freigabesignalen RY_L0 bis RY_L3 und RY_M. Die Decoder 226 bis 230 korrespondieren jeweils mit den Sicherungsboxen 221 bis 225.
Jede der Sicherungsboxen 221 bis 225 speichert Informationen, die anzeigen, ob irgendeine der Hauptspalten, die durch eine Byte-/Worteinheit ausgewählt ist, defekt ist oder nicht, wenn ein korrespondierendes Freigabesignal aktiviert wird. Zur Vereinfachung zeigt 13 nur die Sicherungsbox 221, gleiches gilt aber auch für die Sicherungsboxen 222 bis 225. Die Sicherungsbox 221 umfasst einen Inverter INV25, eine Mehrzahl von MOS-Transistoren M25 bis M33 und drei Schmelzsicherungen F18, F19 und F20. Wird das redundante Freigabesignal RY_L0 mit einem hohen Pegel aktiviert, dann werden die PMOS-Transistoren M25, M28 und M31 durch das Ausgabesignal nRY_L0 des Inverters INV25 leitend geschaltet. Hierbei kann ein logischer Zustand von Ausgabesignalen IRS0, IRS1 und IRS2 in Abhängigkeit vom Durchtrennungszustand der Sicherungen F18, F19 und F20 festgelegt werden. Der Durchtrennungszustand der Sicherungen F18 bis F20 gibt an, ob irgendeine der ausgewählten Hauptspalten eine defekte Spalte ist oder nicht.
Wie weiter aus 12 ersichtlich ist, reagiert jeder Decoder 226 bis 230 auf die Ausgabesignale IRS0 bis IRS2 einer korrespondierenden Sicherungsbox, um die Auswahlsignale IOSLT0 bis IOSLT7 zu erzeugen. Die Auswahlsignale IOSLT0 bis IOSLT7 werden über die Schalterschaltung 233 zur Multiplexerschaltung 150 übertragen. Wie aus 14 ersichtlich ist, umfasst jeder Decoder 226 bis 230 eine Mehrzahl von NAND-Gattern G17 bis G24 und eine Mehrzahl von Invertern INV29 bis INV36. Als erster Beispielzustand nimmt das Auswahlsignal IOSLT7 einen hohen logischen Pegel an und die anderen Auswahlsignale IOSLT0 bis IOSLT6 nehmen einen niedrigen logischen Pegel an, wenn alle Eingabesignale IRS0 bis IRS2 einen hohen logischen Pegel haben. Entsprechend wählt der Multiplexer 158 aus 11 die redundanten Daten RD statt den Hauptdaten MD7 und der Rest der Multiplexer 151 bis 157 wählt die korrespondierenden Hauptdaten aus. Als zweiter Beispielzustand nimmt das Auswahlsignal IOSLT0 einen hohen logischen Pegel an und die anderen Auswahlsignale IOSLT1 bis IOSLT7 nehmen einen niedrigen logischen Pegel an, wenn alle Eingabesignale IRS0 bis IRS2 einen niedrigen logischen Pegel haben. Entsprechend wählt der Multiplexer 151 aus 11 unter den zweiten Umständen die redundanten Daten RD statt den Hauptdaten MD0 und der Rest der Multiplexer 152 bis 158 wählt die korrespondierenden Hauptdaten aus.
Der Signalgenerator 232 reagiert auf die Aktivierung eines Abtastflagsignals FY_SCAN, um die Auswahlsignale IOSLT0 bis IOSLT7 zu erzeugen. Logische Zustände der Auswahlsignale IOSLT0 bis IOSLT7 werden im Voraus programmiert. Die Signalgeneratorschaltung 232 kann beispielsweise gemäß der nachfolgenden Beschreibung ausgelegt sein. Das Auswahlsignal ISOLT0 kann auf einen hohen logischen Pegel getrieben werden und der Rest der Auswahlsignale IOSLT1 bis IOSLT7 kann auf einen niedrigen logischen Pegel getrieben werden, z. B. dadurch, dass die Signalleitung ISOLT0 mit der Versorgungsspannung verbunden ist und der Rest der Signalleitungen IOSLT0 bis IOSLT7 mit der Massespannung verbunden ist. Ist das Abtastflagsignal FY_SCAN aktiviert, dann überträgt die Schalterschaltung 233 die Ausgabesignale IOSLT0 bis IOSLT7 vom Signalgenerator zur Multiplexerschaltung 150.
Dadurch gibt der Multiplexer 151 während eines Testbetriebs unabhängig von Redundanzinformationen sequentiell Daten aus dem redundanten Zellenfeld 100R aus.
15 zeigt ein Flussdiagramm zur Darstellung eines Reparaturvorgangs des Flash-Speicherbausteins 100 gemäß mindestens einem erfindungsgemäßen Ausführungsbeispiel. Der Flash-Speicherbaustein 100 entscheidet anfänglich, ob ein defekter Seitenpuffer in den Seitenpufferschaltungen 110M und 110R existiert oder nicht. Wenn ja, dann wird die defekte Seitenpuffergruppe mit dem defekten Seitenpuffer repariert. Dann kann der Flash-Speicherbaustein 100 entscheiden, ob die Hauptspalten (oder Bitleitungen) des Hauptzellenfeldes 100M eine oder mehrere defekte Hauptspalten haben oder nicht. Existiert eine defekte Hauptspalte, dann wird die defekte Hauptspalte durch eine redundante Spalte ersetzt.
Genauer gesagt, werden zur Entscheidung, ob der Flash-Speicherbaustein 100 einen defekten Seitenpuffer hat oder nicht, zuerst die Seitenpufferschaltungen initialisiert (Block S100). Die Knoten ND1 von allen Seitenpuffern in den Seitenpufferschaltungen 110M und 110R werden beispielsweise auf einen logischen Wert initialisiert, z. B. „1” (S100). Zusätzlich werden, um die Seitenpuffer PB in den Seitenpufferschaltungen 110M und 100R zu initialisieren, Steuersignale PLOAD und PBLCH der Seitenpuffer PB auf einen niedrigen bzw. auf einen hohen Pegel getrieben. Als Ergebnis nimmt der Knoten ND1 des Zwischenspeichers LATZ einen hohen Pegel an. Hierbei wird eine Datenleitung DLk über den PMOS-Transistor M8 aus 2 vorgeladen. Ist der Initialisierungsvorgang der Seitenpufferschaltungen 110M und 110R abgeschlossen, dann können Daten der Seitenpufferschaltungen 110M und 110R gelesen und ausgewertet werden (Blockausgabe S110), um zu entscheiden, ob ein defekter Seitenpuffer vorliegt oder nicht.
Im Voraus erzeugt die Zählerschaltung 130 sequentiell eine interne Adresse ADD_int gemäß der geladenen Adresse (der initialisierenden Adresse). Die Hauptspaltendecoderschaltung 140 reagiert auf die interne Adresse ADD_int von der Zählerschaltung 130, um Auswahlsignale zu erzeugen. Dadurch wählt die Spaltengatterschaltung 120M Seitenpuffer der Seitenpufferschaltung 110M mit Byte-/Wortauflösung aus. Daten der ausgewählten Seitenpuffer werden über die Multiplexerschaltung 150 zu den Datenleitungen DLk übertragen. Hierbei haben alle Signale IOSLT0 bis IOSLT7 zum Steuern der Multiplexer einen niedrigen logischen Pegel. Dies zeigt an, dass kein Reparaturvorgang ausgeführt worden ist. In anderen Worten, da die Adressenspeicherschaltung 160 nicht programmiert ist, sind alle Ausgabesignale IOSLT0 bis IOSLT7 des Signalgenerators 231 auf einem niedrigen Pegel. Hierbei überträgt die Schalterschaltung 233 Ausgaben IOSLYT0 bis IOSLT7 des Signalgenerators 231 zur Multiplexerschaltung 150, bevor das Abtastflagsignal FY_SCAN aktiviert ist. Mit der sequentiellen Erhöhung der internen Adresse ADD_int werden alle Seitenpuffer in der Seitepufferschaltung 110M sequentiell ausgewählt.
Wie bereits ausgeführt, wird die Zählerschaltung 130 während einer normalen Betriebsart betrieben, bis alle Seitenpuffer der Seitenpufferschaltung 110M ausgewählt sind. Ist das Abtastflagsignal FY_SCAN jedoch aktiviert, dann wird die Zählerschaltung 130 fortlaufend betrieben, bis alle Seitenpuffer der Seitenpufferschaltung 110R ausgewählt sind. Mit dem kontinuierlichen Betrieb der Zählerschaltung 130 gibt die Testdecoderschaltung 190 die Auswahlsignale YCR_Lmn und YCR_Mx durch Decodieren der internen Adresse ADD_int von der Zählerschaltung 130 aus. In diesem Fall werden die Auswahlsignale YCR_Lmn und YCR_Mx über die Schalterschaltung 180 an die Spaltengatterschaltung 120R übertragen. Die Passiertransistoren M15 bis M30 werden sequentiell einer nach dem anderen leitend geschaltet, indem die interne Adresse erhöht wird, die korrespondierend sequentiell Auswahlsignale YCR_Lmn und YCR_Mx des Testdecoders aktiviert. Das Ergebnis ist, dass initialisierte (oder zwischengespeicherte) Daten von allen Seitenpuffern der Seitenpufferschaltung 110R sequentiell über die Spaltengatterschaltung 120R der Multiplexerschaltung 150 übertragen werden.
Während einer Testbetriebsart, in der Daten von allen Seitenpuffern der Seitenpufferschaltungen 120M und 120R inspiziert werden, siehe 12, wählt die Schalterschaltung 233 Ausgabesignale des Signalgenerators 232 als Ausgabesignale der Eingabe-/Ausgabesteuerschaltung 220 aus. Wie bereits ausgeführt, haben die Ausgabesignale IOSLT0 bis IOSLT7 des Signalgenerators 232 einen vorbestimmten Wert (z. B. „10000000”). In anderen Worten ausgedrückt, nur das Signal IOSLT0 hat einen hohen Pegel und der Rest der Signale (IOSLT0 bis IOSLT7) hat einen niedrigen Pegel. Unter diesen Umständen, die in 11 dargestellt sind, werden Daten der Seitenpuffer sequentiell in Einheiten von 1-Bit über die Spaltengatterschaltung 120R und dann durch den Multiplexer M151 zur Datenleitung DL0 ausgegeben. Wenn Daten der Seitenpufferschaltung 110R durch den Rest der Multiplexer zu den Datenleitungen DL1 bis DL7 ausgegeben werden, werden solche Daten als ungültige Daten betrachtet.
Gemäß den vorangegangenen Ausführungen werden alle Seitenpuffer der Seitenpufferschaltungen 110M und 110R initialisiert und die initialisierten Werte der Seitenpuffer der Seitenpufferschaltungen 110M und 110R selektiv gelesen und analysiert. Durch Analysieren der Ausgabedaten (eines Datenmusters der Seitenpuffer) können Seitenpuffer sortiert werden. Wird ein Seitenpuffer als defekt vorhanden gefunden, dann wird die Seitenpuffergruppe, die den defekten Seitenpuffer enthält, durch eine Seitenpuffergruppe aus der Seitenpufferschaltung 110R ersetzt (Block S120).
Wie beispielsweise aus 3 ersichtlich ist, kann dann, wenn die Seitenpuffergruppe PBG0 einen defekten Seitenpuffer umfasst, die Sicherung F0, die mit der Seitenpuffergruppe PBG0 korrespondiert, durchtrennt werden, wodurch vollständig verhindert wird, dass das Signal auf dem Signalleitungssegment nWD0 zu dem Signalinhalt auf der Signalleitung PB_nWD addiert wird. In anderen Worten ausgedrückt, im Gegensatz zum Stand der Technik kann die defekte Seitenpuffergruppe PBG0 nicht länger ein Fehlerergebnis bei der Programmier-/Löschverifizierung hervorrufen. Als nächstes wird die Adresse, welche auf die defekte Seitenpuffergruppe zeigt (im Beispiel wiederum PBG0) in den Adressenspeicherblock 160B aus 7 programmiert. Versucht in einer normalen Betriebsart ein externes Gerät anschließend, auf die Adresse der defekten Seitenpuffergruppe zuzugreifen, dann wird die korrespondierende Seitenpuffergruppe in der Seitenpufferschaltung 110R statt der defekten Seitenpuffergruppe PBG0 durch die Spaltengattereinheit (z. B. YG1 aus 1) auf die gleiche Weise ausgewählt, wie im Zusammenhang mit den 6 und 10 beschrieben ist.
Wenn ein Reparaturvorgang der Seitenpufferschaltungen 110M und 110R abgeschlossen ist, erfolgt der Betrieb abhängig davon, ob defekte Spalten im Hauptzellenfeld 100M existieren oder nicht. Um zu entscheiden, ob defekte Spalten existieren oder nicht, werden zuerst Daten (die programmiert werden) in die Seitenpufferschaltung 110M geladen. Ein Programmiervorgang wird dann in Abhängigkeit von dem Typ der geladenen Daten ausgeführt (Block S130). Auf die programmierten Daten (die mit den geladenen Daten korrespondieren) wird über einen Lesevorgang (Block S140) zugegriffen. Ein Programmier-/Lesevorgang des Flash-Speicherbausteins 100 wurde oben vollständig beschrieben, weshalb auf eine weitere Beschreibung verzichtet wird. Ob eine defekte Spalte existiert oder nicht, wird durch Analysieren der Ausgabedaten bestimmt. Existiert eine defekte Spalte, dann wird diesem Umstand adaptiv durch Speichern der Adresse der jeweiligen defekten Spalte im Adressenspeicherblock 160A (Block S150) Rechnung getragen. Als Ergebnis wird in einem anschließenden Normalbetrieb die redundante Spalte statt der defekten Spalte gelesen (oder in anderen Worten statt selbiger eingesetzt). Anders ausgedrückt, während einer normalen Betriebsart wird die Adresse der defekten Spalte intern auf die redundante Spalte abgebildet, wie im Zusammenhang mit der Beschreibung der 8, 11 und 12 ausgeführt ist.
Wie bereits ausgeführt wurde, bilden die Spaltengatterschaltungen 120M und 120R und die Multiplexerschaltung 150 eine Datenausgabeschaltung, die selektiv Daten der Seitenpufferschaltungen 110M und 110R ausgibt. Eine Steuerschaltung umfasst die Zählerschaltung 130, die Hauptspaltendecoderschaltung 140, die Adressenspeicherschaltung 160, die redundante Spaltendecoderschaltung 170, die Schalterschaltung 180, die Testdecoderschaltung 190 und die Eingabe-/Ausgabesteuerschaltung 220. Die Steuerschaltung steuert die Datenausgabeschaltung, um sequentiell Daten der Seitenpuffer der Seitenpufferschaltungen 110M und 110R zum Lesen an externe Geräte in einer Betriebsart auszugeben, bei welcher bestimmt wird, ob eine Seitenpuffergruppe der Seitenpufferschaltungen 110M und 110R einen defekten Seitenpuffer enthält.
Vor dem Reparieren einer defekten Spalte werden Daten der Seitenpuffer der Seitenpufferschaltungen abgetastet, um die defekte Seitenpuffergruppe zu reparieren. Als Ergebnis ist es möglich, zu bestimmen, ob ein Programmier-/Löschfehler durch eine defekte Spalte oder einen defekten Seitenpuffer verursacht wurde. Zusätzlich kann dadurch, dass eine gesamte Spalte nicht (wie beim Stand der Technik) als defekt angesehen wird, wenn nur einer der Seitenpuffer defekt ist (und stattdessen ein Ersatzseitenpuffer für den defekten Seitenpuffer eingesetzt wird), die Redundanzeffektivität erhöht werden.

Claims

Flash-Speicherbaustein mit – einer Mehrzahl von Hauptbitleitungen, – einer Mehrzahl von redundanten Bitleitungen, – einer Mehrzahl von ersten Seitenpuffern (PB), welche jeweils als eine Mehrzahl von ersten Seitenpuffergruppen organisiert sind, die mit den Hauptbitleitungen verbunden sind, – einer Mehrzahl von zweiten Seitenpuffern (PB), welche jeweils als eine Mehrzahl von zweiten Seitenpuffergruppen organisiert sind, die mit den redundanten Bitleitungen verbunden sind, wobei jede der ersten und zweiten Seitenpuffergruppen einen Ausgabe-P/F-Anschluss umfasst, welcher Bestanden/Nichtbestanden-Daten zur Verfügung stellt, – einer Mehrzahl von Schmelzsicherungen (Fi), welche jeweils mit der Mehrzahl von ersten und zweiten Seitenpuffergruppen korrespondieren, wobei ein Ende von jeder der Sicherungen gemeinsam mit dem P/F-Anschluss in einer korrespondierenden Seitenpuffergruppe verbunden ist und das andere Ende mit einer Signalleitung verbunden ist, – einer Bestanden/Nichtbestanden-Überprüfungsschaltung (210), um basierend auf einem Signal auf der Signalleitung ein gesamtes Bestanden/Nichtbestanden-Signal zu bestimmen, – einer Adressengeneratorschaltung (130) zum Erzeugen einer internen Adresse, – einer ersten Auswahlschaltung (120M) zum Auswählen der ersten Seitenpuffer in Reaktion auf die interne Adresse, – einer Adressenspeicherschaltung (160) zum Speichern von wenigstens einer Adresse einer defekten Hauptspalte und einer Adresse einer Seitenpuffergruppe mit einem defekten Seitenpuffer, wobei die Adressenspeicherschaltung basierend darauf, ob die interne Adresse mit einer in der Adressenspeicherschaltung gespeicherten Adresse übereinstimmt, redundante Freigabesignale erzeugt, – einer zweiten Auswahlschaltung (120R, 170, 180, 190) zum Auswählen eines der zweiten Seitenpuffer als Ersatzpuffer in Reaktion auf einen Teil der internen Adresse, wenn eines der redundanten Freigabesignale aktiviert ist, und – einer dritten Auswahlschaltung (150, 220) zum Auswählen eines Ausgangssignals des Ersatzseitenpuffers statt des korrespondierenden Ausgangssignals des ersten Seitenpuffers, wenn eines der redundanten Freigabesignale aktiviert ist.
Flash-Speicherbaustein nach Anspruch 1, dadurch gekennzeichnet, dass, wenn wenigstens einer der Seitenpuffer in der ersten und zweiten Seitenpuffergruppe defekt ist, eine Sicherung, die mit der Seitenpuffergruppe mit dem defekten Seitenpuffer korrespondiert, durchtrennt wird, um die Signalleitung elektrisch von diesem Seitenpuffer zu isolieren.
Flash-Speicherbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass Flash-Speicherbaustein eine Anordnung umfasst, durch die ein defekter Seitenpuffer repariert wird, ohne die korrespondierende Spalte als defekt zu bezeichnen.
Flash-Speicherbaustein nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Adressengeneratorschaltung die interne Adresse so erzeugt, dass die zweiten Seitenpuffer sequentiell ausgewählt werden, wenn ein Abtastflagsignal aktiviert ist.
Flash-Speicherbaustein nach Anspruch 4, dadurch gekennzeichnet, dass, wenn das Abtastflagsignal aktiviert ist, die zweite Auswahlschaltung sequentiell einen nach dem anderen der zweiten Seitenpuffer auswählt, unabhängig von den redundanten Freigabesignalen.
Flash-Speicherbaustein nach Anspruch 4, dadurch gekennzeichnet, dass die dritte Auswahlschaltung, während ein Abtastflagsignal aktiviert ist, Ausgabesignale der zweiten Seitenpuffer eines nach dem anderen ausgibt, die sequentiell durch die zweite Auswahlschaltung ausgewählt werden.
Flash-Speicherbaustein nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die zweite Auswahlschaltung folgende Komponenten umfasst: – eine redundante Spaltendecoderschaltung (170) zum Erzeugen von ersten Auswahlsignalen in Reaktion auf die redundanten Freigabesignale und einen Teil der internen Adresse, – eine Testdecoderschaltung (190) zum Erzeugen von zweiten Auswahlsignalen in Reaktion auf die Spaltenadresse, wenn ein Abtastflagsignal aktiviert ist, – eine Schalterschaltung (180) zum Auswählen entweder erster Auswahlsignale oder zweiter Auswahlsignale in Reaktion auf das Abtastflagsignal und – eine Spaltengatterschaltung (120R) zum Auswählen eines der zweiten Seitenpuffer in Reaktion auf Ausgabesignale der Schalterschaltung.
Flash-Speicherbaustein nach Anspruch 7, dadurch gekennzeichnet, dass während eines inaktiven Abtastflagsignals die zweiten Seitenpuffer zufällig in Abhängigkeit von der Aktivierung der ersten Auswahlsignale ausgewählt werden.
Flash-Speicherbaustein nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass während eines aktiven Abtastflagsignals die zweiten Seitenpuffer nacheinander in Abhängigkeit von der Aktivierung der zweiten Auswahlsignale ausgewählt werden.
Flash-Speicherbaustein nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die dritte Auswahlschaltung folgende Komponenten umfasst: – einen ersten Signalgenerator (231) zum Erzeugen von ersten Eingabe-/Ausgabeauswahlsignalen in Reaktion auf die redundanten Freigabesignale, – einen zweiten Signalgenerator (232) zum Erzeugen von zweiten Eingabe-/Ausgabeauswahlsignalen in Reaktion auf ein Abtastflagsignal, – eine Schalterschaltung (233) zum Ausgeben entweder der ersten Eingabe-/Ausgabeauswahlsignale oder der zweiten Eingabe-/Ausgabeauswahlsignale in Reaktion auf das Abtastflagsignal und – eine Multiplexerschaltung (150), die in Reaktion auf Ausgabesignale der Schalterschaltung betrieben wird, um Ausgaben der ersten Seitenpuffer, die durch die erste Auswahlschaltung ausgewählt werden, und Ausgaben der zweiten Seitenpuffer zu empfangen, die durch die zweite Auswahlschaltung ausgewählt werden, und um die Ausgabe des zweiten Seitenpuffers anstatt einer korrespondierenden von den Ausgaben der ersten Seitenpuffer gemäß einem Signal von der Schalterschaltung auszuwählen.
Flash-Speicherbaustein nach Anspruch 1, gekennzeichnet durch – eine Datenausgabeschaltung (150) zum Ausgeben von Daten von den ersten und zweiten Seitenpuffergruppen und – eine Steuerschaltung (220) zum Steuern der Datenausgabeschaltung, um die Ausgabedaten der Seitenpuffer der ersten und zweiten Seitenpuffergruppen in einer Betriebsart sequentiell auszugeben, in der entschieden wird, ob die ersten und zweiten Seitenpufferschaltungen wenigstens einen defekten Seitenpuffer umfassen.
Flash-Speicherbaustein nach Anspruch 11, dadurch gekennzeichnet, dass, wenn wenigstens einer der Seitenpuffer defekt ist, eine Sicherung, die mit einer Seitenpuffergruppe korrespondiert, die den defekten Seitenpuffer enthält, durchtrennt wird, um die Signalleitung elektrisch von diesem Seitenpuffer zu isolieren.
Flash-Speicherbaustein nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der Flash-Speicherbaustein eine Anordnung umfasst, durch die ein defekter Seitenpuffer repariert wird, ohne die korrespondierende Spalte als defekt zu erklären.