JP4542822B2 - フレキシブルな列リダンダンシスキームを有する半導体メモリ装置 - Google Patents
フレキシブルな列リダンダンシスキームを有する半導体メモリ装置 Download PDFInfo
- Publication number
- JP4542822B2 JP4542822B2 JP2004154128A JP2004154128A JP4542822B2 JP 4542822 B2 JP4542822 B2 JP 4542822B2 JP 2004154128 A JP2004154128 A JP 2004154128A JP 2004154128 A JP2004154128 A JP 2004154128A JP 4542822 B2 JP4542822 B2 JP 4542822B2
- Authority
- JP
- Japan
- Prior art keywords
- page buffer
- circuit
- signal
- output
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 4
- 239000000872 buffer Substances 0.000 claims description 325
- 230000002950 deficient Effects 0.000 claims description 112
- 230000004044 response Effects 0.000 claims description 54
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 15
- 230000008439 repair process Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 27
- 238000001514 detection method Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 4
- 101001077600 Homo sapiens Insulin receptor substrate 2 Proteins 0.000 description 3
- 102100025092 Insulin receptor substrate 2 Human genes 0.000 description 3
- 102100038204 Large neutral amino acids transporter small subunit 1 Human genes 0.000 description 3
- 102100038235 Large neutral amino acids transporter small subunit 2 Human genes 0.000 description 3
- 108091006232 SLC7A5 Proteins 0.000 description 3
- 108091006238 SLC7A8 Proteins 0.000 description 3
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101001077604 Homo sapiens Insulin receptor substrate 1 Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 102100025087 Insulin receptor substrate 1 Human genes 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C2029/1802—Address decoder
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
Description
100R リダンダントセルアレイ
110M,110R ページバッファ回路
120M,120R 列ゲート回路
130 カウンタ回路
140 メイン列デコーダ回路
150 マルチプレクサ回路
160 アドレス貯蔵回路
170 リダンダント列デコーダ回路
180 スイッチ回路
190 テストデコーダ回路
200 ヒューズ回路
210 パス/フェイルチェック回路
220 入出力制御回路
Claims (21)
- 複数本のメインビットラインと、
複数本のリダンダントビットラインと、
前記メインビットラインに各々連結され、各々は、パス/フェイルデータを出力する出力端子を各々が有する複数個の第1ページバッファで構成される複数個の第1ページバッファグループと、
前記リダンダントビットラインに各々連結され、各々は、パス/フェイルデータを出力する出力端子を各々が有する複数個の第2ページバッファで構成される複数個の第2ページバッファグループと、
前記第1及び第2ページバッファグループに各々対応し、各々が対応するページバッファグループのページバッファの出力端子に共通に連結された一端と信号ラインに連結された他端とを有する複数個のヒューズと、
前記信号ライン上の信号に応答してパス/フェイル信号を出力するパス/フェイルチェック回路とを含み、
内部アドレスに応答して前記第1ページバッファを所定の単位で選択し、欠陥メイン列のアドレス及び欠陥ページバッファを含むページバッファグループのアドレスと前記内部アドレスとが一致したとき、前記内部アドレスの一部に応答して前記第2ページバッファの一つを選択し、前記選択された第1ページバッファの出力のうちのいずれか一つの出力に代えて前記選択された第2ページバッファの出力を選択し、
さらにリペアスキームを含み、前記リペアスキームで欠陥ページバッファが救済され、その次に欠陥列が救済されることを特徴とするフラッシュメモリ装置。 - 前記第1及び第2ページバッファグループの各々のページバッファのうちの少なくとも一つに欠陥がある時、欠陥があるページバッファを含むページバッファグループに対応するヒューズは前記信号ラインから電気的に絶縁されるように切断されることを特徴とする請求項1に記載のフラッシュメモリ装置。
- 内部アドレスを発生するアドレス発生回路と、
前記内部アドレスに応答して前記第1ページバッファを所定の単位で選択する第1選択回路と、
欠陥メイン列のアドレス、そして欠陥ページバッファを含むページバッファグループのアドレスを貯蔵し、前記内部アドレスが貯蔵されたアドレスと一致するか否かに従ってリダンダントイネーブル信号を発生するアドレス貯蔵回路と、
前記リダンダントイネーブル信号のうちの一つが活性化される時、前記内部アドレスのうちの一部に応答して前記第2ページバッファのうちの一つを選択する第2選択回路と、
前記リダンダントイネーブル信号のうちの一つが活性化される時、前記選択された第1ページバッファの出力のうちのいずれか一つの出力に代えて前記選択された第2ページバッファの出力を選択する第3選択回路とをさらに含むことを特徴とする請求項1に記載のフラッシュメモリ装置。 - 前記アドレス発生回路はスキャンフラッグ信号が活性化される時、前記第2ページバッファが全部順次に選択されるように前記内部アドレスを発生することを特徴とする請求項3に記載のフラッシュメモリ装置。
- 前記スキャンフラッグ信号が活性化される時、前記第2選択回路は前記リダンダントイネーブル信号に関係なしに、前記内部アドレスに応答して前記第2ページバッファを一つずつ順次に選択することを特徴とする請求項4に記載のフラッシュメモリ装置。
- 前記スキャンフラッグ信号が活性化される間、前記第3選択回路は前記第2選択回路によって順次に選択された第2ページバッファの出力を一つずつ出力することを特徴とする請求項5に記載のフラッシュメモリ装置。
- 前記第2選択回路は、
前記リダンダントイネーブル信号と前記内部アドレスの一部に応答して第1選択信号を発生するリダンダント列デコーダ回路と、
前記スキャンフラッグ信号が活性化される時、前記内部アドレスに応答して第2選択信号を発生するテストデコーダ回路と、
前記スキャンフラッグ信号に応答して前記第1選択信号、または前記第2選択信号を選択するスイッチ回路と、
前記スイッチ回路の出力信号に応答して前記第2ページバッファのうちの一つを選択する列ゲート回路とを含むことを特徴とする請求項3に記載のフラッシュメモリ装置。 - 前記スキャンフラッグ信号が非活性化される間、前記第2ページバッファは前記第1選択信号の活性化に従ってランダムに選択されることを特徴とする請求項7に記載のフラッシュメモリ装置。
- 前記スキャンフラッグ信号が活性化される間、前記第2ページバッファは前記第2選択信号の活性化に従って順次に選択されることを特徴とする請求項7に記載のフラッシュメモリ装置。
- 前記第3選択回路は、
前記リダンダントイネーブル信号に応答して第1入出力選択信号を発生する第1信号発生回路と、
前記スキャンフラッグ信号に応答して第2入出力選択信号を発生する第2信号発生回路と、
前記スキャンフラッグ信号に応答して前記第1入出力選択信号、または前記第2入出力選択信号を出力するスイッチ回路と、
前記第1選択回路によって選択された第1ページバッファの出力と前記第2選択回路によって選択された第2ページバッファの出力を受け入れ、前記スイッチ回路の出力信号に応答して動作するマルチプレクサ回路とを含み、
前記マルチプレクサ回路は前記スイッチ回路の出力信号のうちの一つが活性化される時だけ、前記第1ページバッファの出力のうちの一つに代えて前記第2ページバッファの出力を出力することを特徴とする請求項3に記載のフラッシュメモリ装置。 - 複数本のメインビットラインと、
複数本のリダンダントビットラインと、
前記メインビットラインに各々連結され、各々は、パス/フェイルデータを出力する出力端子を各々が有する複数個の第1ページバッファで構成される複数個の第1ページバッファグループと、
前記リダンダントビットラインに各々連結され、各々は、パス/フェイルデータを出力する出力端子を各々が有する複数個の第2ページバッファで構成される複数個の第2ページバッファグループと、
前記第1及び第2ページバッファグループに各々対応し、 各々が対応するページバッファグループのページバッファの出力端子に共通に連結された一端と信号ラインに連結された他端とを有する複数個のヒューズと、
前記信号ライン上の信号に応答してパス/フェイル信号を出力するパス/フェイルチェック回路と、
前記第1及び第2ページバッファグループのデータを出力するデータ出力回路と、
前記第1及び第2ページバッファグループが欠陥ページバッファを含むか否かを判別するための動作モードで、前記第1及び第2ページバッファグループのページバッファのデータが順次に外部に出力されるように、前記データ出力回路を制御する制御回路とを含み、
内部アドレスに応答して前記第1ページバッファを所定の単位で選択し、欠陥メイン列のアドレス及び欠陥ページバッファを含むページバッファグループのアドレスと前記内部アドレスとが一致したとき、前記内部アドレスの一部に応答して前記第2ページバッファの一つを選択し、前記選択された第1ページバッファの出力のうちのいずれか一つの出力に代えて前記選択された第2ページバッファの出力を選択し、
さらにリペアスキームを含み、前記リペアスキームで欠陥ページバッファが救済され、その次に欠陥列が救済されることを特徴とするフラッシュメモリ装置。 - 前記第1及び第2ページバッファグループの各々のページバッファのうちの少なくとも一つに欠陥がある時、欠陥があるページバッファを含むページバッファグループに対応するヒューズは前記信号ラインから電気的に絶縁されるように切断されることを特徴とする請求項11に記載のフラッシュメモリ装置。
- 複数本のメインビットラインと、
複数本のリダンダントビットラインと、
前記メインビットラインに各々連結され、各々は、パス/フェイルデータを出力する出力端子を各々が有する複数個の第1ページバッファで構成される複数個の第1ページバッファグループと、
前記リダンダントビットラインに各々連結され、各々は、パス/フェイルデータを出力する出力端子を各々が有する複数個の第2ページバッファで構成される複数個の第2ページバッファグループと、
前記第1及び第2ページバッファグループに各々対応し、各々が対応するページバッファグループのページバッファの出力端子に共通に連結された一端と信号ラインに連結された他端とを有する複数個のヒューズと、
前記信号ライン上の信号に応答してパス/フェイル信号を出力するパス/フェイルチェック回路と、
内部アドレスを発生するアドレス発生回路と、
前記内部アドレスに応答して前記第1ページバッファを所定の単位で選択する第1選択回路と、
欠陥メイン列のアドレス、及び欠陥ページバッファを含むページバッファグループのアドレスを貯蔵し、前記内部アドレスが貯蔵されたアドレスと一致するか否かに従ってリダンダントイネーブル信号を発生するアドレス貯蔵回路と、
前記リダンダントイネーブル信号のうちの一つが活性化される時、前記内部アドレスのうちの一部に応答して前記第2ページバッファのうちの一つを選択する第2選択回路と、
前記リダンダントイネーブル信号のうちの一つが活性化される時、前記選択された第1ページバッファの出力のうちのいずれか一つの出力に代えて前記選択された第2ページバッファの出力を選択する第3選択回路とを含み、
さらにリペアスキームを含み、前記リペアスキームで欠陥ページバッファが救済され、その次に欠陥列が救済されることを特徴とするフラッシュメモリ装置。 - 前記アドレス発生回路はスキャンフラッグ信号が活性化される時、前記第2ページバッファが全部順次に選択されるように前記内部アドレスを発生することを特徴とする請求項13に記載のフラッシュメモリ装置。
- 前記スキャンフラッグ信号が活性化される時、前記第2選択回路は前記リダンダントイネーブル信号に関係なしに、前記内部アドレスに応答して前記第2ページバッファを一つずつ順次に選択することを特徴とする請求項14に記載のフラッシュメモリ装置。
- 前記スキャンフラッグ信号が活性化される間、前記第3選択回路は前記第2選択回路によって順次に選択された第2ページバッファの出力を一つずつ出力することを特徴とする請求項14に記載のフラッシュメモリ装置。
- 前記第2選択回路は、
前記リダンダントイネーブル信号と前記内部アドレスの一部に応答して第1選択信号を発生するリダンダント列デコーダ回路と、
前記スキャンフラッグ信号が活性化される時、前記内部アドレスに応答して第2選択信号を発生するテストデコーダ回路と、
前記スキャンフラッグ信号に応答して前記第1選択信号または前記第2選択信号を選択するスイッチ回路と、
前記スイッチ回路の出力信号に応答して前記第2ページバッファのうちの一つを選択する列ゲート回路とを含むことを特徴とする請求項13に記載のフラッシュメモリ装置。 - 前記スキャンフラッグ信号が非活性化される間、前記第2ページバッファは前記第1選択信号の活性化によってランダムに選択されることを特徴とする請求項17に記載のフラッシュメモリ装置。
- 前記スキャンフラッグ信号が活性化される間、前記第2ページバッファは前記第2選択信号の活性化に従って順次に選択されることを特徴とする請求項17に記載のフラッシュメモリ装置。
- 前記第3選択回路は、
前記リダンダントイネーブル信号に応答して第1入出力選択信号を発生する第1信号発生回路と、
前記スキャンフラッグ信号に応答して第2入出力選択信号を発生する第2信号発生回路と、
前記スキャンフラッグ信号に応答して前記第1入出力選択信号、または前記第2入出力選択信号を出力するスイッチ回路と、
前記第1選択回路によって選択された第1ページバッファの出力と前記第2選択回路によって選択された第2ページバッファの出力を受け入れ、前記スイッチ回路の出力信号に応答して動作するマルチプレクサ回路とを含み、
前記マルチプレクサ回路は前記前記スイッチ回路の出力信号のうちの一つが活性化される時だけ、前記第1ページバッファの出力のうちの一つに代えて前記第2ページバッファの出力を出力することを特徴とする請求項13に記載のフラッシュメモリ装置。 - 前記第1及び第2ページバッファグループの各々のページバッファのうちの少なくとも一つに欠陥がある時、欠陥があるページバッファを含むページバッファグループに対応するヒューズは前記信号ラインから電気的に絶縁されるように切断されることを特徴とする請求項13に記載のフラッシュメモリ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0034119A KR100512178B1 (ko) | 2003-05-28 | 2003-05-28 | 플렉서블한 열 리던던시 스킴을 갖는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004355797A JP2004355797A (ja) | 2004-12-16 |
JP4542822B2 true JP4542822B2 (ja) | 2010-09-15 |
Family
ID=33448283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004154128A Expired - Fee Related JP4542822B2 (ja) | 2003-05-28 | 2004-05-25 | フレキシブルな列リダンダンシスキームを有する半導体メモリ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6967868B2 (ja) |
JP (1) | JP4542822B2 (ja) |
KR (1) | KR100512178B1 (ja) |
DE (1) | DE102004025977B4 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005092963A (ja) * | 2003-09-16 | 2005-04-07 | Renesas Technology Corp | 不揮発性記憶装置 |
KR100530930B1 (ko) * | 2004-05-11 | 2005-11-23 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 장치의 멀티-i/o 리페어 방법 및그의 낸드 플래시 메모리 장치 |
EP1624463A1 (en) * | 2004-07-14 | 2006-02-08 | STMicroelectronics S.r.l. | A Programmable memory device with an improved redundancy structure |
JP4703148B2 (ja) * | 2004-09-08 | 2011-06-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100648277B1 (ko) * | 2004-12-30 | 2006-11-23 | 삼성전자주식회사 | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 |
KR100666171B1 (ko) * | 2005-01-10 | 2007-01-09 | 삼성전자주식회사 | 로드 프리 타입의 와이어드 오어 구조를 가지는 불휘발성반도체 메모리 장치와, 이에 대한 구동방법 |
KR100666170B1 (ko) | 2005-01-17 | 2007-01-09 | 삼성전자주식회사 | 결함 페이지 버퍼로부터의 데이터 전송이 차단되는와이어드 오어 구조의 불휘발성 반도체 메모리 장치 |
KR100680478B1 (ko) * | 2005-03-22 | 2007-02-08 | 주식회사 하이닉스반도체 | 면적이 감소된 플래시 메모리 장치와 그 액세스 제어 방법 |
JP4734033B2 (ja) * | 2005-05-30 | 2011-07-27 | 株式会社東芝 | 記憶装置 |
DE602005006791D1 (de) * | 2005-07-28 | 2008-06-26 | St Microelectronics Srl | Halbleiterspeicher und sein Seitenpufferspeicher mit verbessertem Layout |
DE602005011628D1 (de) * | 2005-10-10 | 2009-01-22 | Hynix Semiconductor Inc | Verfahren zur Programmierung und Verifizierung von Zellen eines nicht-flüchtigen Speicher und ein entsprechender NAND Flash Speicher |
JP4191202B2 (ja) * | 2006-04-26 | 2008-12-03 | エルピーダメモリ株式会社 | 不揮発性記憶素子を搭載した半導体記憶装置 |
KR100733954B1 (ko) * | 2006-06-15 | 2007-06-29 | 삼성전자주식회사 | 향상된 스캔 구조를 갖는 플래시 메모리 장치 |
KR100827659B1 (ko) * | 2006-09-20 | 2008-05-07 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR100798792B1 (ko) * | 2006-12-27 | 2008-01-28 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100923818B1 (ko) * | 2007-08-22 | 2009-10-27 | 주식회사 하이닉스반도체 | 퓨즈 회로와 이를 구비한 플래시 메모리 소자 |
KR100933838B1 (ko) * | 2008-03-10 | 2009-12-24 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 테스트 방법 |
ITRM20080543A1 (it) * | 2008-10-09 | 2010-04-10 | Micron Technology Inc | Architettura e metodo per la programmazione di memorie. |
US8014208B1 (en) * | 2009-01-22 | 2011-09-06 | Micron Technology, Inc. | Erase verification for flash memory |
US8880778B2 (en) * | 2010-05-13 | 2014-11-04 | Micron Technology, Inc. | Memory buffer having accessible information after a program-fail |
KR101189011B1 (ko) * | 2010-10-26 | 2012-10-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US20120327714A1 (en) * | 2011-06-23 | 2012-12-27 | Macronix International Co., Ltd. | Memory Architecture of 3D Array With Diode in Memory String |
US9202569B2 (en) * | 2011-08-12 | 2015-12-01 | Micron Technology, Inc. | Methods for providing redundancy and apparatuses |
KR101839880B1 (ko) * | 2011-12-22 | 2018-03-19 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
KR101890819B1 (ko) | 2012-05-22 | 2018-08-22 | 에스케이하이닉스 주식회사 | 메모리 장치 및 상기 장치의 데이터 입/출력 방법 |
US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
JP2015005315A (ja) * | 2013-06-20 | 2015-01-08 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体記憶装置 |
JP2015005316A (ja) * | 2013-06-20 | 2015-01-08 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体記憶装置 |
TWI559317B (zh) * | 2015-03-04 | 2016-11-21 | 旺宏電子股份有限公司 | 記憶體修補方法及其應用元件 |
US9997250B2 (en) * | 2016-03-17 | 2018-06-12 | SK Hynix Inc. | Non-volatile memory device with a plurality of cache latches and switches and method for operating non-volatile memory device |
CN108573729B (zh) * | 2017-03-08 | 2021-01-08 | 北京兆易创新科技股份有限公司 | 一种nand-flash存储器写操作方法及装置 |
KR102623234B1 (ko) | 2018-08-14 | 2024-01-11 | 삼성전자주식회사 | 스토리지 장치 및 그것의 동작 방법 |
KR102606009B1 (ko) * | 2018-08-16 | 2023-11-27 | 에스케이하이닉스 주식회사 | 캐시 버퍼 및 이를 포함하는 반도체 메모리 장치 |
WO2021007698A1 (en) * | 2019-07-12 | 2021-01-21 | Yangtze Memory Technologies Co., Ltd. | Memory device providing bad column repair and method of operating same |
KR20220043763A (ko) * | 2020-09-29 | 2022-04-05 | 삼성전자주식회사 | 컬럼 리페어를 위한 메모리 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0676586A (ja) * | 1991-12-19 | 1994-03-18 | Toshiba Corp | 不揮発性半導体記憶装置及びこれを用いた記憶システム |
JPH10255495A (ja) * | 1997-03-07 | 1998-09-25 | Sharp Corp | 半導体記憶装置 |
JP2000231799A (ja) * | 1999-02-10 | 2000-08-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001250395A (ja) * | 2000-03-03 | 2001-09-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950000273B1 (ko) | 1992-02-21 | 1995-01-12 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 및 그 최적화 기입방법 |
KR970005645B1 (ko) | 1994-10-01 | 1997-04-18 | 삼성전자 주식회사 | 불휘발성 반도체 메모리의 부분 프로그램을 위한 데이터 로딩회로 |
KR0142367B1 (ko) * | 1995-02-04 | 1998-07-15 | 김광호 | 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로 |
KR0164803B1 (ko) | 1995-07-15 | 1999-02-01 | 김광호 | 불휘발성 반도체메모리의 센스앰프 |
KR0169420B1 (ko) | 1995-10-17 | 1999-02-01 | 김광호 | 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 |
JPH11102950A (ja) | 1997-09-26 | 1999-04-13 | Kokusai Electric Co Ltd | 半導体製造装置用搬送装置及び半導体製造装置 |
US6865099B2 (en) * | 1999-01-14 | 2005-03-08 | Silicon Storage Technology, Inc. | Wide dynamic range and high speed voltage mode sensing for a multilevel digital non-volatile memory |
JP2000235800A (ja) | 1999-02-12 | 2000-08-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100593731B1 (ko) | 1999-08-26 | 2006-06-28 | 삼성전자주식회사 | 테스트 시간 단축기능을 가진 불휘발성 반도체 메모리 장치 및 테스트 방법 |
DE10043397B4 (de) | 1999-09-06 | 2007-02-08 | Samsung Electronics Co., Ltd., Suwon | Flash-Speicherbauelement mit Programmierungszustandsfeststellungsschaltung und das Verfahren dafür |
US6084807A (en) | 1999-11-08 | 2000-07-04 | Choi; Jin H. | Memory device with global redundancy |
JP4250325B2 (ja) * | 2000-11-01 | 2009-04-08 | 株式会社東芝 | 半導体記憶装置 |
KR100437461B1 (ko) * | 2002-01-12 | 2004-06-23 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법 |
-
2003
- 2003-05-28 KR KR10-2003-0034119A patent/KR100512178B1/ko not_active IP Right Cessation
-
2004
- 2004-05-14 US US10/845,314 patent/US6967868B2/en not_active Expired - Lifetime
- 2004-05-18 DE DE102004025977A patent/DE102004025977B4/de active Active
- 2004-05-25 JP JP2004154128A patent/JP4542822B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0676586A (ja) * | 1991-12-19 | 1994-03-18 | Toshiba Corp | 不揮発性半導体記憶装置及びこれを用いた記憶システム |
JPH10255495A (ja) * | 1997-03-07 | 1998-09-25 | Sharp Corp | 半導体記憶装置 |
JP2000231799A (ja) * | 1999-02-10 | 2000-08-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001250395A (ja) * | 2000-03-03 | 2001-09-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100512178B1 (ko) | 2005-09-02 |
US20040240268A1 (en) | 2004-12-02 |
US6967868B2 (en) | 2005-11-22 |
DE102004025977B4 (de) | 2011-05-12 |
DE102004025977A1 (de) | 2004-12-23 |
JP2004355797A (ja) | 2004-12-16 |
KR20040102599A (ko) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4542822B2 (ja) | フレキシブルな列リダンダンシスキームを有する半導体メモリ装置 | |
KR100437461B1 (ko) | 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법 | |
JP3119810B2 (ja) | 列冗長可能な不揮発性半導体メモリの消去検証回路 | |
JP3883268B2 (ja) | 半導体メモリ装置 | |
JP4942991B2 (ja) | プログラム時間を減らすことができるフラッシュメモリ装置 | |
US6400601B1 (en) | Nonvolatile semiconductor memory device | |
KR100634414B1 (ko) | 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법 | |
US6122194A (en) | Semiconductor memory device with a column redundancy occupying a less chip area | |
US6788596B2 (en) | Failed cell address programming circuit and method for programming failed cell address | |
KR20230058603A (ko) | 오티피 메모리 회로 및 이를 포함하는 반도체 장치 | |
JP5548341B2 (ja) | フラッシュメモリ装置及びその駆動方法 | |
US6888764B2 (en) | Semiconductor device including semiconductor memory | |
JP2001222896A (ja) | ローリペア方式を用いる半導体メモリ素子 | |
US7778096B2 (en) | Flash memory device | |
KR0182868B1 (ko) | 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 | |
KR100855994B1 (ko) | 플래시 메모리 장치 및 그 구동방법 | |
KR20080038924A (ko) | 플래시 메모리 소자의 프로그램 동작 검출 회로 | |
US20040208067A1 (en) | Row redundancy circuit | |
US6813200B2 (en) | Circuit configuration for reading out a programmable link | |
KR20010029546A (ko) | 프로그램 상태 검출 회로를 갖는 플래시 메모리 장치 및그것의 프로그램 방법 | |
TW202219968A (zh) | 記憶體儲存裝置及其操作方法 | |
JP2005339763A (ja) | 半導体記憶装置 | |
JP2005243232A (ja) | 半導体記憶装置 | |
KR20020028486A (ko) | 플래쉬 메모리 소자의 리페어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4542822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |