TWI559317B

TWI559317B - 記憶體修補方法及其應用元件

Info

Publication number: TWI559317B
Application number: TW104106799A
Authority: TW
Inventors: 陳士弘
Original assignee: 旺宏電子股份有限公司
Priority date: 2015-03-04
Filing date: 2015-03-04
Publication date: 2016-11-21
Also published as: TW201633321A

Description

記憶體修補方法及其應用元件

本揭露書是有關於一種記憶體的管理方法以及應用此一管理方法的記憶體元件。特別是有關於一種記憶體的修補方法以及應用此一修補方法的記憶體元件。

記憶體於製造過程中可能存在某些缺陷。包含缺陷(defect)記憶體通常會藉由品質管控程序(quality control process)，被從記憶體元件中被剔除。然而，某些缺陷記憶胞仍可藉由記憶體修補的方式而可被重新利用。目前已習知的記憶體修補方式包含冗餘修復(redundancy repair)技術、區塊修補(block repair)技術、記憶體降階(downgrade)技術及錯誤核對與改正(Error Checking and Correcting，ECC)技術。

然而，習知的記憶體修補技術仍有其極限，例如，採用冗餘修補技術時，如果需要修補的缺陷記憶胞太多，會因為需要過多冗餘記憶體的配置，而加大於晶粒尺寸，反而超過修補缺陷記憶胞所產生的優點。採用區塊修補技術和記憶體降階技術，則會將尚餘有多數可用記憶體的整個記憶體區塊，標記為無法正常存取資料的缺陷記憶胞區塊，造成記憶體儲存空間的浪費。

而利用錯誤核對與改正技術，雖然可以有效的對儲存裝置中的資料進行更正，但錯誤核對與改正技術仍有其限制，當有大於特定數量的資料發生錯誤時，錯誤核對與改正技術便無法進行更正。另外，錯誤核對與改正技術會耗費相當多記憶空間與時間，並不符合現代對於記憶體元件快速存取的需求。

因此，有需要提供一種更先進的記憶體修補方法以及應用此一方法的記憶體元件，以改善習知技術所面臨的問題。

根據本說明書的一實施例，提供一種記憶體元件的修補方法，此方法包括下述步驟：首先提供含至少一個記憶頁(page)的記憶體元件，此記憶頁具有複數個記憶胞串列(cell strings)。之後提供一重複性圖案(pattern)來遮蔽(block)這些個記憶胞串列之至少二者，並將被遮蔽的記憶胞串列標示為不可存取。

根據本說明書的另一實施例是在提供一種記憶體元件，此記憶體元件包括至少一記憶頁以及一重複性圖案。其中此記憶頁具有複數條記憶胞串列。重複性圖案遮蔽這些記憶胞串列之至少二者，並將被遮蔽的記憶胞串列標示為不可存取。

根據上述實施例，本發明是在提供一種記憶體修補方法以及應用此一方法的記憶體元件。首先將記憶體元件之記憶頁中的複數條記憶胞串列區分為複數個子集，其中每一個子集包含數量相同的至少二條記憶胞串列。再提供重複性圖案規律地遮蔽每一個子集中至少一條記憶胞串列，並將被遮蔽的記憶胞串列標示為不可存取。並藉由後續進行的記憶體修補程序，例如冗餘修復步驟或錯誤核對與改正程序，即可將剩餘(包含在未被遮蔽的記憶胞串列中)的缺陷記憶胞予以修復。進而得到記憶頁的尺寸及頻寬較小，但仍然可用的記憶體元件。

由於重複性圖案可將大部分具有缺陷(defect)記憶胞的記憶胞串列，在尚未進行記憶體修補程序之前即先行予以剔除，可以大幅降低記憶體修補製程所需耗費的記憶空間與時間。有效解決習知記憶體修補技術成本偏高的問題。

100‧‧‧記憶體元件

200‧‧‧記憶體元件

201‧‧‧重複性圖案

202‧‧‧重複性圖案

203‧‧‧重複性圖案

204‧‧‧重複性圖案

30‧‧‧多層堆疊結構

31‧‧‧記憶頁

300‧‧‧立體NAND快閃記憶體元件

301‧‧‧犧牲層

302‧‧‧絕緣層

303‧‧‧溝渠

304‧‧‧閘極

305‧‧‧編碼循環

307‧‧‧記憶層

308‧‧‧記憶胞

308a‧‧‧缺陷記憶胞

310‧‧‧位元線

311‧‧‧重複性圖案

S11‧‧‧記憶體測試

S12‧‧‧判定記憶體元件為良品

S13‧‧‧判斷是否可藉由冗餘修補/錯誤核對與改正技術回復到堪用的狀態

S14‧‧‧進行記憶體修補

S15‧‧‧判定記憶體元件為失效元件

S21‧‧‧提供一個記憶體元件

S22‧‧‧記憶體測試

S23‧‧‧判定記憶體元件為良品

S24‧‧‧判斷是否可藉由冗餘修補/錯誤核對與改正技術回復到堪用的狀態

S25‧‧‧進行記憶體修補

S26‧‧‧提供重複性圖案來遮蔽記憶體元件中至少二條記憶胞串列，並將被遮蔽的記憶胞串列標示為不可存取

S27‧‧‧進行冗餘修補/錯誤核對與改正技術，判斷是否可藉由冗餘修補/錯誤核對與改正技術，將記憶體元件中未被遮蔽的記憶胞串列回復到堪用的狀態

S28‧‧‧進行記憶體修補

T1‧‧‧箭號

T2‧‧‧箭號

BL1~BL32‧‧‧位元線

X1~X40‧‧‧字元線

R1‧‧‧冗餘記憶體陣列

ECC1~ECC13‧‧‧記憶體串列

為了對本發明之上述實施例及其他目的、特徵和優點能更明顯易懂，特舉數個較佳實施例，並配合所附圖式，作詳細說明如下：第1A圖根據習知技術所繪示的記憶體修補方法流程方塊圖；第1B圖係根據習知技術所繪示的記憶體元件的記憶陣列示意圖；第2A圖係根據本發明的一實施例所繪示之記憶體修補方法的流程方塊圖；第2B圖係根據本發明的一實施例所繪示之部分記憶體元件的結構示意圖；第2C係繪示第2B圖的記憶體元件被一重複性圖案遮蔽之後的記憶體陣列結構示意圖；第2D係繪示第2B圖的記憶體元件被另一個重複性圖案遮蔽之後的記憶體陣列示意圖；第2E係繪示第2B圖的記憶體元件被又另一個重複性圖案遮蔽之後的記憶體陣列結構示意圖；第2F係繪示第2B圖的記憶體元件被再另一個重複性圖案遮蔽之後的記憶體陣列結構示意圖；第2G係根據第2F圖繪示被重新分配後之記憶體元件的記憶胞串列之後的記憶體陣列結構示意圖；第3A圖至第3C圖係根據本發明的一實施例所繪示製作立體NAND快閃記憶體元件的部分製程結構剖面示意圖；第3D圖係根據第3C圖之立體NAND快閃記憶體元件所繪示的記憶頁結構示意圖；以及第3E圖係繪示以重複性圖案遮蔽第3D圖所繪示之記憶體元件以後的結構示意圖。

本發明提供一種記憶體修補方法以及應用此一方法的記憶體元件，可藉由調控記憶體元件之記憶頁的尺寸，犧牲記憶頁中有限的記憶體串列，達到移除大部分缺陷記憶胞的效果。為了對本發明之上述實施例及其他目的、特徵和優點能更明顯易懂，下文特舉數較佳實施例，並配合所附圖式作詳細說明。

必須注意的是，這些特定的實施案例與方法，並非用以限定本發明。本發明仍可採用其他特徵、元件、方法及參數來加以實施。較佳實施例的提出，僅係用以例示本發明的技術特徵，並非用以限定本發明的申請專利範圍。該技術領域中具有通常知識者，將可根據以下說明書的描述，在不脫離本發明的精神範圍內，作均等的修飾與變化。在不同實施例與圖式之中，相同的元件，將以相同的元件符號加以表示。

請參照第1A圖和1B，第1A圖根據習知技術所繪示的記憶體修補方法流程方塊圖。第1B圖係根據習知技術所繪示的記憶體元件100的記憶陣列示意圖。習知的記憶體修補方法是先對記憶體元件100進行記憶體測試，以標示出記憶陣列中的失效記憶胞(如步驟S11所繪示)。若無失效記憶胞，則判定記憶體元件100為良品(如步驟S12所繪示)；若有失效記憶胞存在，則判斷是否可藉由冗餘修補/錯誤核對與改正技術，將記憶體元件100回復到堪用的狀態(如步驟S13所繪示)。若可藉由冗餘修補/錯誤核對與改正技術將記憶體元件100回復到堪用的狀態，則進行記憶體修補(如步驟S14所繪示)；若無法藉由記憶體修補技術將記憶體元件100回復到堪用的狀態，則判定記憶體元件100為失效元件(如步驟S15所繪示)。

如第1B圖所繪示，其中記憶體元件100包含複數個階層。而為了清楚描述起見，第1B圖僅繪示記憶體元件100中複數個階層之一者的上視圖。每一個階層都包含複數條位元線 BL_a(其中a=1~32的整數)以及與位元線BL_a交叉的字元線X_b(其中b=1~40的整數)。每一位元線103和109交錯的位置，定義出一記憶胞(BL_a，X_b)。連接同一條字元線X_b的複數個記憶胞(BL_a，X_b)可構成一個記憶分頁(sub-page)，在由數個記憶頁構成一記憶頁。

在此一範例中，記憶體元件100中的每一個階層可以示一個記憶頁，每一個記憶頁包括由32條由位元線BL1~BL32所串接而成的記憶胞串列，每一條記憶胞串列包含40個記憶胞(BL_a，X_b，a=1~32；b=1~40)，而構成一個32×40的記憶體陣列。換言之，第1B圖中的每一條位元線BL1~32可以視作(對應)一條記憶胞串列，因此以下將以位元線的元件符號BL_a來代表記憶胞串列。另外，記憶體元件100還包括一條冗餘記憶體串列R1以及提供來儲存錯誤核對與改正碼的記憶體陣列ECC1~ECC7。

經過記憶體測試(請參照步驟S11)，記憶胞串列BL2中的記憶胞(BL2,X19~X40)、記憶胞串列BL5中的記憶胞(BL5,X14)、記憶胞串列BL7中的記憶胞(BL7,X21)、記憶胞串列BL9中的記憶胞(BL9,X10)、記憶胞串列BL15中的記憶胞(BL15,X7)、記憶胞串列BL22中的記憶胞(BL22,X21)、和記憶胞串列BL22中的記憶胞(BL22,X5)為失效記憶胞。其中，記憶胞串列BL2中的失效記憶胞(BL2,X19~X40)可藉由冗餘修補技術，以冗餘記憶體陣列R1加以替換(如箭號T1所繪示)。至於其他失效記憶胞，則由冗餘修補/錯誤核對與改正技術加以修補(如箭號T2 所繪示)。然而若設定記憶體串列ECC1~ECC7的資訊只能修補一個錯誤資訊，則由於記憶胞串列BL7和BL22中的記憶胞(BL7,X21)和(BL22,X21)同時失效，超過冗餘修補/錯誤核對與改正技術的容錯設計，而無法解碼出正確資訊，因此記憶體元件100即被判定為失效元件。

若能藉由調控記憶體元件之記憶頁的尺寸大小，犧牲記憶頁中有限的區段，移除大部分缺陷記憶胞，即可藉由憶體修補技術，將記憶體元件100回復到堪用的狀態。請參照第2A圖，第2A圖係根據本發明的一實施例所繪示之記憶體修補方法的流程方塊圖。記憶體修補方法包括下述步驟：首先提供一個記憶體元件200(如步驟S21所繪示)。在本發明的一些實施例之中，記憶體元件200可以是可寫入的非揮發性記憶體，包含NAND快閃記憶體(NAND type flash memory)。

在本實施例之中，記憶體元件200可以是一種(但不限定為)具有垂直閘極(Vertical Gate，VG)的立體NAND快閃記憶體元件。請參照第2B圖，第2B圖係根據本發明的一實施例所繪示部分之記憶體元件200的記憶陣列示意圖。其中，記憶體元件200的結構大至與記憶體元件100相似，差別僅在於，記憶體元件200具有更巨量的失效記憶胞。例如在2B圖中，記憶胞串列BL4、BL5、BL12、BL13、BL20、BL21、BL28和BL29中的記憶胞(BL4,X1~X40)、(BL5,X1~X40)、(BL12,X1~X40)、(BL13,X1~X40)、(BL20,X1~X40)、(BL21,X1~X40)、(BL28,X1~X40) 和(BL29,X1~X40)大部分為失效記憶胞。另外，記憶胞串列BL16和BL22中各自具有一個失效記憶胞(BL16,X33)和(BL12,X21)。

但值得注意的是，第2B圖中記憶體元件200的失效記憶胞僅係為了方便說明起見所預先標示。由於，在提供記憶體元件200時並未進行記憶體測試，因此在實施本案之記憶體修補方法時並無法知悉記憶體元件200是否具有失效記憶胞以及失效記憶胞的實際位置。

接著，對記憶體元件200進行記憶體測試，判斷記憶體元件200是否具有失效記憶胞(如步驟S22所繪示)。若無失效記憶胞，則判定記憶體元件200為良品(如步驟S23所繪示)；若有失效記憶胞存在，則判斷是否可藉由記憶體修補技術，例如冗餘修補/錯誤核對與改正技術，將記憶體元件200回復到堪用的狀態(如步驟S24所繪示)。若可藉由冗餘修補/錯誤核對與改正技術將記憶體元件200回復到堪用的狀態，則進行記憶體修補(如步驟S25所繪示)；若無法藉由冗餘修補/錯誤核對與改正技術將記憶體元件200回復到堪用的狀態，則進入步驟S26。

在步驟S26中，提供重複性圖案(pattern)201來遮蔽記憶體元件200中複數個記憶胞串列BL1~BL32的至少二者，並將被遮蔽的記憶胞串列標示為不可存取。請參照第2C圖，第2C係繪示記憶體元件200被重複性圖案201遮蔽之後的記憶體陣列結構示意圖。在本發明的一些實施中，提供重複性圖案201來遮蔽記憶體元件200中的複數個記憶胞串列，可以包括下述步驟：首先，選擇多條連續且相鄰的記憶胞串列作為一個子集(subset)，將記憶體元件200的複數個記憶胞串列平均分成複數個子集。再有規律地在每一個子集中選取一條或多條記憶胞串列進行遮蔽，以構成重複性圖案201，並將被遮蔽的記憶胞串列標示為不可存取。其中，重複性圖案201的子集數量(p)小於或等於20；每一個子集中記憶胞串列的數量n相同且大於或等於2(n≧2)；且每一子集中被遮蔽的記憶胞串列數A小於該子集中所有記憶胞串列的數量(A<n)。

例如，在本發明的一實施例之中，重複性圖案的形成，可包含，有規律地選擇每一個子集中第一條記憶胞串列加以遮蔽，並標示為不可存取；保留第二條記憶胞串列未加以遮蔽。若以0代表被遮蔽的記憶胞串列，以1代表未被遮蔽的記憶胞串列，在此一實施例中，重複性圖案201係以“01”的方式重覆16次循環；且有1/2的記憶胞被遮蔽，並且被標示為不可存取。在本實施例之中，是以8條相鄰記憶胞串列作為一個子集，將記憶體元件200的複數個記憶胞串列平均分成4個子集，每個子集以“00111100”的重複性圖案201有規律地選擇4條記憶胞串列加以遮蔽，並標示為不可存取，並進行4個循環。其中有1/2的資料被遮蔽。

接著，進行冗餘修補/錯誤核對與改正技術，判斷是否可藉由冗餘修補/錯誤核對與改正技術，將記憶體元件200中未被遮蔽的記憶胞串列回復到堪用的狀態(如步驟S27所繪示)。若判斷藉由冗餘修補/錯誤核對與改正技術技術可以將記憶體元件200中未被遮蔽的記憶胞串列回復到堪用的狀態，則進行記憶體修補(如步驟S28所繪示)。若判斷藉由冗餘修補/錯誤核對與改正技術技術並無法將記憶體元件200中未被遮蔽的記憶胞串列回復到堪用的狀態，則回到步驟S26再選擇另一種重複性圖案以遮蔽記憶體元件200的記憶胞串列，並重複執行步驟S27和步驟S28。

值得注意的是，冗餘修補/錯誤核對與改正技術相當耗時。因此重複執行步驟S26、S27和S28的次數N必須小於等於一個預設值，例如20次。也就是說，重複性圖案的種類係小於等於20種。在本發明的一些實施例中，當第一次執行步驟S26時，記憶體修補系統(未繪示)會將執行的次數N設定為0。當需要重複步驟S26時，系統會自動將重複次數N加1，且在執行步驟S27的冗餘修補/錯誤核對與改正技術之前，系統將會檢查重複次數N是否大於一預設值P。若N大於預設值P則判定記憶元件為失效元件，並停止執行此一記憶體修補方法。

例如請再參照第2C圖，由於在此一實施例中未被重複性圖案201所遮蔽之記憶體元件200的記憶體陣列仍相當巨量的失效記憶胞，導致藉由冗餘修補/錯誤核對與改正技術並無法將記憶體元件200中未被遮蔽的記憶胞串列回復到堪用的狀態。因此需要重複步驟S26，選擇新的重複性圖案202來遮蔽之記憶體元件200的記憶體陣列。

請參照第2D圖，第2D係繪示記憶體元件200被另一個重複性圖案202遮蔽之後的記憶體陣列200示意圖。在本實施例之中，重複性圖案202是以8個連續相鄰的記憶胞串列作為一個子集，每個子集以“11000011”有規律地選擇4條記憶胞串列來加以遮蔽，並標示為不可存取，並進行4個循環。其中有1/2的記憶胞串列被遮蔽。

由於，重複性圖案202能有效的遮蔽掉大部分的異常區域，僅剩下記憶胞串列BL16中還存在一個失效記憶胞(BL16,X33)，可藉由冗餘修補/錯誤核對與改正技術將記憶體元件200中未被遮蔽的記憶胞串列回復到堪用的狀態。被修補後的記憶體元件200和未修補前的記憶體元件200相比，記憶頁的尺寸明顯縮小。

另外，亦可減少每一子集中被遮蔽的記憶胞串列數目，以增加被修補後的記憶體元件200的記憶頁尺寸。例如請參照第2E圖，第2E係繪示記憶體元件200被又另一個重複性圖案203遮蔽之後的記憶體陣列結構示意圖。在本實施例之中，重複性圖案203是以8個連續相鄰的記憶胞串列作為一個子集，每個子集以“11100111”有規律地選擇4條記憶胞串列加以遮蔽，並標示為不可存取，並進行4個循環。其中只有1/4的記憶胞串列被遮蔽。

在本實施例中，重複性圖案203亦能有效的遮蔽掉大部分的異常區域，藉由冗餘修補/錯誤核對與改正技術亦可將位於記憶胞串列BL16和BL16中僅剩的失效記憶胞(BL16,X33)和 (BL22,X21)加以修補，並使憶體元件200中未被遮蔽的記憶胞串列回復到堪用的狀態。第2E圖中被修補後的記憶體元件200的記憶頁的尺寸雖比未修補前的記憶體元件200要小，但由於被遮蔽的記憶胞串列數量減少，記憶頁的尺寸當然比第2E圖所繪示被以重複性圖案202遮蔽的記憶體元件200大。

另外，前述的記憶體修補方法方也適用於記憶體元件200之冗餘記憶體陣列R1和提供來儲存錯誤核對與改正碼之記憶體陣列ECC1~ECC7的修補。請參照第2F圖。第2F係繪示記憶體元件200被再另一個重複性圖案204遮蔽之後的記憶體陣列結構示意圖。在本實施例之中，重複性圖案204與重複性圖案203的結構實質相似，二者的差別在於，重複性圖案204除了遮蔽憶體元件200中的記憶體陣列中的記憶胞串列外，還進一步遮蔽了一部分的記憶體陣列ECC1~ECC7。

而被以重複性圖案204遮蔽後的記憶體元件200其記憶體陣列可從新分配，再進行失效記憶胞的修補。例如請請參照第2G圖。第2G係根據第2F圖繪示被以重複性圖案204遮蔽並重新分配後之記憶體元件200的記憶胞串列之後的記憶體陣列結構示意圖。一般而言，若記憶體元件200的記憶頁尺寸一般為2^k個位元組，被以重複性圖案204遮蔽並重新分配後的記憶體元件200的記憶頁尺寸通常只會分配2^k-1個位元組(其中k為大於0的整數)。在本實施例之中，被以重複性圖案204遮蔽並後重新分配的記憶體元件200，由原有32個記憶胞串列BL1~BL32減少到僅包含16個記憶胞串列BL1~BL16，記憶頁尺寸僅為原來記憶尺寸的1/2。

由於第2G圖所繪示的記憶體元件200僅被遮蔽1/4的記憶胞串列，因此多出來的記憶胞串列記憶頁尺寸可被分配來作為儲存錯誤核對與改正碼之記憶體陣列ECC1~ECC13。雖然以重複性圖案204遮蔽後被重新分配的記憶體元件200，其記憶頁尺寸僅為原來記憶尺寸的1/2。但被以重複性圖案204遮蔽並重新分配後的記憶頁，卻比未以重複性圖案204遮蔽前的原始記憶頁具有更多可被冗餘修補/錯誤核對與改正技術修補的記憶胞。故而，在以冗餘修補/錯誤核對與改正技術進行記憶體修補之後(如步驟S28所繪示)，可大幅提升修補後記憶體元件200的可靠度(reliability)。

值得注意的是，前述記憶體修補方法中，重複選擇不同重複性圖案來遮蔽記憶體元件之複數個記憶胞串列的步驟(如第2A圖步驟S26所繪示)，並非僅僅是單純試誤學習(try and error)的替換。由於這些失效記憶胞可能是由多種製程原因所造成，這些失效記憶胞可能具有特殊重複性的排列規則與圖案。因此在本發明的一些實施例中，前述記憶體修補方法可以依據製程的風險來加以設計重複性圖案。

例如，請參照第3A圖至第3C圖，第3A圖至第3C圖係根據本發明的一實施例所繪示製作立體NAND快閃記憶體元件300的部分製程結構剖面示意圖。在本實施例中，立體NAND 快閃記憶體元件300的製作至少包括下述步驟：首先形成由複數個犧牲層301(較佳包含氮化矽)和絕緣層302(較佳包含氧化矽)交錯堆疊的多層堆疊結構30；再於堆疊結構30中形成溝渠303，貫穿每一個犧牲層301和絕緣層302。之後，於溝渠303的側壁上形成記憶層307，再以半導體材料(例如無摻雜(undoped)的多晶矽)填充溝渠303，以形成複數條位元線310(如第3A圖所繪示)。後續，進行犧牲層301回蝕製程，以移除多層堆疊結構30中的犧牲層301(如第3B圖所繪示)。並以導電材質(例如金屬)填充原來犧牲層301所在的位置形成閘極304(如第3C圖所繪示)，並且在記憶層307、位元線310和閘極304三者重疊的位置，形成複數個記憶胞308。

由於，犧牲層301埋藏於多層堆疊結構30之中，因此在犧牲層301回蝕製程之後，容易有多餘的犧牲層301殘留於多層堆疊結構30的中心部位(如第3B圖所繪示)，導致位於多層堆疊結構30中心部位特別容易產生缺陷。意即，缺陷記憶胞308a可能重複性的發生在靠近多層堆疊結構30中心的記憶胞串列上。因此，可以根據上述製程分析，來選擇合適的重複性圖案311來遮蔽具有大多數缺陷記憶胞308a的位元線310(記憶胞串列)，再以冗餘修補/錯誤核對與改正技術或上述二種記憶體修補方法的組合，將立體NAND快閃記憶體元件300中未被重複性圖案311遮蔽的記憶胞串列回復到堪用的狀態。

重複性圖案311的選擇可以包含下述步驟：首先對立體NAND快閃記憶體元件300的每一個記憶頁31中的位元線310進行編碼，以構成複數組編碼循環305。為了方便說明，請參照第3D圖，第3D圖係根據第3C圖之立體NAND快閃記憶體元件300所繪示的記憶頁306結構示意圖。在本實施例中，將第3D圖所繪示的32條位元線310進行編碼的步驟，包括下述步驟：首先，記憶頁31中的32條位元線310區分為4個子集，每一子集包含8條由右至左連續排列的位元線310。每一條位元線310再分配一個編碼數字。其中，每一個編碼數字皆依序排列，且分配給每一子集的編碼數字都相同。藉以，使這些編碼數字的複數組循環構成編碼循環305。例如，例如將每一個子集中的位元線310按照實體位置的排列順序由左至右編以1、2、3、4、5、6、7和8的號碼，使分配給32條位元線310的編碼數字，形成4組由1、2、3、4、5、6、7和8之編碼數字組成，且循環4次的編碼循環305。

然後在這些編碼循環305中，選取至少一組具有相同編碼數字的位元線310叢集，並加以遮蔽以形成重複性圖案311，從而將被遮蔽之位元線310所串接的記憶胞，標記為不可存取記憶胞。例如，請參照第3E圖，第3E圖係繪示以重複性圖案311遮蔽第3D圖所繪示之記憶體元件300以後的結構示意圖。在本實施例中，每一個組編碼循環305中具有編碼數字4、5、6和7的位元線310被選取並加以遮蔽，以形成重複性圖案311。換言之，若以0代表被遮蔽的位元線310，以1代表未被遮蔽的位元線310，則在本實施例中，重複性圖案311係以“00011110”的方式重覆4次循環。其中，有1/2的記憶胞被重複性圖案311遮蔽，並標示為不可存取記憶胞。

藉由重複性圖案311的遮蔽，可將具有大部分的缺陷記憶胞308a的位元線310予以剃除，並且使未被遮蔽的位元線310(記憶胞串列)中所包含的缺陷記憶胞308a的數量會大幅減少，可容許後續的記憶體修補技術進行修補，進而得到記憶頁的尺寸及頻寬(bandwidth)較小，但仍然堪用的立體NAND快閃記憶體元件300。換句話說，經過上述記憶體修補步驟之後，大部分的缺陷記憶胞308a已被剃除。因此，在進行後續的記憶體修補步驟時，只需將剩餘的少數缺陷記憶胞308a予以修復，即可得到記憶頁的尺寸及頻寬較小，但仍然可用的立體NAND快閃記憶體元件300。

根據上述實施例，本發明是在提供一種記憶體修補方法以及應用此一方法的記憶體元件。首先將記憶體元件之記憶頁中的複數條記憶胞串列區分為複數個子集，其中每一個子集包含數量相同的至少二條記憶胞串列。再提供重複性圖案規律地遮蔽每一個子集中至少一條記憶胞串列，並將被遮蔽的記憶胞串列標示為不可存取。並藉由後續進行的記憶體修補程序，例如冗餘修復步驟或錯誤核對與改正程序，即可將剩餘(包含在未被遮蔽的記憶胞串列中)的缺陷記憶胞予以修復。進而得到記憶頁的尺寸及頻寬較小，但仍然可用的記憶體元件。可以大幅降低記憶體修補製程所需耗費的記憶空間與時間。有效解決習知記憶體修補技術成本偏高的問題。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S21‧‧‧提供一個記憶體元件

S22‧‧‧記憶體測試

S23‧‧‧判定記憶體元件為良品

S25‧‧‧進行記憶體修補

S28‧‧‧進行記憶體修補

Claims

一種記憶體修補方法，包括：提供一記憶體元件，該記憶體元件包含至少一記憶頁(page)，該至少一記憶頁具有複數個記憶胞串列(cell strings)；提供一重複性圖案(pattern)來遮蔽(block)該些複數個記憶胞串列之至少二者；以及將被遮蔽的該些記憶胞串列標示為不可存取。
如申請專利範圍第1項所述之記憶體修補方法，提供該重複性圖案的步驟包括：將該些複數個記憶胞串列區分成複數個子集(subset)，使每一該些子集具有相同數量的至少二條該些記憶胞串列；以該重複性圖案規律地遮蔽每一個該些子集中至少一條記憶胞串列。
如申請專利範圍第2項所述之記憶體修補方法，更包括一記憶體修補步驟，對未被標示為不可存取的該些記憶胞串列，進行一錯誤核對與改正(Error Checking and Correcting，ECC)、一冗餘修復(redundancy repair)或上述之組合。
如申請專利範圍第3項所述之記憶體修補方法，其中未被標示為不可存取的該些記憶胞串列，比未被該重複性圖案遮蔽的該至少一記憶頁具有更多可被該錯誤核對與改正修補的複數個記憶胞。
如申請專利範圍第3項所述之記憶體修補方法，在進行該記憶體修補步驟之前，更包括：進行一記憶體測試，判斷是否可藉由一記憶體修補技術，將未被遮蔽的該些記憶胞串列回復到堪用的狀態；若判斷可以回復到堪用的狀態，則進行該記憶體修補步驟，若判斷無法回復到堪用的狀態，則再選擇另一重複性圖案以遮蔽該記憶體元件。
如申請專利範圍第1項所述之記憶體修補方法，提供該重複性圖案的步驟包括：將該些複數條記憶胞串列區分成複數個子集，使每一該些子集具有相同數量的該些記憶胞串列；對該些記憶胞串列進行編碼以構成複數組編碼循環(numbers of repeat cycle)；在該些編碼循環中選取至少一叢集(cluster)，使該叢集中的該些記憶胞串列具有相同編碼數字；以及將該被選取的該些記憶胞串列加以遮蔽。
如申請專利範圍第6項所述之記憶體修補方法，其中對該些記憶胞串列進行編碼的步驟，包括使該些記憶胞串列與該記憶體元件之實體結構或製程步驟產生關連使每一該些記憶胞串列對應該記憶體元件的複數條位元線(bit line)之一者。
一種記憶體元件，包括：一記憶頁，具有複數條記憶胞串列；以及一重複性圖案遮蔽該些複數條記憶胞串列之至少二者，並將被遮蔽的該些記憶胞串列標示為不可存取，其中該些複數個記憶胞串列區分成複數個子集，使每一該些子集具有相同數量的至少二條該些記憶胞串列；且該重複性圖案規律地遮蔽每一個該些子集中的至少二條該些記憶胞串列。
如申請專利範圍第8項所述之記憶體元件，其中每一該些子集中的每一該些記憶胞串列具有一編碼數字，可組成複數組編碼循環；其中具有相同編碼數字之該些複數個記憶胞串列的至少一叢集，被標示為該些不可存取的記憶胞串列。
如申請專利範圍第8項所述之記憶體元件，其中該每一該些記憶胞串列對應該記憶體元件的複數條位元線之一者。