CN102270497A

CN102270497A - 以影子非挥发存储器配置冗余存储的存储器

Info

Publication number: CN102270497A
Application number: CN2010101912694A
Authority: CN
Inventors: 王彬
Original assignee: Individual
Current assignee: Individual
Priority date: 2010-06-02
Filing date: 2010-06-02
Publication date: 2011-12-07

Abstract

本发明提供一种以影子非挥发存储器(Shadow Nonvolatile Memory)配置冗余(Redundancy)存储的存储器，属于半导体存储器技术领域。该发明提供的存储器包括存储阵列、对应于存储阵列中的普通行的普通字线、对应于存储阵列中的冗余行的冗余字线、行译码器、影子非挥发存储器以及字线选通管，所述普通字线、冗余字线与存储阵列之间分别串联设置字线选通管，所述字线选通管用于控制其所在的字线是否选通，所述影子非挥发存储器用于控制所述字线选通管的选通以进一步控制该字线选通管所在的字线是否选通。因此，可以实现选中某一冗余的行(或列)来代替失效存储单元所在的行(或列)。该存储器具有可靠性高、功耗低、体积小的特点。

Description

以影子非挥发存储器配置冗余存储的存储器

技术领域

本发明属于半导体存储器技术领域，具体涉及一种用影子非挥发存储器(Shadow Nonvolatile Memory)配置冗余(Redundancy)存储的存储器。

背景技术

存储器是数字系统中常用的器件之一，在半导体市场领域中占有较大的市场比例。随着半导体技术的发展，存储器的器件尺寸不断缩小，存储器芯片向大容量、小面积方向发展。

同时，存储器的可靠性是必须考虑性能之一。大容量存储器的存储阵列的每个存储单元都必须能够准确存储每位数据。实际统计表明，存储器的主要错误是单个电路故障所引起的一位错或者相关多位错，而随机独立的多位错误极少。在按字节组织的内存储器中，主要错误模式为单字节错；而在按位组织的内存储器中，主要错误模式为单位错。半导体存储器的错误大体上分为硬错误和软错误，其中主要为软错误。硬错误所表现的现象是在某个或某些位置上，存取数据重复地出现错误，出现这种现象的原因是一个或几个存储单元出现故障。

为保证半导体存储器在发生硬错误时仍然能够技术正常工作，现有技术的方法之一是采用在存储器中所增加的冗余存储阵列来代替错误的存储单元的功能。这种方案是在存储芯片的设计与制造过程中，增加若干备份的行(或备份的列)，存储器芯片出厂测试时，若发现失效的行(或失效的列)，则通过激光(或电学)的处理，用备份行(或列)去代替失效的行(或失效的列)。

图1所示为现有技术的带冗余存储阵列的存储器的结构示意图。如图1所示，该存储器中，冗余存储阵列中采用冗余字线120控制的冗余的行(冗余的行包括在存储阵列140中)；110为普通字线(即控制存储阵列的行)，行译码器一将输入的地址译码从而能够选中某字线，图1中只是示意性地给出了两根普通字线110，每根普通字线110其实也是包括2^N条字线分别与存储阵列的2^N行连接(N为图中行译码器一与字线110的连接数，N为大于1的整数)；120为冗余存储阵列中的冗余字线，行译码器二将输入的地址译码从而能够选中某字线，同样，图1中只是示意性地给出了两根字线120，每根字线120其实也是包括2^M条字线分别与存储阵列的2^M行连接(M为图中行译码器二与字线120的连接数，M为大于1的整数)；130为一次可编程存储器(OTP)，用来配置冗余存储阵列，现有技术中一般采用熔丝型一次可编程存储器，每个一次可编程存储器单元用于连接每条字线。图1所示的存储器的基本工作原理是：存储器进行可靠性测试时，地址同时输入行译码器一和行译码器二，如果某条字线110所控制的行的存储单元出现硬错误，与该字线连接的OTP存储单元烧断，同时，同一地址对应的某条冗余字线120选中，与该冗余字线连接的OTP存储单元导通，其它冗余字线连接的OTP存储单元关断。因此，可以实现用冗余的行代替发生硬错误的行，存储器仍然能够正常工作。

然而，这种采用采用OTP来配置冗余存储阵列的技术，特别是采用熔丝型OTP来配置冗余存储阵列，虽然结构简单，但具有如下缺点：(1)OTP所占用的芯片面积较大，特别随之存储器单元面积越来越小的情况下，OTP所占用的芯片面积相比存储阵列的芯片面积越来越大；(2)对OTP编程时需要高压信号或者外部激光信号；(3)OTP是不可重复编程的，这决定了每个冗余行或者列只能应用一次。

发明内容

本发明要解决的技术问题是，避免用OTP配置冗余存储阵列时带来的面积大、编程电压高、只能一次应用的技术问题而提出了一种采用影子非挥发存储器配置冗余存储阵列的存储器。

为解决以上技术问题，按照本发明的一个方面，提供一种存储器，其包括存储阵列、对应于存储阵列中的普通行的普通字线、对应于存储阵列中的冗余行的冗余字线、以及行译码器，并且还包括影子非挥发存储器和字线选通管，所述普通字线、冗余字线与存储阵列之间分别串联设置字线选通管，所述字线选通管用于控制其所在的字线是否选通，所述影子非挥发存储器用于控制所述字线选通管的选通以进一步控制该字线选通管所在的字线是否选通。

根据本发明提供的存储器，其中，所述字线选通管为MOS管，所述影子非挥发存储器的每个存储单元用于控制所述字线选通管为MOS管的栅极。字线选通管的栅极连接于影子非挥发存储器的存储单元的存储节点。

具体地，所述存储器可以为SRAM、DRAM或者Flash。

所述影子非挥发存储器为相变存储器、闪存、磁阻随机存储器、电阻随机存储器之一。

按照本发明的又一个方面，本发明存储器，其包括存储阵列、对应于存储阵列中的普通行的普通位线、对应于存储阵列中的冗余行的冗余位线、以及行译码器，并且还包括影子非挥发存储器和位线选通管，所述普通位线、冗余位线与存储阵列之间分别串联设置位线选通管，所述位线选通管用于控制其所在的位线是否选通，所述影子非挥发存储器用于控制所述位线选通管的选通以进一步控制该位线选通管所在的位线是否选通。

根据本发明提供的存储器，其中，所述位线选通管为MOS管，所述影子非挥发存储器的每个存储单元用于控制所述位线选通管为MOS管的栅极。位线选通管的栅极连接于影子非挥发存储器的存储单元的存储节点。

具体地，所述存储器可以为SRAM、DRAM或者Flash。

所述影子非挥发存储器可以为相变存储器、闪存、磁阻随机存储器、电阻随机存储器之一。

本发明的技术效果是，通过存储器中的影子非挥发存储器和字线选通管，可以实现选中某一冗余的行(或列)来代替失效存储单元所在的行(或列)；相比现有技术的用于配置冗余存储的熔丝OTP，影子非挥发存储器具有体积小、不需要额外的高电压编程信号和非挥发性的特点；因此该存储器具有可靠性高、功耗低、体积小的特点。

附图说明

图1是现有技术的带冗余存储阵列的存储器的结构示意图；

图2是本发明提供的第一实施例存储器的示意图；

图3是影子非挥发存储器的存储单元与字线选通管的连接关系示意图；

图4是本发明提供的第二实施例存储器的示意图；

图5是该发明的存储器中的影子非挥发存储器与存储块的示意图。

具体实施方式

下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。

图2所示为本发明提供的第一实施例存储器的示意图。在第一实施例中，采用冗余的行代替失效的行。如图2所示，该存储器200包括普通字线210、冗余字线220、行译码器一、行译码器二、字线选通管231和232、影子非挥发存储器的存储单元234以及存储阵列240。存储器200可以为SRAM、DRAM或者闪存(Flash)等，存储器200的类型由存储阵列240的存储器单元类型决定，其具体类型不受本发明实施例限制。根据每个存储的容量，有不同数目的普通字线210，图2中只是示意图性地给出了两根普通字线，其它普通字线省略示出；冗余字线220的根数也不受本发明实施例限制，一般存储器的配置中，冗余字线的根数远小于普通字线的根数；所述“普通字线”是相对“冗余字线”来区分的，普通字线只能用来控制存储阵列240的行，在可靠性测试之前，普通字线及存储器本身的字线，只是在可靠性测试之后，普通字线可以通过冗余字线来置换。行译码器一接收行字线驱动模块的输出信号，处理后输出控制信号至普通字线；行译码器二接收行字线驱动模块的输出信号，处理后输出控制信号至冗余字线，需要说明的是，在这里为区分行译码器一和行译码器二所控制的对象的差异，将其分解示意，在实际的应用中，行译码器一和行译码器二为同一个译码器，其可分别用来对不同行进行地址译码。通常地，所有行译码器一和行译码器二构成一个单独的行译码器模块。每根普通字线210和存储阵列之间设置一个字线选通管231，普通字线210连接字线选通管231的源极(或者漏极)，存储阵列中对应的某一行连接字线选通管231的漏极(或者源极)，在该实施例中，字线选通管231为MOS管，具体地为NMOS管，在其它实施例中，字线选通管231可以为PMOS管。字线选通管231的栅极连接于影子非挥发存储器的存储单元234，每个存储单元控制一个字线选通管231的导通与关断。每根冗余字线220和存储阵列之间设置一个字线选通管232，冗余字线220连接字线选通管232的源极(或者漏极)，存储阵列的某一行连接字线选通管232的漏极(或者源极)，在该实施例中，字线选通管232为NMOS管，在其它实施例中，字线选通管232可以为PMOS管。字线选通管232的栅极同样连接于影子非挥发存储器的存储单元234，每个存储单元控制一个字线选通管232的导通与关断。在该实施例中，影子非挥发存储器未示意性给出，只是示意性给出了其存储单元；影子非挥发存储器可以为相变存储器(PCM)、闪存(Flash)、磁阻随机存储器(MRAM)、电阻随机存储器(RRAM)等。存储阵列的某一行连接于存储阵列240，在该实施例中，存储阵列包括普通存储阵列和冗余存储阵列(图中未示出)，普通存储阵列受普通位线控制，冗余存储阵列受冗余位线控制，在存储器的制造中，普通存储阵列和冗余存储阵列是在一起制造完成的，因此普通存储阵列和冗余存储阵列的存储单元的类型也相同。冗余存储阵列、冗余字线和行译码器二构成冗余存储模块。

需要说明的是，图2中为方便地示意每个影子非挥发存储器的存储单元234分别用来控制对应的一个字线选通管，将每个影子非挥发存储器的存储单元以分离结构的形式示意，实际上，图1中的所有影子非挥发存储器的存储单元234同样是形成于同一个存储器的存储阵列中的。

图3所示为影子非挥发存储器的存储单元与字线选通管的连接关系示意图，在该实施例中，以影子非挥发存储器为相变存储器为例，234为相变存储单元，其包括相变存储电阻2341和存储单元选通管2343，相变存储电阻2341可以在高阻态和低阻态之间转换，从而实现数据存储。存储单元选通管2343的栅极与影子非挥发存储器的字线连接，相变存储电阻2341的一端连接存储单元选通管2343、另一端连接影子非挥发存储器的位线。2342为相变存储单元的存储节点，该点的电位能反映存存储单元存储的数据。字线选通管2343选通，相变存储电阻2341为高阻时，存储节点2342为低电平；相变存储电阻2341为低阻时，存储节点2342为高电平。外部的字线选通管的栅极连接与存储节点2432，因此，存储节点的电平高低，能控制字线选通管的导通与否。需要说明的是，该图3中的字线与图2中的字线是不相同的，图3中的字线是用来控制影子非挥存储器的行。

继续请参阅图2，图2所示存储器如果在出厂测试时，发现某行字线所控制的普通存储阵列中，存在失效单元，先找出该实现单元所对应的行的地址，并确定用某一行冗余存储阵列来代替该存在失效单元的行。这时候，可以通过对影子非挥发存储器中写入数据，通过影子非挥发存储器来配置冗余存储。例如，失效单元对应所在的行的普通字线上的字线选通管通过影子非挥发存储器配置，其字线选通管连接的存储单元存储“0”，其字线选通管关断；同时，对应的冗余字线(与失效字线的相同地址所对应的冗余字线)的字线选通管通过影子非挥发存储器配置，其字线选通管连接的存储单元存储“1”，该字线选通管导通，从而实现冗余字线所控制的行代替失效单元所在的行。该实例中，影子非挥发存储器具有面积小、编程电压与存储器本身的编程电压相当的特点，易于实现数据编程。同时，影子非挥发存储器具有非挥发存储和多次存储的特性，在存储器的后续使用过程中，冗余字线可重复选通或关断，因此冗余行可以用来修复失效的行。

图4所示为本发明提供的第二实施例存储器的示意图。在第二实施例中，采用冗余的列代替失效的列。如图4所示，该存储器300包括普通位线310、冗余位线320、列译码器一、列译码器二、字线选通管331和332、影子非挥发存储器的存储单元334以及存储阵列340。存储器300可以为SRAM、DRAM或者Flash，存储器300的具体类型有存储阵列的存储单元类型决定，其具体类型不受本发明实施例限制。根据每个存储的容量，有不同数目的普通位线310，图4中只是示意图性地给出了两根普通位线，其它普通位线省略示出；冗余位线320的根数也不受本发明限制，一般存储器的配置中，冗余位线的根数远小于普通位线的根数；所述“普通位线”是相对“冗余位线”来区分的，在可靠性测试之前，普通位线及存储器本身的位线，只是在可靠性测试之后，普通位线可以通过冗余位线来置换。列译码器一接收列地址译码处理后输出控制信号至普通位线，列译码器二接收同样的列地址译码处理后输出控制信号至冗余位线。每根普通位线310和存储阵列的某一列之间设置一个字线选通管331，普通位线310连接字线选通管331的源极(或者漏极)，存储阵列的某一列连接字线选通管331的漏极(或者源极)，在该实施例中，字线选通管331为MOS管，具体地为NMOS管，在其它实施例中，字线选通管331可以为PMOS管。字线选通管331的栅极连接于影子非挥发存储器的存储单元334，每个存储单元控制一个字线选通管331的导通与关断。每根冗余位线320和存储阵列之间设置一个字线选通管332，冗余位线320连接字线选通管332的源极(或者漏极)，存储阵列的某一列连接字线选通管332的漏极(或者源极)，在该实施例中，字线选通管332为MOS管，具体地为NMOS管，在其它实施例中，字线选通管332可以为PMOS管。字线选通管332的栅极同样连接于影子非挥发存储器的存储单元334，每个存储单元控制一个字线选通管332的导通与关断。在该实施例中，影子非挥发存储器未示意性给出，只是示意性给出了其存储单元，实际应用中，这些影子非挥发存储器的存储单元是存在于同一存储阵列中的。影子非挥发存储器可以为相变存储器(PCM)、闪存(Flash)、磁阻随机存储器(MRAM)、电阻随机存储器(RRAM)等。在该实施例中，存储阵列包括普通存储阵列和冗余存储阵列(图中未示出)，普通存储阵列的列受普通位线控制，冗余存储阵列的列受冗余位线控制，在存储器的制造中，普通存储阵列和冗余存储阵列是在一起制造完成的。冗余存储阵列、冗余位线和列译码器二构成冗余存储模块。

图4所示第二实施例存储器的工作原理与图2所示第一实施例的工作原理基本类似。

图5所示为该发明的存储器中的影子非挥发存储器与存储块的示意图。现有技术中，为减少存储器的静态功耗等，常常将存储器按块(Block)的结构设计，每个存储块包括存储阵列及其行译码器、列译码器等相应外围电路。同样在该发明的存储器中，存储器也是分为若干个存储块的，图5中示意性地给出了四个存储块31、32、33、34。该发明的提供的存储器包括一个影子非挥发存储器20，在该实施例中，非挥发存储器20是与存储器的其它存储块相对独立的，可以实现多个存储块共用一个影子非挥发存储器，影子非挥发存储器中存储的用于配置冗余存储的信号分别对应输入至每个存储块，实现存储器的硬错误的修正。

以上例子主要说明了本发明的存储器。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims

1.一种存储器，包括存储阵列、对应于存储阵列中的普通行的普通字线、对应于存储阵列中的冗余行的冗余字线、以及行译码器，其特征在于，还包括影子非挥发存储器和字线选通管，所述普通字线、冗余字线与存储阵列之间分别串联设置字线选通管，所述字线选通管用于控制其所在的字线是否选通，所述影子非挥发存储器用于控制所述字线选通管的选通以进一步控制该字线选通管所在的字线是否选通。

2.根据权利要求1所述的存储器，其特征在于，所述字线选通管为MOS管，所述影子非挥发存储器的每个存储单元用于控制所述字线选通管为MOS管的栅极。

3.根据权利要求1所述的存储器，其特征在于，所述存储器为SRAM、DRAM或者Flash。

4.根据权利要求1所述的存储器，其特征在于，所述影子非挥发存储器为相变存储器、闪存、磁阻随机存储器、电阻随机存储器之一。

5.根据权利要求2所述的存储器，其特征在于，字线选通管的栅极连接于影子非挥发存储器的存储单元的存储节点。

6.一种存储器，包括存储阵列、对应于存储阵列中的普通行的普通位线、对应于存储阵列中的冗余行的冗余位线、以及行译码器，其特征在于，还包括影子非挥发存储器和位线选通管，所述普通位线、冗余位线与存储阵列之间分别串联设置位线选通管，所述位线选通管用于控制其所在的位线是否选通，所述影子非挥发存储器用于控制所述位线选通管的选通以进一步控制该位线选通管所在的位线是否选通。

7.根据权利要求6所述的存储器，其特征在于，所述位线选通管为MOS管，所述影子非挥发存储器的每个存储单元用于控制所述位线选通管为MOS管的栅极。

8.根据权利要求6所述的存储器，其特征在于，所述存储器为SRAM、DRAM或者Flash。

9.根据权利要求6所述的存储器，其特征在于，所述影子非挥发存储器为相变存储器、闪存、磁阻随机存储器、电阻随机存储器之一。

10.根据权利要求7所述的存储器，其特征在于，位线选通管的栅极连接于影子非挥发存储器的存储单元的存储节点。