CN102237132B

CN102237132B - 一种存储器

Info

Publication number: CN102237132B
Application number: CN201010167521.8A
Authority: CN
Inventors: 林殷茵; 吴雨欣; 李萌
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-05-06
Filing date: 2010-05-06
Publication date: 2014-01-22
Anticipated expiration: 2030-05-06
Also published as: CN102237132A

Abstract

本发明属于存储器技术领域，具体提供一种具有冗余阵列的存储器。该存储器通过采用阻变存储器阵列替代现有技术的熔丝阵列，用来存储该存储器的基本存储阵列中的缺陷或失效存储单元的相关信息以提高存储器的可靠性。因此，该存储器具有面积小、用来存储所述存储阵列中的缺陷或失效存储单元的相关信息的存储器易于编程、并且易按比例缩小的特点。

Description

一种存储器

技术领域

本发明属于存储器技术领域，具体涉及用冗余阵列修复存储的存储阵列中的缺陷/失效存储单元的存储器，尤其涉及一种带阻变存储器(Resistive Memory)阵列和冗余阵列以实现缺陷/失效存储单元的修复的存储器。

背景技术

图1所示为现有技术的存储器基本结构示意图。如图1所示，现有的存储器都是通过其中规则的存储阵列101(图中一个小方块代表存储阵列中的一个存储单元)来存储数据的。从图1中可以看到，存储阵列是由m行、n列、共m×n个存储单元构成。每个存储单元(例如存储单元106)是最基本的结构单元，其可以存储一位或者多位数据。

另外，如图1所示，存储器还包括存储阵列外围的译码器，其可以用来选中存储阵列中的特定存储单元。译码器一般可以分为行译码器102和列译码器103。例如，如果要选中存储单元106，则行译码器102根据输入的相应的行地址选中行104、列译码器根据输入的相应的列地址选中列105，这样就可以通过外围的读写电路(图中未示出)对选中的存储单元106进行读、写或刷新等操作，而其他未选中的存储单元则不会受到影响，保持原来的值。

随着存储器要求越来越高的存储容量，出于成本的考虑，存储器中每个存储阵列的容量也随之不断增大。而在制造工序中，高整合、高密度的存储阵列更容易出现较多的缺陷存储单元。因此，随着存储器容量的增加、工艺特征尺寸的减小，在存储阵列中容易出现更多的缺陷/失效的存储单元，这从一定程度上影响了存储器的良率。如果存储阵列中存在一个缺陷或者失效的存储单元，那就意味着不能正确地对其进行读写等操作，即不能对其写入所需要的数据，或者不能读出所存储的正确的值。这种错误会引起一系列问题，例如，导致整个计算机体系的运行出现问题等，因此需要完全避免。为解决这一问题，现有技术中提出了使用冗余阵列的方案。

图2所示为现有技术的带冗余阵列(Redundant Array)的存储器基本结构示意图。如图2所示，为避免存储阵列中的缺陷/失效单元带来的影响，一般采用增加冗余行(Redundant Rows)、冗余列(Redundant Columns)的方法从逻辑上解决存储器缺陷或者失效的问题。冗余行、冗余列中的存储单元一般在结构上与存储阵列中的存储单元一样，也和存储阵列一起同时制造。其中，300就是带冗余行和冗余列的冗余阵列(图中方格填充示意部分)，图2中示意性地给出了两行两列的冗余阵列，其中301A、301B是2条冗余行；302A、302B是2条冗余列。增加冗余行阵列后可以对原来基本阵列中的一个或多个缺陷进行修复，以下结合图2进行说明。

一般在芯片制造完成后，会首先采用晶圆级测试(wafer-level test)或者芯片的内建自测试(BIST)进行可靠性测试，以发现存储阵列中的缺陷/失效单元。若在测试后发现，例如，在基本的m×n的存储阵列中存在3个缺陷或失效的存储单元(如图2中的3个被斜方格填满的单元)无法正常工作，分别位于R2-C2、R2-C(n-1)和R(m-1)-C3。由于R2-C2和R2-C(n-1)位于同一行、因此可以用冗余行301B来修复原来存在缺陷的R2行，即当输入行地址通过行译码器102选中R2进行操作时，会自动跳转到RR2，即此时RR2会被选中，原来的R2则不会被选中。同样的，对于R(m-1)-C3处的缺陷，可以用冗余列302A来修复原来的C3列，即每次要选中C3列时都会自动跳转到选择RC1列。

因此，在使用新的冗余行或冗余列来代替原来阵列中的缺陷/失效单元后，每当要访问原来阵列中的缺陷/失效的存储单元时，都会自动跳转到相应的冗余行或冗余列中的存储单元。这样就避免了对存在缺陷/实效的单元进行读写而得到错误的数据，提高了存储器的可靠性。

增加的冗余行或者冗余列除了可以修复原来基本存储阵列中存在的缺陷/失效单元外，还可以修复冗余行或者冗余列中的缺陷/失效的存储单元。例如，冗余存储单元RR2-C1存在缺陷/失效单元，则同样可以采用冗余行RR1修复冗余行RR2，或者采用冗余列RC1、RC2修复列C1的方法，来实现用正常工作的存储单元来代替存在缺陷/失效现象的存储单元RR2-C1。

以上对原基本存储阵列所增加的2条冗余行、2条冗余列只是示例性说明的实施方式而已。一般来说，冗余阵列中的冗余行或冗余列的数量根据存储阵列的容量大小以及存储阵列的良率来决定。存储阵列越大、良率越低，所需要的冗余行、冗余列就越多。

但是，在使用冗余阵列对存储阵列中的缺陷/失效存储单元进行修复时，一般还需要不挥发存储器(Non-Volatile Memory)来存储基本存储阵列中所存在的缺陷/失效的存储单元的地址信息。

图3所示为现有技术的带冗余阵列以及相应的熔丝阵列不挥发存储器的存储器基本结构示意图。现有技术中，由于存储阵列中所存在的缺陷/失效的存储单元的地址信息通常是不变的，所以所采用的不挥发存储器一般都具有一次性编程的特点(OTP，One-Time-Programmable)。如图3所示，通常采用基于熔丝(fuse)的熔丝阵列不挥发存储器(501、502)来存储存储阵列中所存在的缺陷/失效的存储单元的地址信息。

综上所述，虽然采用熔丝阵列以及相应冗余阵列可以解决基本存储阵列中缺陷/失效的存储单元所带来的问题。但同时也带来相应的问题，首先，熔丝阵列具有面积大的特点，从而使整个存储器面积明显增加，这理所当然会增加一定的成本；其次，熔丝阵列编程困难(例如，对激光熔丝编程需要额外的激光设备，对电熔丝编程一般需要大电流)，从而导致存储器功耗变大；最后，随着现有半导体技术的特征尺寸的不断减小，传统熔丝结构也将逐渐遇到瓶颈，这种存储器的按比例缩小(Scaling-down)性能差。

有鉴于此，有必要提出一种新型的存储器以替换前面所述的存储器。

发明内容

本发明要解决的技术问题是，在修复缺陷或失效存储单元时，存储缺陷或失效存储单元的地址信息的一次可编程存储器所带来的单元面积大、编程困难、不易按比例缩小的问题。

为解决以上技术问题，本发明提供一种存储器，包括行译码器、列译码器、存储阵列以及用于修复存储阵列中的缺陷或失效存储单元的冗余阵列，并且还包括用于存储所述存储阵列中的缺陷或失效存储单元的相关信息的阻变存储器阵列及冗余控制模块；其中，行地址信息同时输入所述行译码器和所述阻变存储器阵列的行冗余控制模块，列地址信息同时输入所述列译码器和所述阻变存储器阵列的列冗余控制模块。

作为其中一实施例，所述阻变存储器阵列包括：用于存储所述冗余阵列的冗余行所对应的存储阵列中的缺陷或失效存储单元的相关信息的第一部分阻变存储器阵列和行冗余控制模块，以及用于存储所述冗余阵列的冗余列所对应的存储阵列中的缺陷或失效存储单元的相关信息的第二部分阻变存储器阵列和列冗余控制模块。

根据本发明所提供的存储器，其中，所述相关信息包括地址信息、以及所述冗余阵列的冗余行或者冗余列是否已经修复所述存储阵列中的某一行或某一列的信息。

所述阻变存储器阵列的存储单元包括一个选通管和一个存储电阻，所述存储电阻与所述选通管串联连接，所述选通管用于控制字线和/或者位线上的信号是否施加于所述存储电阻。所述阻变存储器阵列包括按行和列的形式排列的存储单元、多条字线、多条位线以及多条源线；同一列的存储单元的存储电阻的第一端连接于同一条位线，同一行的存储单元的选通管的控制端连接于同一条字线，每相邻的两行存储单元共用一条源线。

根据本发明所提供的存储器，其中，所述阻变存储器阵列的存储单元包括：

第一选通管，

与所述第一选通管串联连接的第一存储电阻，

第二选通管，以及

与所述第二选通管串联连接的第二存储电阻；

其中，所述阻变存储器阵列的存储单元：(1)在第一存储电阻处于第一电阻态且第二存储电阻处于第二电阻态时处于第一数据状态；(2)在第一存储电阻处于第二电阻态且第二存储电阻处于第一电阻态时处于第二数据状态。

所述存储电阻具有存储特性的Cu_xO、WO_y、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃或者PbZrTiO₃，其中，1＜x≤2、1＜y≤3。。

根据本发明所提供的存储器，其中，所述阻变存储器阵列包括冗余阵列的每一冗余行或者每一冗余列所对应的存储区域，所述存储区域记录的信息包括使能位和地址信息位。

所述使能位代表是否使用所述使能位所在存储区域所对应的冗余行或者冗余列来修复存储阵列中的某一行或者某一列。

所述地址信息位代表所述地址信息位所在存储区域所对应的冗余行或者冗余列相应修复的存储阵列中的某一行或者某一列的地址信息。

作为较佳实施例，所述冗余阵列和所述存储阵列为相同类型的存储器。

本发明的技术效果是，在该发明的存储器中，通过采用阻变存储器阵列替代现有技术的熔丝阵列，用来存储所述存储阵列中的缺陷或失效存储单元的相关信息提高存储器的可靠性。因此，该存储器具有面积小、用来存储所述存储阵列中的缺陷或失效存储单元的相关信息的存储器易于编程、并且易按比例缩小的特点。

附图说明

图1是现有技术的存储器基本结构示意图。

图2是现有技术的带冗余阵列的存储器基本结构示意图。

图3是现有技术的带冗余阵列以及相应的熔丝阵列不挥发存储器的存储器基本结构示意图。

图4是按照本发明提供的存储器实施例的结构示意图。

图5是图4所示存储器的阻变存储器阵列的结构示意图。

图6是图4所示存储器的阻变存储器单元的结构示意图。

图7是图4所示存储器的阻变存储器单元的又一实施例的结构示意图。

图8是图4所示的阻变存储器阵列的区域结构示意图。

具体实施方式

下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。

图4所示为按照本发明提供的存储器实施例的结构示意图。对比图3和图4，该发明中，采用阻变存储器(Resistive Memory)阵列代替了原先所采用的熔丝阵列。同样地，如图4所示，该存储器包括存储阵列101、行译码器102、列译码器103、冗余阵列300、阻变存储器阵列601和602、以及冗余控制模块603和604，对应于冗余阵列的行或者列，冗余控制模块包括行冗余控制模块603和列冗余控制模块604。行译码器102用于对所输入的行地址信息进行译码后输出，以选中行地址所对应的存储阵列中的特定行；同样，列译码器103用于对所输入的列地址信息进行译码后输出，以选中列地址所对应的存储阵列中的特定列。在该实施例中，存储阵列101为m行×n列的存储阵列，m和n为大于2的整数，其具体大小不受本发明限制。存储阵列101中是待修复的存储阵列，其中可能存在缺陷/失效的存储单元，存储阵列101可以为挥发性存储器或者不挥发性存储器，存储阵列101的存储器类型不受本发明限制。冗余阵列300通常采用和存储阵列101相同的存储类型的存储器，其可以和存储阵列101同步制造形成。在该实施例中，冗余阵列300布置在存储阵列101的周围，但是其具体位置不受本发明实施例限制。示意性地，冗余阵列300包括2条冗余行301A(RR1)、301B(RR2)和2条冗余列302A(RC1)、302B(RC2)，冗余阵列300的行数和列数不受本发明实施例限制，一般来说，冗余阵列中的冗余行或冗余列的数量根据存储阵列101的容量大小以及存储阵列101的良率来决定。存储阵列101容量越大、良率越低，所需要的冗余行、冗余列就越多。

阻变存储器阵列用于存储存储阵列101中的缺陷或失效存储单元的地址信息，在该实施例中，为了方便起见，我们将冗余行和冗余列分别所对应的阻变存储器阵列以分开的形式示意，其中，阻变存储器阵列601用于记录用来记录冗余行RR1、RR2的相关信息，阻变存储器阵列602用于记录冗余列RC1、RC2的相关信息。这里所说的相关信息指的是：冗余行、列是否修复了基本阵列中的某一行、列的信息，以及冗余行、列所修复的基本阵列中的行、列的地址信息。实际上，阻变存储器阵列601和602可以合并为一个容量足够大的整体。

另外，行地址信息同时输入行译码器102和行冗余控制模块603，列地址信息同时输入列译码器103和列冗余控制模块604。

图5所示为图4所示存储器的阻变存储器阵列的结构示意图。如图5所示。在阻变存储器阵列900种，共包含m行、n列的存储单元，阻变存储器阵列900具体行数和列数不受本发明限制。在该实施例中，每个存储单元901为IT1R结构的存储单元。将同一行的存储单元的栅极(选通管MOS管的栅极)连接在一起，并称为字线(Word Line，WL)902；将同一列的存储单元的上电极连接在一起，并称为位线(Bit Line)903。另外，所有存储单元中MOS管的源极都连接在一起形成源线904，并且，源线904另一端连接到地。阻变存储器阵列900，可以通过器外围的译码器(图中未示出)选中阵列中的某一单元，并通过外围的读写电路(图中未示出)进行读写操作。

图6所示为图4所示存储器的阻变存储器单元的结构示意图。如图6所示，在该实施例中，阻变存储器单元为1T1R结构，即一选通管对应一存储电阻的形式。701代表上电极、702代表存储电阻、703代表下电极。存储电阻702可以是具有存储特性的各种金属氧化物材料，例如可以是，Cu_xO、WO_y、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃或PbZrTiO₃，其中，1＜x≤2、1＜y≤3。优选地，存储电阻702可以为CuxO(1＜x≤2)材料。一般情况下，存储电阻702在制造完成后呈现出高阻的状态。而当在存储电阻的两端加一定的电信号后，存储电阻702可以在高阻态和低阻态之间来回转换。我们可以通过使用存储电阻的高阻态(High Resistance)和低阻态(Low Resistance)分别代表0和1，来存储信息。值得注意的是，存储电阻的存储特性是非挥发的，即使断电后数据也不会丢失。在该实施例中，作为用于阵列的阻变存储器用作OTP(一次可编程存储器)，一般利用其从高阻态向低阻态一次转换的特性即可。存储电阻还包括一个用于选通的MOS管场效应管801，以MOS管场效应管801为N型MOS场效应管为例，可以看到，存储电阻的下电极703与N型MOS场效应管的漏端相连。通过控制N型MOS场效应管的开启与关闭来决定是否将相应位线和字线的信号施加于存储电阻702。

图7所示为图4所示存储器的阻变存储器单元的又一实施例的结构示意图。在该实施例中，阻变存储器单元为2T2R结构，即包括两个选通管和两个存储电阻。如图7所示，2T2R结构的阻变存储器单元中，两个MOS管的栅1103和源1104都连在一起；漏端分别与各自对应的存储电阻1101、1102串联。值得注意的是，在该实施例中，两个存储电阻1101、1102在经过编程后一定是其中一个为高阻态、另一个为低阻态。与图5所示1T1R结构依靠存储电阻的高阻态、低阻态来分别存储0和1数据状态不同的是，2T2R结构阻变存储器单元是通过区分哪个是高阻、哪个是低阻来分别代表0和1。例如可以将1101为低阻态、1102为高阻态时的情况定义为0；将1101为高阻态、1102为低阻态的情况定义为1。与基于1T1R结构存储器单元的阻变存储器阵列相比，基于2T2R结构存储器单元的阻变存储器阵列面积更大，但是可靠性较高。

图8所示为图4所示的阻变存储器阵列的区域结构示意图。如图8所示，1001表示前面所述的阻变存储器阵列，一般来说，冗余阵列300中的每一条冗余行都会在阻变存储器阵列601占用一块区域(例如存储区域1002)，其记录的信息包括使能位1003(Enable Bit)、以及该冗余行所修复的相应行的地址信息1004，其中，使能位403代表是否使用该冗余行来修复存储阵列中的某一行(或者列)。同样的，冗余阵列300中的每一条冗余列也会在阻变存储器阵列602中占用一块区域，记录的信息同样包括能位1003(Enable Bit)以及该冗余列所修复的列的地址信息1004，使能位1003代表是否使用该冗余列来修复存储阵列中的某一列。需要说明的是，使能位1003并不是必须的，在某一些情况中是可以省略的。

下面结合图4和图8，说明该发明的存储器在修复存储阵列中的缺陷/失效存储单元的工作原理。为了方便起见，我们将冗余行和冗余列分别所对应的阻变存储器阵列601和602，其中，阻变存储器阵列601用来记录冗余行RR1、RR2的相关信息；阻变存储器阵列602用来记录冗余列RC1、RC2的相关信息。

一般在芯片制造完成后，会首先采用晶圆级测试(wafer-level test)或者芯片的内建自测试(BIST)进行可靠性测试。并且如前所述，若在测试后发现，在基本的m×n的存储阵列中存在3个缺陷或失效的存储单元无法正常工作，分别位于R2-C2、R2-C(n-1)和R(m-1)-C3；并决定采用冗余行RR2来修复R2，采用冗余列RC1来修复列C3。

这样就需要对阻变存储器阵列如下编程：对于冗余行RR1所对应的阻变存储器阵列601中的存储区域来说，由于未用来修复，使能位1003被编程为无效，表示冗余行RR1没有被用来修复其他行。而冗余行RR2所对应的阻变存储器阵列601中的存储区域来说，使能位1003被编程位有效，表示冗余行RR2被用来修复其他行，而地址信息1004被编程为冗余行R2所对应的行地址；同样的，对于冗余列RC1所对应的阻变存储器阵列602中的存储区域来说，使能位被编程位有效，表示冗余列RC1被用来修复其他列，而地址信息被编程为冗余列C3所对应的行地址，而冗余列RC2所对应的阻变存储器阵列602中的存储区域来说，其使能位被编程位无效，表示冗余列RC2没有被用来修复其他列。

在对阻变存储器阵列601、602进行如上编程之后，就可以结合外围控制逻辑(图中没有示出)自动屏蔽缺陷/失效的存储单元。下面以行为例进行具体说明：如图4所示，输入的行地址同时会输入到行译码器102和行冗余控制模块603。该模块会将阻变存储器阵列601中每一个存储区域1002的地址信息1004与输入的行地址进行比较，并检查使能位1003是否有效。根据前面所述的对阻变阵列的编程方式，当输入的行地址会选中行R2时，行冗余控制模块603就会发现阻变阵列中冗余行RR2所对应的存储区域的使能位有效，且地址信息与输入的行地址匹配，这就表示原来基本存储阵列中行R2存在缺陷并已经被冗余行RR2所替代(修复)。在得到这一匹配信息后，行冗余控制模块就会关闭行译码器的输出，开启冗余行RR2，这样就实现了用冗余行RR2来代替存储阵列的行R2的过程。

对于列来说，其操作过程也是类似的：输入的列地址同时会输入到列译码器103和、列冗余控制模块604。该模块会将阻变存储器阵列602中每一个存储区域1002的地址信息1004与输入的列地址进行比较，并检查使能位1003是否有效。根据前面所述的对阻变阵列的编程方式，当输入的列地址会选中列C3时，列冗余控制模块就会发现阻变阵列中冗余列RC1所对应的存储区域的使能位有效，且地址信息与输入的列地址匹配，这就表示原来基本存储阵列中列C3存在缺陷并已经被冗余列RC1所替代(修复)。在得到这一匹配信息后，列冗余控制模块就会关闭列译码器的输出，开启冗余列RC1，这样就实现了用冗余列RC1来代替存储阵列的列C3的过程。

对于冗余行RR1和冗余列RC2来说，由于它们在阻变阵列中对应的存储区域的使能位1003无效，所以即使它们在熔丝阵列中对应的地址信息1004为未编程的状态(全0或者全1)，控制逻辑也不会认为它们是用来修复实际地址为全0/全1的行、列。

以上例子主要说明了本发明的存储器系统。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims

1.一种存储器，包括行译码器、列译码器、存储阵列以及用于修复存储阵列中的缺陷或失效存储单元的冗余阵列，其特征在于，还包括用于存储所述存储阵列中的缺陷或失效存储单元的相关信息的阻变存储器阵列以及冗余控制模块；其中，行地址信息同时输入所述行译码器和所述阻变存储器阵列的行的冗余控制模块，列地址信息同时输入所述列译码器和所述阻变存储器阵列的列的冗余控制模块；所述相关信息包括地址信息、以及所述冗余阵列的冗余行或者冗余列是否已经修复所述存储阵列中的某一行或某一列的信息。

2.如权利要求1所述的存储器，其特征在于，所述阻变存储器阵列包括：用于存储所述冗余阵列的冗余行所对应的存储阵列中的缺陷或失效存储单元的相关信息的第一部分阻变存储器阵列，以及用于存储所述冗余阵列的冗余列所对应的存储阵列中的缺陷或失效存储单元的相关信息的第二部分阻变存储器阵列。

3.如权利要求1所述的存储器，其特征在于，所述阻变存储器阵列的存储单元包括一个选通管和一个存储电阻，所述存储电阻与所述选通管串联连接，所述选通管用于控制字线和/或者位线上的信号是否施加于所述存储电阻。

4.如权利要求3所述的存储器，其特征在于，所述阻变存储器阵列包括按行和列的形式排列的存储单元、多条字线、多条位线以及多条源线；同一列的存储单元的存储电阻的第一端连接于同一条位线，同一行的存储单元的选通管的控制端连接于同一条字线，每相邻的两行存储单元共用一条源线。

5.如权利要求1所述的存储器，其特征在于，所述阻变存储器阵列的存储单元包括：

第一选通管，

与所述第一选通管串联连接的第一存储电阻，

第二选通管，以及

与所述第二选通管串联连接的第二存储电阻；

6.如权利要求3所述的存储器，其特征在于，所述存储电阻具有存储特性的Cu_xO、WO_y、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃或者PbZrTiO₃，其中，1＜x≤2、1＜y≤3。

7.如权利要求1所述的存储器，其特征在于，所述阻变存储器阵列包括冗余阵列的每一冗余行或者每一冗余列所对应的存储区域，所述存储区域记录的信息包括使能位和地址信息位。

8.如权利要求7所述的存储器，其特征在于，所述使能位代表是否使用所述使能位所在存储区域所对应的冗余行或者冗余列来修复存储阵列中的某一行或者某一列。

9.如权利要求7所述的存储器，其特征在于，所述地址信息位代表所述地址信息位所在存储区域所对应的冗余行或者冗余列相应修复的存储阵列中的某一行或者某一列的地址信息。

10.如权利要求1所述的存储器，其特征在于，所述冗余阵列和所述存储阵列为相同类型的存储器。