CN101872645A - 选通管复用结构的电阻存储器、阵列及其读操作方法 - Google Patents

Abstract

本发明属存储器技术领域，涉及一种选通管复用结构的电阻存储器、阵列及其读操作方法。本发明的电阻存储器中包括一条用于读取数据的冗余位线和一个冗余存储电阻，读操作时，流过选中位线的电流与流过冗余位线的电流进行比较，可以读出选中位线上的存储电阻的数据状态；进一步，由这种选通管复用结构的电阻存储器排列组成的电阻存储器阵列，可以避免因漏电流导致的误读取操作，该电阻存储器阵列具有高可靠性的特点。

Description

选通管复用结构的电阻存储器、阵列及其读操作方法

技术领域

本发明属存储器技术领域，具体涉及一种电阻存储器及其电阻存储器存储器阵列，尤其涉及一种高读取可靠性的选通管复用结构的电阻存储器、阵列及其读操作方法。

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大，其中90％以上的份额被FLASH占据。但是由于存储电荷的要求，FLASH不能随技术代发展无限制拓展，有报道预测FLASH技术的极限在32nm左右，这就迫使人们寻找性能更为优越的下一代不挥发存储器。最近电阻转换存储器(resistiveswitching memory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料、掺杂的SrZrO₃、铁电材料PbZrTiO₃、铁磁材料Pr_1-xCa_xMnO₃、二元金属氧化物材料、有机材料等。二元金属氧化物(如Nb₂O₅，Al₂O₃，Ta₂O₅，Ti_xO，Ni_xO，CuxO等)的电阻存储器由于存储电阻材料在组份方面精确控制、与集成电路工艺兼容性及成本方面的潜在优势而格外受关注。

现有技术的电阻存储中，习知根据电阻存储器单元结构的选通管特点，可以分为1T1R结构和1TxR结构(x大于或等于2)，其中，1TxR结构是一种复用选通管结构的电阻存储器，通过多个存储电阻R公用一个选通管，减少了选通MOS管的数量而降低了每个存储电阻平均对应的芯片布图面积，能大大提高电阻器的密度。

现有技术公开了1TxR电阻存储器阵列结构示意图(图1)。如图1所示，该电阻存储器的特点是4个存储电阻公用一个选通MOS管，只是示意性地给出了4行2列存储器阵列结构，阵列中一共包括8个1TxR电阻存储器；包括4条相互平行的字线(横向)和8条相互平行的位线(纵向)，字线(WL)和位线(BL)相互垂直；每条位线上还包括一个位线选通管，其中102、103、104、105分别为存储电阻110、111、112、113所连接位线上的位线选通管；字线与选通管MOS器件的栅极连接；其中电阻存储器140、150、160、170为第一列的电阻存储器。如图示中1TxR电阻存储器140为例，1TxR电阻存储器140包括存储电阻110、111、112、113，还包括选通管100。其中，存储电阻110、111、112、113的一端都与选通管100的漏端连接，另一端分别连接不同的位线，因此实现存储电阻110、111、112、113可以公用一个选通管。选通管100的源端连接与阵列中的源线。每条字线与每条位线交叉对应一个存储电阻，从而可以实现对某个存储电阻的单独读取操作。

继续如图1所示，当对存储电阻110进行读操作时，选通器件100在行译码驱动输出信号的控制之下导通，位线译码器进行译码，其输出使位线选通管102打开，位线选通管件103、104、105均关断，读到的电流送到敏感放大器与参考电流进行比较得到结果。然而读到的电流并不只是通过存储电阻110的电流，在这样结构的存储器阵列中，存在漏电流(sneakingcurrent)。现有技术还公开了图1中读存储电阻110时实际的等效电路图(图2)。电流首先通过选通器件102，一路流过需要被操作的存储电阻110，另一路先流过所选中列未选中行的存储电阻，然后分成三路流过未选中行未选中列的存储电阻，然后再流过选中行未选中列的存储电阻，最后与流过需要被操作的存储电阻110的电流一同流过选通管。图2中箭头所示的电流是研究者所希望在存储单元块流过的电流，而其它流过除存储电阻110以外的电流则是漏电流(sneaking current)。因此实际读到的电流包括两部分，即通过存储电阻的电流和漏电流，如果存储阵列较大，那么漏电流就将占据读出电流的大部分，这样有可能造成误读的情况。因此现有技术所公开的结构电阻存储器(图1)的主要缺点是：读取可靠性低，其存储阵列做得越大，读操作时漏电流占据的比例越大，误读操作的可能性越大，因此其限制了向大容量高密度方向发展。

发明内容

本发明的目的是要解决现有技术存在的问题，提高复用选通管结构的电阻存储器的读操作可靠性。

为解决以上技术问题，本发明提供了选通管复用结构的电阻存储器，包括m个存储电阻、一个用于控制选通所述存储电阻的复用选通管、m条位线，m个存储电阻的第一端均并联连接于所述复用选通管，m个存储电阻的第二端对应与m条位线分别连接；并且，还包括一个冗余存储电阻和一条冗余位线，所述冗余存储电阻的第一端连接于所述复用选通管、第二端连接于所述冗余位线；其中m为大于或等于2的整数。

根据本发明所提供的电阻存储器，其中，在读操作时所述冗余存储电阻设置为高阻态。

根据本发明所提供的电阻存储器，其中，所述存储电阻是二元或者二元以上的多元金属氧化物；所述二元或者二元以上的多元金属氧化物是Cu_xO、WO_x、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃、PbZrTiO₃、Pr_1-xCa_xMnO₃之一。所述复用选通管是双极型晶体管、MOS管、二极管之一。所述字线或冗余字线上均包括与所述存储电阻第二端连接的位线选通管。

作为较佳实施例电阻存储器，所述复用选通管是MOS选通管时，所述m个存储电阻和一个冗余存储存储的第一端均并联连接于所述MOS选通管的漏端，所述电阻存储器还包括与MOS选通管的栅极连接的字线、与MOS选通管的源端连接的源线。

本发明进一步提供由若干以上较佳实施例电阻存储器组成的电阻存储器阵列，多个所述电阻存储器按a行、b列排列，每行每个电阻存储器的MOS选通管同时通过栅极连接于同一字线，每行每个电阻存储器的MOS选通管的源端同时连接于同一源线，每列电阻存储器的公用所述m条位线以及一条冗余位线；其中a和b为大于或等于2的整数。

根据本发明所提供的电阻存储器阵列，其中，所述电阻存储器阵列还包括：

电流加法器，其第一输入端与所述位线连接，其第二输入端与所述冗余位线连接；

电流比较器，其第一输入端与所述电流加法器的输出端连接，其第二输入端输入参考电流；

锁存器，电流比较器的输出端连接锁存器的输入端。

根据本发明所提供的电阻存储器阵列，其中，一条源线同时连接于两相邻行电阻存储器的源端。所述电阻存储器阵列还包括与所述字线连接的行译码器、与所述位线连接的列译码器。

本发明同时提供该发明电阻存储器的读操作方法，包括以下步骤：

(1)所述冗余存储电阻的初始态设置为高阻态；

(2)同时选中某一位线和冗余位线施加读操作电压，流过所述选中的位线的电流为第一电流，流过所述冗余位线的电流为第二电流；

(3)如果所述第一电流与所述第二电流相等，则与所述选中的位线连接的存储电阻为高阻态，否则，所述选中的位线连接的存储电阻为低阻态。

本发明进一步提供该发明电阻存储器阵列的读操作方法，包括以下步骤：

(1)所述冗余存储电阻的初始态设置为高阻态；

(2)在一条选中的位线和冗余位线上同时施加读操作电压，流过所述选中的位线的电流为第一电流，流过所述冗余位线的电流为第二电流；

(3)通过电流减法器计算出第一电流与第二电流作的差值；

(4)所述电流减法器的差值输出电流与参考电流同时输入至电流比较器，电流比较器输出比较结果，根据比较结果判断选中的位线的存储电阻的存储状态。

本发明的技术效果是，本发明提供的选通管复用结构的电阻存储器中包括一用于读取数据的冗余位线和冗余存储电阻，读操作时，流过选中位线的电流与流过冗余位线的电流进行比较，可以读出选中位线上的存储电阻的数据状态；进一步，由这种选通管复用结构的电阻存储器排列组成的电阻存储器阵列，由于读操作时，流过选中位线的电流与流过冗余位线的电流均包括由于同一阵列结构引起漏电流，用作比较标准的流过冗余位线的电流考虑了阵列漏电流因素，因此，该电阻存储器阵列可以避免因漏电流导致的误读取操作，电阻存储器阵列从而具有高可靠性的特点。

附图说明

图1是现有技术的1TxR电阻存储器阵列结构示意图。

图2是图1所示电阻存储器读操作时的实际等效电路图。

图3是本发明所提供的选通管复用结构电阻存储器的实施例示意图。

图4是本发明提供的选通管复用结构电阻存储器阵列的实施例示意图。

图5是本发明提供的选通管复用结构电阻存储器阵列的又一实施例示意图。

图6是图5所示电阻存储器阵列实施例的具体电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

应当理解，当称一个元件在“另一个元件上”或“在另一个元件上延伸”时，这个元件可以直接在“另一个元件上”或直接“在另一个元件上延伸”，或也可能存在插入元件。相反，当称一个元件直接在“另一个元件上”或直接“在另一个元件上延伸”时，不存在插入元件。当称一个元件与“另一个元件连接”或“与另一个元件耦接”时，这个元件可以直接连接或耦接到另一个元件，或也可以存在插入元件，相反，当称一个元件直接与“另一个元件连接”或直接“与另一个元件耦接”时，不存在插入元件。

实施例1

图3所示为本发明所提供的选通管复用结构电阻存储器的实施例示意图。如图3所示，该电阻存储器单元包括一个选通管100和5个存储电阻110、111、112、113、114；在该实施例中，选通管100为MOS管器件，其中，5个存储电阻110、111、112、113、114的一端都与选通管100的漏端连接，从而五个存储电阻110、111、112、113、114并联连接于所述选通管100上，同时，5个存储电阻110、111、112、113、114的另一端分别连接于位线BL_0、BL_1、BL_2、BL_3、BL_4，从而实现5个存储电阻110、111、112、113、114共用一个选通管。选通管100的栅极与字线WL_0连接，通过行译码器可以选中字线WL_0并在其上面施加电压信号使选通管100导通；选通管100的源端与源线SL_0连接，源线上偏置的电压可以为0V；如果字线BL_0、BL_1、BL_2、BL_3、BL_4中的任意位线通过列译码器选中，并在该选中的位线上施加读或者写电压，就可以分别实现对选中位线上的存储电阻的读或者写操作。在该存储器单元中，存储电阻114定义为冗余存储电阻，其参数特性、制造工艺均与其它存储电阻相同，与冗余存储电阻114连接的位线BL_4定义为冗余位线。冗余存储电阻114并不用来存储数据，它是用来在读操作时提供读操作的参考电流，因此在该电阻存储器读操作时，冗余存储电阻114设置为高阻态。以读取存储电阻110的数据为例，通过选中字线WL_0使选通管100导通，同时选中位线BL_0和BL_4、并施加相同读信号，由于冗余存储电阻114为高阻态，所以在BL_4施加读信号后，通过冗余存储电阻114的第一电流为固定值，而通过存储电阻110的电流值(定义为第二电流)可能根据其为高阻态或者低阻态而有所不同，对第一电流和第二电流进行大小比较，如果相等，则存储电阻110为高阻态，如果第二电流小于第一电流，则存储电阻110为低阻态，依据上述原理，可以读出存储电阻110的数据状态。同理也可以对存储电阻111、112、113分别读取。在该实施例中，存储器中存储电阻为4个、冗余存储电阻为1个，具体存储电阻的数量不受本发明限制，为两个或者两个以上即可。存储电阻110、111、112、113和冗余存储电阻114为二元或者二元以上的多元金属氧化物，可以是Cu_xO、WO_x、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃、PbZrTiO₃、Pr_1-xCa_xMnO₃等具有存储转换特性的氧化物。每条字线或冗余字线上均包括与存储电阻或冗余存储电阻串联连接的位线选通管(图中未示出)，位线选通管可以用来选中位线。选通管100的具体类型不受本发明限制，可以是双极型晶体管、或者二极管，当选通管100为双极型晶体管时，字线WL_0连接于所述双极型晶体管的基极，当选通管100为二极管时，字线WL_0连接于二极管的一端，二极管的另一端被存储电阻连接。

实施例2

图4所示为本发明提供的选通管复用结构电阻存储器阵列的实施例示意图。在该实施例中，电阻存储器阵列由图3所示电阻存储器按照行和列的排列形式组合排列而成，其中，示意性地给出了4行2列电阻存储器阵列，一共包括8个图3所示的选通管复用结构电阻存储器。每行每个电阻存储器的MOS选通管同时通过栅极连接于同一字线；每行每个电阻存储器的MOS选通管的源端同时连接于同一源线；每列电阻存储器的公用4条位线以及一条冗余位线，例如，位线BL1同时连接同一列不同电阻存储器中的第一个存储电阻，冗余位线DBL同一列不同电阻存储器中的冗余存储电阻114、115、116、117；该存储阵列中所包括的字线、位线和源线的数量不受本发明限制，和存储阵列的存储容量有关。字线与外围电路模块的行译码器连接，位线与外围电路模块的读出放大器和写驱动器同时连接，位线选通管102、103、104、105、106的控制端与外部的列译码器连接。

继续如图4所示，同样以读取对第一行第一列的存储电阻110的数据状态为例，根据背景技术知识介绍可知，通过位线选通管102的读电流I_S包括通过存储电阻100的电流I₁以及阵列漏电流I₂，通过冗余位线上的位线选通管106的电流I_d包括通过高阻态的冗余存储电阻的电流I₃以及阵列漏电流I₄，其中I₂和I₄是几乎相等的，当采用比较的方法来读取数据时，由于用于作比较的标准I_d也考虑了阵列漏电流因素，因此，该电阻存储器阵列可以避免因漏电流导致的误读取操作。

本实施例进一步提供为实现读操作而设置的外围电路模块结构示意图。

实施例3

图5所示为本发明提供的选通管复用结构电阻存储器阵列的又一实施例示意图，该实施例与图4所示实施例电阻存储器阵列的主要区别在于还包括用于读取操作的外围电路模块。如图5所示，该电阻存储器阵列包括电流减法器306、电流比较器307、锁存器308；其中，电流减法器306的第一输入端与位线BL1连接，第二输入端与冗余位线DBL连接，从而在读操作时，流过位线BL1的电流可以输入电流减法器306的第一输入端，流过冗余位线DBL的电流可以输入电流减法器306的第二输入端；电流比较器307的第一输入端与电流减法器306的输出端连接，其第二输入端输入参考电流；电流减法器306的输出结果与参考电流比较得出的结果输出至锁存器308。该实施例在电阻存储器阵列于图4所示电阻存储器阵列的另一区别在于选择其中相邻两行的电阻存储器共用一条源线，例如字线WL_1所控制的第一行与字线WL_2所控制的第二行共用源线SL1，因此可以节约芯片面接；同样，字线WL_3所控制的第三行与字线WL_4所控制的第四行共用源线SL2。

实施例4

图6所示为图5所示电阻存储器阵列实施例的具体电路结构示意图。如图6所示，假如阵列中存储电阻110是需要被读出的存储电阻，300是读电压控制线，301-304是字线，BL1是选中的位线，DBL是冗余位线，MOS管311和312组成电流镜，MOS管313和314组成电流镜，MOS管315和316组成电流镜，MOS管317分别与318和319组成电流镜，MOS管320分别与MOS管321、322组成电流镜，MOS管323和324组成电流镜，MOS管325和326组成电流镜，MOS管327是等同化管，用于将电流信号等同转换为电压信号，331和332分别是寄生电容，333是电压比较器，334是锁存器。340是选中列BL1的位线选通管，341是冗余位线的位线选通管。

继续如图6所示，结合图5和图6所示，具体说明其读操作的方法。具体包括以下步骤：

(1)所述冗余存储电阻的初始态设置为高阻态。

在进行读操作之前，需要将耦接至冗余位线DBL上的存储电阻都改写为高阻。当需要进行对选中的存储电阻110读操作时，首先导通等同化MOS管327，使得寄生电容331和332中的电荷量相同，此时电压比较器333没有输出电压。

(2)在一条选中的位线和冗余位线上同时施加读操作电压，流过所述选中的位线的电流为第一电流，流过所述冗余位线的电流为第二电流。

在该步骤中，具体为，关闭等同化MOS管327，在读电压控制线300上施加读电压，读电压通常为0.6V，选中列的列选通管340和冗余列的列选通管341同时打开，使得选中的位线BL1和冗余位线DBL上都有一个读电压。读电压在选中的位线BL1上产生一个第一电流I_s，I_s由两部分组成：流过选中存储电阻的电流I_cell、流过未选中存储电阻网络的漏电流I_sneak1。读电压在冗余位线DBL上产生一个第二电流I_d，同样I_d由两部分组成：流过冗余存储电阻的电流I_dummy、漏电流I_sneak2。由于选中的存储电阻110与冗余存储电阻处于同一个存储电阻阵列网络，因此可以认为它们的漏电流I_sneak1、I_sneak2是相互相等的，即I_sneak1＝I_sneak2。

(3)通过减法器计算出第一电流与第二电流作的差值。

如果选中的存储电阻110处于高阻状态，那么流过选中存储电阻的电流I_cell和流过冗余存储电阻114的电流I_dummy也相等，因此可以得到I_s-I_d＝0；如果选中的存储电阻110处于低阻状态，那么流过选中存储电阻的电流I_cell大于流过冗余存储电阻114的电流I_dummy，可以得到I_s-I_d＞0。

(4)所述电流减法器的差值输出电流与参考电流同时输入至电流比较器，电流比较器输出比较结果，根据比较结果判断选中的位线的存储电阻的存储状态。

电流减法器的差值(I_s-I_d)与参考电流同时输入至电流比较器，比较(I_s-I_d)与参考电流的大小，根据比较结果判断选中的位线的存储电阻的存储状态。

下面结合读操作方法步骤具体介绍电流减法器、电流比较器、锁存器的具体结构及工作原理。MOS管311和MOS管312组成电流镜，复制读电压在选中的位线BL1上产生一个电流I_s，这样流过MOS管312的电流为I_s，MOS管313和MOS管314以及MOS管315和MOS管316分别组成电流镜，复制读电压在冗余位线DBL上产生一个电流I_d，这样流过MOS管316的电流为I_d，因此流过MOS管317的电流大小I_c＝I_s-I_d。MOS管317和MOS管318组成电流镜，复制流过MOS管317的电流I_c，这样流过MOS管318的电流也为I_c，MOS管320和MOS管322以及MOS管325和MOS管326分别组成电流镜，复制流过MOS管322的参考电流I_r，使得流过MOS管325的电流大小为I_r，这样流过寄生电容331的瞬态电流为I_c-I_r。同样，MOS管321和MOS管322组成电流镜，复制流过MOS管322的参考电流I_r，这样流过MOS管321的电流也为I_r，MOS管317和MOS管319以及MOS管323和MOS管324分别组成电流镜，复制流过MOS管317的电流I_c，使得流过MOS管324的电流大小为I_c，这样流过寄生电容332的瞬态电流为I_r-I_c。当选中的存储电阻110处于低阻状态时，I_c＝I_s-I_d＞0，当选中的存储电阻110处于高阻状态时，I_c＝I_s-I_d＝0可以选择合适的参考电流I_r，使得当选中的存储电阻110处于低阻状态时，I_c＞I_r，当选中的存储电阻110处于高阻状态时，I_c＜I_r。如果I_c＞I_r，则I_r＜I_c，就会对寄生电容331充电，对寄生电容332放电，造成电压比较器333的正极电压抬高，负极电压降低，电压比较器的输出就会是高电平，通过后级锁存器334就能将读出的数据锁存起来。如果I_c＜I_r，则I_r＞I_c，就会对寄生电容331放电，对寄生电容332充电，造成电压比较器333的正极电压降低，负极电压抬高，电压比较器的输出就会是低电平，同样通过后级锁存器334就能将读出的数据锁存起来。

在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (13)

1.一种选通管复用结构的电阻存储器，包括m个存储电阻、一个用于控制选通所述存储电阻的复用选通管、m条位线，m个存储电阻的第一端均并联连接于所述复用选通管，m个存储电阻的第二端对应与m条位线分别连接，其特征在于所述电阻存储器，还包括一个冗余存储电阻和一条冗余位线，所述冗余存储电阻的第一端连接于所述复用选通管、第二端连接于所述冗余位线；其中m为大于或等于2的整数。

2.根据权利要求1所述的电阻存储器，其特征在于，在读操作时所述冗余存储电阻设置为高阻态。

3.根据权利要求1所述的电阻存储器，其特征在于，所述存储电阻是二元或者二元以上的多元金属氧化物。

4.根据权利要求3所述的电阻存储器，其特征在于，所述二元或者二元以上的多元金属氧化物是Cu_xO、WO_x、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃、PbZrTiO₃或Pr_1-xCa_xMnO₃之一。

5.根据权利要求1所述的电阻存储器，其特征在于，所述复用选通管是双极型晶体管、MOS管或二极管之一。

6.根据权利要求5所述的电阻存储器，其特征在于，所述复用选通管是MOS选通管时，所述m个存储电阻和一个冗余存储存储的第一端均并联连接于所述MOS选通管的漏端，所述电阻存储器还包括与MOS选通管的栅极连接的字线、与MOS选通管的源端连接的源线。

7.根据权利要求1所述的电阻存储器，其特征在于，所述字线或冗余字线上均包括与所述存储电阻第二端连接的位线选通管。

8.一种包括若干权利要求6所述电阻存储器的电阻存储器阵列，其特征在于，多个电阻存储器按a行、b列排列，每行每个电阻存储器的MOS选通管同时通过栅极连接于同一字线，每行每个电阻存储器的MOS选通管的源端同时连接于同一源线，每列电阻存储器的公用所述m条位线以及一条冗余位线；其中a和b为大于或等于2的整数。

9.根据权利要求8所述的电阻存储器阵列，其特征在于，所述电阻存储器阵列还包括：

电流加法器，其第一输入端与所述位线连接，其第二输入端与所述冗余位线连接；

电流比较器，其第一输入端与所述电流加法器的输出端连接，其第二输入端输入参考电流；

锁存器，电流比较器的输出端连接锁存器的输入端。

10.根据权利要求8所述的电阻存储器阵列，其特征在于，一条源线同时连接于两相邻行电阻存储器的源端。

11.根据权利要求8所述的电阻存储器阵列，其特征在于，还包括与所述字线连接的行译码器、与所述位线连接的列译码器。

12.一种如权利要求1所述电阻存储器的读操作方法，其特征在于，包括以下步骤：

(1)所述冗余存储电阻的初始态设置为高阻态；

(2)同时选中某一位线和冗余位线施加读操作电压，流过所述选中的位线的电流为第一电流，流过所述冗余位线的电流为第二电流；

(3)如果所述第一电流与所述第二电流相等，则与所述选中的位线连接的存储电阻为高阻态，否则，所述选中的位线连接的存储电阻为低阻态。

13.一种如权利要求9所述电阻存储器阵列的读操作方法，其特征在于，包括以下步骤：

(1)所述冗余存储电阻的初始态设置为高阻态；

(2)在一条选中的位线和冗余位线上同时施加读操作电压，流过所述选中的位线的电流为第一电流，流过所述冗余位线的电流为第二电流；

(3)通过电流减法器计算出第一电流与第二电流作的差值；

(4)所述电流减法器的差值输出电流与参考电流同时输入至电流比较器，电流比较器输出比较结果，根据比较结果判断选中的位线的存储电阻的存储状态。

Images