CN102682840A - 提高非挥发性电阻存储器可靠性的方法及结构 - Google Patents

提高非挥发性电阻存储器可靠性的方法及结构 Download PDF

Info

Publication number
CN102682840A
CN102682840A CN2011100662338A CN201110066233A CN102682840A CN 102682840 A CN102682840 A CN 102682840A CN 2011100662338 A CN2011100662338 A CN 2011100662338A CN 201110066233 A CN201110066233 A CN 201110066233A CN 102682840 A CN102682840 A CN 102682840A
Authority
CN
China
Prior art keywords
oxide
access memory
memory unit
resistor random
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100662338A
Other languages
English (en)
Inventor
刘明
连文泰
龙世兵
吕杭炳
刘琦
李颖弢
张森
王艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2011100662338A priority Critical patent/CN102682840A/zh
Publication of CN102682840A publication Critical patent/CN102682840A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种提高非挥发性电阻存储器可靠性的方法及结构，所述结构包括若干个相同的电阻随机存储器单元，其中所述电阻随机存储器单元之间相并联以组成并联的冗余结构；所述并联的冗余结构的公共电极两端施加有电流激励，以采用电流扫描的方式对所述并联的冗余结构进行编程和/或擦除操作。本发明可以提高非挥发性电阻存储器在嵌入式系统应用中的可靠性。

Description

提高非挥发性电阻存储器可靠性的方法及结构
技术领域
本发明属于微电子领域，尤其涉及一种非挥发性电阻存储器在嵌入式系统应用中提高其可靠性的结构和操作方法。
背景技术
在半导体市场中，存储器所占的份额在40％以上。由于便携式电子设备的不断普及，非挥发性存储器(NVM)的市场需求迅速增长。闪存(FLASH)是目前非挥发存储器市场上的主流器件。但随着微电子技术节点不断向前推进，基于电荷存储机制的闪存技术遭遇诸如隧穿层不能随技术代发展无限减薄以及与嵌入式系统集成等严重的技术瓶颈，迫使人们寻求下一代新型非挥发存储器。电阻随机存储器(Resistive Random Access Memory)因其具有简单的器件结构、低压低功耗操作、擦写速度快和极佳的尺寸缩小性等优势，并且其材料与当前CMOS工艺兼容等特点引起高度关注。
目前，电阻型阻变存储器通常采用电压扫描的方式进行编程，尤其是针对若干个并联的电阻随机存储器单元而言，普遍存在耐受性较差、可靠性低的缺点。
图1是电阻随机存储器单元采用电压扫描时的I-V特性曲线的示意图，分别表示出初始阻态为高电阻时的置位状态以及初始阻态为低电阻时的复位状态，电压扫描方向如图中箭头所示，置位时电压扫描图线为101；复位时电压扫描图线为102。
在电脉冲作用下，电阻由较高阻态突变到一个较低阻态，称作置位。而在电脉冲作用下，电阻由较低阻态突变到一个较高阻态，称作复位。采用电压扫描的方式对电阻随机存储器单元进行置位操作时，需要通过测试仪器设定一个限流值，目的是为了保护器件在置位操作中不会被大电压造成永久击穿。
然而，如图2所示，图2是单个电阻随机存储器单元在采用电压方式进行编程时形成细丝通道的示意图，分为高的限制电流和低的限制电流两种情况。在采用电压扫描对电阻随机存储器进行编程时，由于需要通过外界设定限制电流，从而影响细丝形成的通道的数量。在外加电压下，细丝形成通道的数目是受设定的限流大小值决定的。在高的限制电流和低的限制电流下，形成细丝通道的数量是不一样的。例如图2实施例所示，在开态-低限流下形成的细丝通道a的数量为1个，而在开态-高限流下形成的细丝通道b的数量为3个。
这样，外加电流可能会流经所有形成的细丝通道，影响了器件反复擦写的能力，降低了系统的可靠度和耐受性。
发明内容
本发明的目的旨在至少解决现有技术中的上述问题之一。
为此，本发明的实施例提出一种具有高可靠性和耐受性的结构和方法，以提高非挥发性电阻存储器可靠性。
根据本发明的一个方面，本发明实施例提出了一种提高非挥发性电阻存储器可靠性的方法，包括将若干个相同的电阻随机存储器单元组成并联的冗余结构，并在所述并联的冗余结构的公共电极两端施加有电流激励，以采用电流扫描的方式对所述并联的冗余结构进行编程和/或擦除操作。
根据本发明进一步的实施例，所述电阻随机存储器单元包括：下电极；在所述下电极上形成的氧化物层，以用于电阻存储；以及形成于所述氧化物层上的上电极。
根据本发明再一步的实施例，所述上电极和/或下电极由选自铂、镍、铜、金、钨、铬、钌、铱、钴或其合金中的一种材料形成。
根据本发明再一步的实施例，所述氧化物层是包括锆的氧化物、铪的氧化物、钛的氧化物、铝的氧化物、铜的氧化物、镍的氧化物、锌的氧化物或锰的氧化物的二元氧化物，或者包括Pr1-xCaxMnO3或SrZrO3的多元氧化物。
根据本发明进一步的实施例，所述电流激励用于使得所述电阻随机存储器单元发生阻态的变化，包括从高阻值向低阻值的变化和从低阻值向高阻值的变化。
根据本发明的另一方面，本发明的实施例提出一种提高非挥发性电阻存储器可靠性的结构，所述结构包括若干个相同的电阻随机存储器单元，其中所述电阻随机存储器单元之间相并联以组成并联的冗余结构；所述并联的冗余结构的公共电极两端施加有电流激励，以采用电流扫描的方式对所述并联的冗余结构进行编程和/或擦除操作。
根据本发明进一步的实施例，所述电阻随机存储器单元包括：下电极；在所述下电极上形成的氧化物层，以用于电阻存储；以及形成于所述氧化物层上的上电极。
根据本发明再一步的实施例，所述上电极和/或下电极由选自铂、镍、铜、金、钨、铬、钌、铱、钴或其合金中的一种材料形成。
根据本发明再一步的实施例，所述氧化物层是包括锆的氧化物、铪的氧化物、钛的氧化物、铝的氧化物、铜的氧化物、镍的氧化物、锌的氧化物或锰的氧化物的二元氧化物，或者包括Pr1-xCaxMnO3或SrZrO3的多元氧化物。
根据本发明进一步的实施例，所述电流激励用于使得所述电阻随机存储器单元发生阻态的变化，包括从高阻值向低阻值的变化和从低阻值向高阻值的变化。
本发明将若干个电阻随机存储器单元采用并联方式构成冗余结构，并在该冗余结构的公共上、下电极两端外加电流激励进行编程和/或擦除操作。从而可以有效的控制置位操作只发生在多个并联单元中的一个，而不会对并联结构的其他单元产生影响。这样，通过编程方式的改变控制电阻转变存储器存储通道形成的数量，大大提高器件反复擦写的能力，从而提高整个系统的可靠度。
并且，对于并联结构而言，总的冗余度的可靠度远远大于单个存储器单元，从而提高了整个系统的可靠性。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有电阻随机存储器单元采用电压扫描方式时得到的电流电压特性曲线的示意图。
图2为现有电阻随机存储器单元采用电压扫描方式进行置位操作时形成的细丝通道的示意图。
图3为本发明实施例的提高电阻存储器可靠性结构的结构示意图。
图4为图3实施例的电阻随机存储器单元的并联结构电路等效示意图。
图5为本发明的电阻随机存储器单元采用电流扫描方式时得到的电流电压特性曲线的示意图。
图6为本发明的电阻随机存储器单元采用电流扫描方式进行置位操作时形成的细丝通道的示意图。
图7为冗余系统中采用的串联和并联两种方式的示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
参考图3，图3为本发明实施例的提高电阻存储器可靠性结构的结构示意图。
如图3所示，此处以3个电阻随机存储器单元A、B、C并联为例，将3个相同的电阻随机存储器单元A、B、C组成并联的冗余结构。其中，每个电阻随机存储器单元分别包括下电极、在下电极上形成的氧化物层，以用于电阻存储，以及形成于氧化物层上的上电极。
在一些实施例中，上电极和/或下电极由选自铂、镍、铜、金、钨、铬、钌、铱、钴或其合金中的一种材料形成。
氧化物层是包括锆的氧化物、铪的氧化物、钛的氧化物、铝的氧化物、铜的氧化物、镍的氧化物、锌的氧化物或锰的氧化物的二元氧化物，或者包括Pr1-xCaxMnO3或SrZrO3的多元氧化物。
二元金属氧化物，例如ZrO2、NiO、TiO2、Ta2O5、CuOx等由于在组分精确控制、与互补式金属氧化半导体(CMOS)工艺兼容性的潜在优势，因此在用于实现电阻转变特性时更加受到青睐。
在图示实施例中，例如上电极21、氧化物层11和下电极30构成电阻随机存储器单元A；上电极22、氧化物层12和下电极30构成电阻随机存储器单元B；上电极23、氧化物层13和下电极30构成电阻随机存储器单元C。
图3实施例的电阻随机存储器单元的并联结构电路等效示意图可以参考图4。
另外，在并联的冗余结构的公共上、下电极两端施加有一个电流激励40，以采用电流扫描的方式对所述并联的冗余结构进行编程和/或擦除操作。
本发明的电阻随机存储器单元采用电流扫描时的电流-电压(I-V)特性曲线的示意图可以参考图5，图5分别表示出初始阻态为高电阻时的置位状态以及初始阻态为低电阻时的复位状态，电压扫描方向如图中箭头所示，置位时电流扫描图线为201；复位时电压扫描图线为202。
采用电流扫描的方式时，需要通过测试仪器设定一个限压值，用于在对电阻存储器存储单元行复位操作时避免器件失效。
以图3实施例的三个电阻随机存储器单元并联为例，在公共上、下电极之间施加一个电流激励，对该三个存储单元进行编程操作。多次扫描编程中发现，采用电流扫描的方式，可以有效的控制置位操作只发生在这三个并联单元中的一个，因为置位操作一旦发生成功，并联结构的上、下电极之间就会形成通路，从而在并联结构的两端施加的电流就会全部流经这个通路，而不会对并联结构的其他单元产生影响。对于并联结构而言，冗余度的提高将大大提高整个系统的可靠性。
外加电流只会流经三个并联单元中的一个，从而能确保该并联系统会大大提高反复擦写的能力，此处并联系统的耐受性应为原存储单元的3倍以上。
而在外加电流的情况下，通道一旦形成，通道的数目是不受外加电流大小的影响的。
图6给出了本发明的电阻随机存储器单元采用电流扫描方式进行置位操作时形成的细丝通道的示意图。如图所示，在开态下形成的细丝通道a’的数量为1个。
以初始数据状态为高阻值的一个电阻随机存储器单元为某一实施例，参考图5，置位电流激励被施加到电阻随机存储器单元，通过该置位电流激励，使得电阻随机存储器单元中电阻值发生从高到低的转变。
在施加初始置位电流激励到电阻随机存储器单元后，对其加一个相同方向或者相反方向的电流激励，可以将存储器单元复位到高阻状态，即使得电阻随机存储器单元中电阻值发生从高到低的转变。两种电流方向分别对应电阻随机存储器单元的两种极性，单极操作和双极操作。这样就完成对于电阻随机存储器单元的一个编程擦除过程。
与电压编程时不同的是，电压编程进行置位操作时，需要通过测试仪器或者外接串联电阻等限制过量电流流经电阻随机存储器单元的方式对置位操作进行限流，而采用电流编程的方式时，由于在置位操作时的电流大小是可以控制的，不需要限制电流。
相反，在进行复位操作时，由于有不可控的过量电压的存在，因此需要设置限制电压来避免器件失效。图5就采取了限制电压的方法来进行复位操作。
由于采用外加电流激励对电阻转变存储器进行置位操作时，一旦形成细丝通道，加在器件两端的电流就会全部流经该通道，而不会继续施加在器件的两端，这样会大大提高器件反复擦写的能力，从而提高其可靠性。
当采用这种编程方式对若干个电阻随机存储器单元并联的结构进行操作的时候，由于电流扫描的这种特性，使得该冗余系统中只有一个电阻转变存储单元处于工作状态，而并联的其他单元不受影响，
此外，本发明采用若干个电阻随机存储器单元并联的方式组成冗余结构。
图7给出了冗余结构分别采用串联和并联两种方式的示意图。串联系统中总的系统可靠度为各个串联单元可靠度的乘积，总的系统故障率则为各个单元故障率之和。而对于并联系统的不可靠度则为各个单元不可靠度的乘积。
对于一个三个单元组成的串联系统而言，假设单元1的可靠度为0.7，单元2的可靠度为0.8，单元3的可靠度为0.9，则该串联系统总的可靠度为0.7*0.8*0.9＝0.504，从而说明总的系统的可靠度远低于单个单元的可靠度。而具有同样可靠度的三个存储单元，假设都是0.63，采用并联的方式，得到的总的系统的可靠度则为R＝1-(1-0.63)*(1-0.63)*(1-0.63)＝0.94。总的并联系统的可靠度相对于单个单元来说，可靠度大大提高了。
本发明还提出了一种提高非挥发性电阻存储器可靠性的方法，该方法实施例如图8所示。
首先，将若干个相同的电阻随机存储器单元组成并联的冗余结构(步骤302)。
然后，在所述并联的冗余结构的公共电极两端施加有电流激励(步骤304)。
最后，采用电流扫描的方式对所述并联的冗余结构进行编程和/或擦除操作(步骤306)。
本发明将若干个电阻随机存储器单元采用并联方式构成冗余结构，并在该冗余结构的公共上、下电极两端外加电流激励进行编程和/或擦除操作。从而可以有效的控制置位操作只发生在多个并联单元中的一个，而不会对并联结构的其他单元产生影响。
通过编程方式的改变控制电阻转变存储器存储通道形成的数量，大大提高器件反复擦写的能力，从而提高整个系统的可靠度。
对于并联结构而言，冗余度的提高将大大提高整个系统的可靠性。
本发明的提高非挥发性电阻存储器可靠性的结构及相应的操作方法可用于各类嵌入式系统中，包括场编程逻辑器件等。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (10)

1.一种提高非挥发性电阻存储器可靠性的方法，其特征在于，将若干个相同的电阻随机存储器单元组成并联的冗余结构，并在所述并联的冗余结构的公共电极两端施加有电流激励，以采用电流扫描的方式对所述并联的冗余结构进行编程和/或擦除操作。
2.根据权利要求1所述的方法，其特征在于，所述电阻随机存储器单元包括：
下电极；
在所述下电极上形成的氧化物层，以用于电阻存储；以及
形成于所述氧化物层上的上电极。
3.根据权利要求2所述的方法，其特征在于，所述上电极和/或下电极由选自铂、镍、铜、金、钨、铬、钌、铱、钴或其合金中的一种材料形成。
4.根据权利要求2所述的方法，其特征在于，所述氧化物层是包括锆的氧化物、铪的氧化物、钛的氧化物、铝的氧化物、铜的氧化物、镍的氧化物、锌的氧化物或锰的氧化物的二元氧化物，或者包括Pr1-xCaxMnO3或SrZrO3的多元氧化物。
5.根据权利要求1所述的方法，其特征在于，所述电流激励用于使得所述电阻随机存储器单元发生阻态的变化，包括从高阻值向低阻值的变化和从低阻值向高阻值的变化。
6.一种提高非挥发性电阻存储器可靠性的结构，其特征在于，所述结构包括若干个相同的电阻随机存储器单元，其中所述电阻随机存储器单元之间相并联以组成并联的冗余结构；所述并联的冗余结构的公共电极两端施加有电流激励，以采用电流扫描的方式对所述并联的冗余结构进行编程和/或擦除操作。
7.根据权利要求6所述的结构，其特征在于，所述电阻随机存储器单元包括：
下电极；
在所述下电极上形成的氧化物层，以用于电阻存储；以及
形成于所述氧化物层上的上电极。
8.根据权利要求7所述的结构，其特征在于，所述上电极和/或下电极由选自铂、镍、铜、金、钨、铬、钌、铱、钴或其合金中的一种材料形成。
9.根据权利要求7所述的结构，其特征在于，所述氧化物层是包括锆的氧化物、铪的氧化物、钛的氧化物、铝的氧化物、铜的氧化物、镍的氧化物、锌的氧化物或锰的氧化物的二元氧化物，或者包括Pr1-xCaxMnO3或SrZrO3的多元氧化物。
10.根据权利要求6所述的结构，其特征在于，所述电流激励用于使得所述电阻随机存储器单元发生阻态的变化，包括从高阻值向低阻值的变化和从低阻值向高阻值的变化。
CN2011100662338A 2011-03-18 2011-03-18 提高非挥发性电阻存储器可靠性的方法及结构 Pending CN102682840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100662338A CN102682840A (zh) 2011-03-18 2011-03-18 提高非挥发性电阻存储器可靠性的方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100662338A CN102682840A (zh) 2011-03-18 2011-03-18 提高非挥发性电阻存储器可靠性的方法及结构

Publications (1)

Publication Number Publication Date
CN102682840A true CN102682840A (zh) 2012-09-19

Family

ID=46814625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100662338A Pending CN102682840A (zh) 2011-03-18 2011-03-18 提高非挥发性电阻存储器可靠性的方法及结构

Country Status (1)

Country Link
CN (1) CN102682840A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218552A (zh) * 2013-05-31 2014-12-17 中国科学院微电子研究所 过压过流保护元件及过压过流保护电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179091A (zh) * 2007-12-13 2008-05-14 复旦大学 一种三维堆叠的WOx的电阻随机存储器结构及其制造方法
US20080180859A1 (en) * 2007-01-26 2008-07-31 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
CN101436546A (zh) * 2008-12-12 2009-05-20 北京大学 一种改变氧化物材料物理性质的方法
CN101587937A (zh) * 2009-06-04 2009-11-25 中国科学院微电子研究所 一种二元金属氧化物阻变存储器及其制作方法
CN101847688A (zh) * 2010-04-29 2010-09-29 北京大学 一种减小阻变存储器阻值离散性的方法
CN101872645A (zh) * 2009-04-27 2010-10-27 复旦大学 选通管复用结构的电阻存储器、阵列及其读操作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080180859A1 (en) * 2007-01-26 2008-07-31 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
CN101179091A (zh) * 2007-12-13 2008-05-14 复旦大学 一种三维堆叠的WOx的电阻随机存储器结构及其制造方法
CN101436546A (zh) * 2008-12-12 2009-05-20 北京大学 一种改变氧化物材料物理性质的方法
CN101872645A (zh) * 2009-04-27 2010-10-27 复旦大学 选通管复用结构的电阻存储器、阵列及其读操作方法
CN101587937A (zh) * 2009-06-04 2009-11-25 中国科学院微电子研究所 一种二元金属氧化物阻变存储器及其制作方法
CN101847688A (zh) * 2010-04-29 2010-09-29 北京大学 一种减小阻变存储器阻值离散性的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218552A (zh) * 2013-05-31 2014-12-17 中国科学院微电子研究所 过压过流保护元件及过压过流保护电路

Similar Documents

Publication Publication Date Title
US10608180B2 (en) Resistive memory cell with intrinsic current control
US7936585B2 (en) Non-volatile memory cell with non-ohmic selection layer
US9928908B2 (en) Resistance-change memory operating with read pulses of opposite polarity
US8654559B2 (en) Semiconductor memory device
JP4774109B2 (ja) 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法
TW201719670A (zh) 動態冗餘修復
EP2400499A1 (en) Variable resistance devices, semiconductor devices including the variable resistance devices, and methods of operating the semiconductor devices
JP5524115B2 (ja) 不揮発性半導体記憶装置
KR101323779B1 (ko) 활성 이온 인터페이스 영역을 갖는 비휘발성 메모리
CN101118784A (zh) 一种电阻随机存储器的复位操作方法
US8514607B2 (en) Semiconductor memory device
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
CN102568582A (zh) 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
WO2011008652A1 (en) Hierarchical cross-point array of non-volatile memory
CN108369817A (zh) 电阻性交叉点存储阵列
US9355717B1 (en) Memory array with embedded source line driver and improved voltage regularity
US20170192711A1 (en) Encoding data within a crossbar memory array
KR101723723B1 (ko) 비휘발성 메모리 디바이스
CN102760492A (zh) 非挥发性半导体存储器及其存储操作方法
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
US9147657B2 (en) Memory cell repair
CN102682840A (zh) 提高非挥发性电阻存储器可靠性的方法及结构
US20160078933A1 (en) Semiconductor integrated circuit
US20170206957A1 (en) Sensing an output signal in a crossbar array
CN102855928A (zh) 电阻转变存储器阵列及对其进行存储操作的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120919