CN102439665B - 包括电阻切换元件的多位电阻切换存储器单元 - Google Patents

包括电阻切换元件的多位电阻切换存储器单元 Download PDF

Info

Publication number
CN102439665B
CN102439665B CN201080021499.4A CN201080021499A CN102439665B CN 102439665 B CN102439665 B CN 102439665B CN 201080021499 A CN201080021499 A CN 201080021499A CN 102439665 B CN102439665 B CN 102439665B
Authority
CN
China
Prior art keywords
line
memory cell
resistance switching
reversible resistance
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080021499.4A
Other languages
English (en)
Other versions
CN102439665A (zh
Inventor
罗伊·E·朔伊尔莱因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN102439665A publication Critical patent/CN102439665A/zh
Application granted granted Critical
Publication of CN102439665B publication Critical patent/CN102439665B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储设备，包括：一组Y线；一组X线；以及与该组X线和该组Y线连通的多个存储器单元。所述多个存储器单元中的每个存储器单元包括：处于静态电阻状态的电阻元件；两个或更多个可逆电阻切换元件；以及多个二极管。所述处于静态电阻状态的电阻元件以及所述两个或更多个可逆电阻切换元件连接至该组Y线中的相应Y线并连接至相应二极管，而二极管连接至该组X线中的公共X线。通过在连接至多个存储器单元中的特定存储器单元的Y线之间产生电流流动，来将一位或多位数据编程到特定的存储器单元中。

Description

包括电阻切换元件的多位电阻切换存储器单元
技术领域
本发明涉及用于数据存储的技术。 
背景技术
多种材料表现出可逆电阻切换行为。这些材料包括硫属化物、碳聚合物、石墨碳、碳纳米管、钙钛矿、以及某些金属氧化物和氮化物。具体地，存在仅包括一种金属并呈现可靠的电阻切换行为的金属氧化物和氮化物。如Pagnia和Sotnick在“Bistable Switching in Electroformed Metal-Insulator-Metal Device”，Phys.Stat.Sol.(A)108，11-65(1988)中所描述的，这样的组包括例如NiO、Nb2O5、TiO2、HfO2、Al2O3、MgOx、CrO2、VO、BN以及AIN。这些材料之一的层可以在初始状态(例如相对低电阻状态)形成。在施加足够的电压时，材料切换到稳定的高电阻状态。这种电阻切换是可逆的，使得随后施加适当的电流或电压可以用于使电阻切换材料返回到稳定的低电阻状态。可以多次重复这种转换。对于某些材料，初始状态是高电阻状态而非低电阻状态。 
关注这些可逆电阻切换材料，用于非易失性存储器阵列。例如，一个电阻状态可以对应于数据“0”，而另一电阻状态对应于数据“1”。这些材料中的一些材料可以具有多于两个的稳定电阻状态。 
已知由可逆电阻切换元件形成的非易失性存储器。例如，2005年5月9日提交的、名称为“REWRITEABLE MEMORY CELL COMPRISING A DIODE AND A RESISTANCE-SWITCHING MATERIAL”的美国专利申请公开2006/0250836(其全部内容经引用合并到本申请中)描述了一种可重写的非易失性存储器单元，该可重写的非易失性存储器单元包括与诸如金属氧化物或金属氮化物的可逆电阻切换材料串联耦合的二极管。 
然而，对采用了可逆电阻切换材料的存储器设备进行操作是困难的。 
发明内容
描述了一种使用可逆电阻切换元件的存储系统。公开了用于控制对可逆电阻切换元件的电阻的读取、置位和复位的多种电路和方法。 
非易失性存储设备的一个实施例包括一组Y线、一组X线、以及与该组X线和该组Y线连通的多个存储器单元。多个存储器单元中的每个存储器单元包括处于静态电阻状态的电阻元件和两个或更多个可逆电阻切换元件。所述处于静态电阻状态的电阻元件和所述两个或更多个可逆电阻切换元件连接至该组Y线中的不同Y线。所述处于静态电阻状态的电阻元件和所述两个或更多个可逆电阻切换元件连接至该组X线中的公共X线。 
非易失性存储设备的一个实施例包括：X线；第一Y线；第二Y线；第三Y线；沿着X线延伸的第一类型半导体区域；在第一Y线与第一类型半导体区域之间的第二类型的第一半导体区域和第一电阻切换材料；在第二Y线与第一类型半导体区域之间的第二类型的第二半导体区域和第二电阻切换材料；在第三Y线与第一类型半导体区域之间的第二类型的第三半导体区域和第一静态电阻材料；以及与X线、第一Y线、第二Y线和第三Y线连通的控制电路。第二类型的第一半导体区域与第一类型半导体区域邻近。第二类型的第二半导体区域与第一类型半导体区域邻近。第二类型的第三半导体区域与第一类型半导体区域邻近。控制电路通过使得第一电流从第三Y线、经第一静态电阻材料和第一电阻切换材料流动至第一Y线，而使非易失性存储器单元变为第一状态。 
对非易失性存储系统进行编程的方法的一个实施例包括：将多组数据编程到多个多位存储器单元中的不同多位存储器单元中。每组数据包括多于一位的数据。每个多位存储器单元包括处于导电状态的电阻元件和两个或更多个可逆电阻切换元件。处于导电状态的电阻元件和两个或更多个可逆电阻切换元件连接至不同的Y线。所述处于导电状态的电阻元件和所述两个或更多个可逆电阻切换元件连接至公共X线。对于多位存储器单元的至少一个子集，所述编程包括使第一电流在不同的Y线之间通过。 
对非易失性存储系统进行编程的方法的一个实施例包括：将多个位的数据编程到单个存储器单元中。该单个存储器单元包括连接至特定Y线和公共X线的、静态地处于导电状态的电阻元件。该单个存储器单元包 括连接至第一Y线的第一可逆电阻切换元件和连接至第二Y线的第二可逆电阻切换元件。第一可逆电阻切换元件和第二可逆电阻切换元件连接至公共X线。编程包括第一操作，该第一操作包括使第一电流在特定的Y线与第一Y线之间流过以使得第一可逆电阻切换元件的状态变为低电阻状态。第一电流流过处于导电状态的电阻元件。 
附图说明
图1是具有可逆电阻切换元件的存储器单元的一个实施例的简化的透视图。 
图2是由多个图1的存储器单元形成的三维存储器阵列的部分的简化的侧视图。 
图3是可以形成在一个或更多个集成电路上的存储器系统的一个实施例的框图。 
图4是三维存储器阵列的部分的透视图。 
图5是三维存储器阵列的部分的透视图。 
图6是描绘了可逆电阻切换元件的I-V特性的图。 
图6A是在“读取”操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图7是描述如下处理的一个实施例的流程图，该处理用于执行对存储器单元的一个示例的电阻的“置位(SET)”。 
图8是在置位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图9是在置位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图10是描述如下处理的一个实施例的流程图，该处理用于执行对存储器单元的一个示例的“复位(RESET)”操作。 
图11是在复位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图12是在复位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图13是存储器阵列的一个实施例的部分的示意图。 
图14是描述用于执行“形成(Forming)”操作的处理的一个实施例的流程图。 
图15是在形成操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图16是描述用于对存储器阵列执行置位操作的处理的一个实施例的流程图。 
图17是描述用于对存储器单元执行置位操作的处理的一个实施例的流程图。 
图18至图21是在置位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图22是描述用于对存储器单元执行复位操作的处理的一个实施例的流程图。 
图23是在复位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图24是存储器阵列的一个实施例的部分的示意图。 
图25是存储器阵列的一个实施例的部分的示意图。 
图26是存储器阵列的一个实施例的部分的示意图。 
图27是描述用于操作存储器阵列的处理的一个实施例的流程图。 
图28是描述用于操作存储器阵列的处理的一个实施例的流程图。 
图29是描述用于执行形成操作的处理的一个实施例的流程图。 
图30是在形成操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图31是描述用于执行置位操作的处理的一个实施例的流程图。 
图32A是在置位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图32B是在置位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
图33是描述用于执行复位操作的处理的一个实施例的流程图。 
图34A是在复位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。以及 
图34B是在复位操作的一个实施例期间存储器阵列的一个实施例的部分的示意图。 
具体实施方式
提供了一种存储器系统，该存储器系统包括具有一个或更多个可逆电阻率切换元件的存储器单元。公开了用于控制可逆电阻切换元件的置位和复位的多种电路和方法。 
存储器单元和系统
图1是存储器单元14的一个实施例的简化的透视图，存储器单元14包括在第一导体10与第二导体12之间的、与转向元件串联耦合的一个可逆电阻切换元件。转向元件可以采用呈现非线性传导电流特性的任何适当的器件的形式，诸如二极管。 
可逆电阻切换元件包括具有可以在两个或更多个状态之间可逆地切换的电阻率的可逆电阻率切换材料。例如，可逆电阻率切换材料可以在制造时处于初始高电阻率状态，并且其在施加第一电压和/或电流时可切换至低电阻率状态。施加第二电压和/或电流可以使可逆电阻率切换材料返回到高电阻率状态。替选地，可逆电阻切换元件可以在制造时处于初始低电阻状态，并且其在施加适当的电压和/或电流时能够可逆地切换至高电阻状态。当用在存储器单元中时，一个电阻状态可以表示二进制的“0”，而另一个电阻状态可以表示二进制的“1”。然而，可以使用多于两个的数据/电阻状态。例如，美国专利申请公开2006/0250836中描述了大量的可逆电阻率切换材料以及采用可逆电阻切换材料的存储器单元的操作，该专利经引用并入本申请。 
在一个实施例中，将电阻从高电阻率状态切换至低电阻率状态的处理称为置位操作。将电阻从低电阻率状态切换至高电阻率状态的处理称为复位操作。在一个实施例中，高电阻率状态与二进制数据“0”相关联，而低电阻率状态与二进制数据“1”相关联。在其它实施例中，置位和复位和/或数据编码可以是颠倒的。 
在一些实施例中，可逆电阻切换材料可以由金属氧化物形成。可以使用各种不同的金属氧化物。在一个示例中，使用了氧化镍。 
在至少一个实施例中，通过使用选择性沉积工艺，可以在不蚀刻氧化镍层的情况下在可逆电阻切换材料中使用氧化镍层。例如，可逆电阻切换元件可以通过采用沉积工艺(诸如电镀、无电沉积等)形成，以选择性地仅在形成于基底之上的导电表面上沉积含镍层。通过这种方式，(在沉积含镍层之前)只有基底上的导电表面被图案化和/或蚀刻，而不是含镍层。 
在至少一个实施例中，可逆电阻切换材料至少包括：通过选择性地沉积镍并且然后对镍层进行氧化而形成的氧化镍层的部分。例如，可以使用无电沉积、电镀或者类似的选择性工艺来选择性地沉积Ni、NixPy或其它类似形式的镍，然后(例如使用快速热氧化或者其它氧化工艺)将其氧化以形成氧化镍。在其它实施例中，可以选择性地沉积氧化镍本身。例如，使用选择性沉积工艺将含有NiO、含有NiOx、或者含有NiOxPy的层选择性地沉积在转向元件之上，然后对其进行退火和/或氧化(若需要的话)。 
根据本发明，可以选择性地沉积其它材料，然后如果需要的话，对其进行退火和/或氧化，以形成用于存储器单元的可逆电阻率切换材料。例如，可以通过诸如电镀选择性地沉积Nb、Ta、V、Al、Ti、Co、钴镍合金等的层，并对其进行氧化以形成可逆电阻率切换材料。 
可以在2007年6月29日提交的、作为美国专利申请2009/0001343公开的、名称为“Memory Cell That Employs A Selectively Deposited Reversible Resistance Switching Element and Methods of Forming The Same”的美国专利申请11/772,084中找到更多关于使用可逆电阻切换材料制造存储器单元的信息，该专利申请的全部内容经引用并入本申请中。 
导体10和12通常彼此正交，并且形成用于访问存储器单元的阵列的阵列端子线。在一个层的阵列端子线(也称为阵列线)可以称为X线。在垂直邻近层的阵列端子线可以称为Y线。存储器单元可以形成在每条X线和每条Y线的投影交叉点处，并且连接在各个交叉的X线与Y线之间。术语“X线”和“Y线”是任意标记，并且也可以使用其它术语。在一个实施例中，X线将用作字线，而Y线将用作位线。在另一个实施例中，X线将用作位线，而Y线将用作字线。在其它实施例中，将以不同的方式使用X线和Y线。在一个示例中，图1的导体10是Y线，而导体12是X线。 
导体10和12包括任何适当的导电材料，诸如钨、任何适当的金属、重掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物等。在图1的实施例中，导体10和12为轨状并且在不同的方向上(例如，在 基本垂直的方向上)延伸。可以使用其它导体形状和/或构造。在一些实施例中，阻挡层、粘附层、抗反射涂层等(未示出)可以与导体10和12一起使用，以改进装置的性能和/或辅助装置的制作。 
图2是可以在一个实施例中使用的示例性单片三维存储器阵列的部分的侧面剖视图。然而，根据各实施例可以使用其它存储器结构，包括在半导体基底上、上方或内部制作的二维存储器结构。垂直邻近的层中的存储器单元共用X线层和Y线层二者，其结构如图2所示。该构造通常称为全镜像结构(fully mirrored structure)。多个基本平行且共面的导体在第一存储器层级L0处形成第一组Y线162。在这些Y线与邻近的X线164之间形成层级L0处的存储器单元152。在图2的布置中，在存储器层级L0和L1之间共用X线164，并且由此X线164还连接至存储器层级L1处的存储器单元170。第三组导体形成用于层级L1处的那些单元的Y线174。进而，在储器层级L1和存储器层级L2之间共用这些Y线174。存储器单元178连接至Y线174和X线176，以形成第三存储器层级L2。存储器单元182连接至X线176和Y线180，以形成第四存储器层级L3。存储器单元186连接至Y线180和X线184，以形成第五存储器层级L4。转向元件(例如二极管)的极性的布置以及X线和Y线的各个布置可以根据实施例变化。另外，可以使用多于或少于五个的存储器层级。 
如果p-i-n二极管用作图2的实施例中的存储器元件的转向元件，则存储器单元170的二极管可以相对于第一级存储器单元152的p-i-n二极管倒置地形成。例如，如果单元152包括n型底部重掺杂区域和p型顶部重掺杂区域，则在第二级单元170中，底部重掺杂区域可以是p型，而顶部重掺杂区域是n型。 
在替选实施例中，可以在邻近的存储器层级之间形成层级间电介质，并且在存储器层级之间没有共用的导体。三维单片存储存储器的这种类型的结构通常称为非镜像结构。在一些实施例中，共用导体的邻近的存储器层级和不共用导体的邻近的存储器层级可以堆叠在同一单片三维存储器阵列中。在其它实施例中，共用一些导体，而不共用其它导体。例如，在一些构造中，只有X线或者只有Y线可以被共用。这种类型的构造通常称为半镜像。存储器层级不需要全部被形成为具有相同类型的存储器单元。如果需要，使用电阻变化材料的存储器层级可以与使用其它类型存储器单元的存储器层级等交替。 
在一个实施例中，如名称为“Transistor Layout Configuration for  Tight Pitched Memory Array Lines”的美国专利第7,054,219号所描述的，字线是使用布置在阵列的不同字线层上的字线段形成的。段可以通过垂直连接的方式进行连接以形成单个的字线。字线的组(每个字线位于分离的层上并且基本竖直对齐(虽然在某些层上具有小的横向偏移))可以统称为行。优选地，行内的字线至少共享行地址的部分。类似地，位线的组(每个位线位于分离的层上并且基本竖直对齐(同样地，虽然在某些层上具有小的横向偏移))可以统称为列。优选地，列内的位线至少共享列地址的部分。 
单片三维存储器阵列是这样的存储器阵列：其中多个存储器层级形成在诸如晶片的单个基底之上，而没有介入基底。形成一个存储器层级的层直接在现有的一个或多个级的层上沉积或者生长。相比之下，已经通过在分离的基底上形成存储器层级并将存储器层级在顶上彼此粘附来构造堆叠的存储器，如Leedy在名称为“Three Dimensional Structure Memory”的美国专利第5,915,167号中所描述的。可以在接合之前，将基底变薄或从存储器层级移除基底，然而，由于存储器层级最初形成在分离的基底之上，所以这样的存储器不是真正的单片三维存储器阵列。 
图1和图2示出了柱状存储器单元和轨状导体。然而，本申请中所描述的技术不限于存储器单元的任何一个特定的结构或者形状。也可以使用其它结构来形成包括有可逆电阻率切换材料的存储器单元。例如，以下专利提供了可以适于使用可逆电阻率切换材料的存储器单元的结构的示例：美国专利6,952,043、美国专利6,951,780、美国专利6,034,882、美国专利6,420,215、美国专利6,525,953和美国专利7,081,377。 
图3是描绘了可以实现本文中所描述的技术的存储器系统300的一个示例的框图。存储器系统300包括存储器阵列302，存储器阵列302可以是如以上所描述的存储器单元的二维或三维阵列。在一个实施例中，存储器阵列302是在一个或更多个集成电路上实现的单片三维存储器阵列。存储器阵列302的阵列端子线包括组织为行的字线的各层以及组织为列的位线的各层。然而，也可以实现其它取向。 
存储器系统300包括行控制电路320，行控制电路320的输出308连接至存储器阵列302的各个字线。行控制电路320接收来自系统控制逻辑电路330的M个行地址信号的组和一个或更多个不同的控制信号，并且行控制电路320通常可以包括如下电路：用于读取操作和编程操作(例如置位和复位)二者的行解码器322、阵列终端驱动器324以及块选择电路 326。存储器系统300还包括列控制电路310，列控制电路310的输入/输出306连接至存储器阵列302的各个位线。列控制电路306接收来自系统控制逻辑330的一个或更多个不同的控制信号和N个列地址信号的组，并且列控制电路306通常可以包括如下电路：列解码器312、阵列终端接收机或驱动器314、块选择电路316以及读/写电路、I/O多路复用器。系统控制逻辑330接收来自主机系统(例如，计算机、PDA、电话、相机等)的数据和命令并向主机提供输出数据。在其它实施例中，系统控制逻辑330接收来自分离的控制器电路的数据和命令并向该控制器电路提供输出数据，其中，控制器电路与主机通信。系统控制逻辑330可以包括一个或更多个状态机、寄存器以及用于控制存储器系统300的操作的其它控制逻辑。 
在一个实施例中，图3中所示出的所有部件都布置在单个集成电路上。例如，系统控制逻辑330、列控制电路310和行控制电路320形成在基底的表面上，并且存储器阵列302是形成在基底之上的单片三维存储器阵列(因此，存储器阵列302是形成在系统控制逻辑330、列控制电路310和行控制电路320之上的单片三维存储器阵列)。在一些情况下，控制电路的部分可以形成在与一些存储器阵列相同的层上。在一些实施例中，使用一个或更多个半导体来制造存储器。 
合并存储器阵列的集成电路通常将阵列细分成大量子阵列或块。块还可以一起被分组成分区(bay)，分区包括例如16个、32个或不同数目的块。如常用的那样，子阵列是具有通常未被解码器、驱动器、感测放大器和输入/输出电路断开的连续的字线和位线的存储器单元的连续组。这是由于各种原因的任一种而做出的。例如，在大的阵列中，由于字线和位线的电阻和电容产生的、沿着这样的字线和位线行进的信号延迟(即RC延迟)是非常显著的。可以通过将较大的阵列细分成较小的子阵列的组以使得减小每个字线和/或每个位线的长度，来降低这些RC延迟。再例如，与访问存储器单元的组相关联的功率可以指示可在给定存储器周期期间同时访问的存储器单元的数目的上限。因此，通常将大的存储器阵列细分成较小的子阵列，以减小同时访问的存储器单元的数目。尽管如此，为了便于描述，也可以将阵列用作子阵列的同义语，以表示具有通常未被解码器、驱动器、感测放大器和输入/输出电路断开的连续的字线和位线的存储器单元的连续组。集成电路可以包括一个或多于一个的存储器阵列。 
结构 
图4是三维单片存储器阵列的部分的侧剖面视图，示出了两个邻近的存储器单元。在本文中，邻近表示位于相近、靠近或连续。例如，两个邻近的存储器单元之间可以存在介入层材料。在图4的实施例中，两个邻近的存储器单元连接至不同的Y线和相同的X线。需要指出的是，图4仅示出了三维单片存储器阵列的一个层级。 
图4中所示出的第一层是电极402。在一个实施例中，电极402包括氮化钛(TiN)。电极402之上是导体404。在一个实施例中，导体404包括钨(W)。在其它实施例中，可以使用其它金属。在一个实施例中，导体404与图1的导体12对应并且可以标记为X线。导体404之上是电极406。在一个实施例中，电极406包括TiN。电极406之上是n+层408。n+层408之上是n-层410。在一个实施例中，n+层408和n-层410是硅。在其它实施例中，可以使用其它半导体。电极402、导体404、电极406以及硅层408和410形成为轨的形状，该轨在示出图4的页面上从左向右延伸。该轨连接至许多存储器单元。 
图4示出了两个邻近的存储器单元。对于第一存储器单元，n-层410之上是p+层420。在一个实施例中，p+层420是硅；然而在其它实施例中，也可以使用其它半导体。p+层420之上是二硫化钛(TiSi2)层422。TiSi2层422之上是电极424。在一个实施例中，电极424包括TiN。在本实施例中，p+层420、TiSi2层422和电极424为柱状。电极424之上是可逆电阻切换材料426。可以使用以上讨论的任一可逆电阻切换材料。可逆电阻切换材料426之上是电极428。在一个实施例中，电极428包括TiN。TiN 428之上是导体430。在一个实施例中，导体430由钨(W)制成。在本实施例中，可逆电阻切换材料426、电极428和导体430被形成为轨。在图4所示方向上，层426至层430的轨延伸进入页面以及从页面延伸出，而层402至层410的轨从左向右延伸。 
图4中示出的第二存储器单元包括n-层410之上的p+层440。p+层440之上是TiSi2层442。TiSi2层442之上是电极444。在一个实施例中，电极444包括TiN。层440至层444如上所述为柱状。 
可逆电阻切换材料446在电极444之上。可逆电阻切换材料446之上是电极448(例如TiN)。电极448之上是导体450，在一个实施例中，导体450由钨制成。在一个示例中，导体404是X线，而导体430和450是Y线。例如，导体404与图1的导体12对应，而导体430与图1的导体10对应。 
如以上所讨论的，图4仅示出了三维单片存储器阵列的一个层。该存储器阵列可以包括若干层，其中，每层具有图4的结构。另外，每条Y线将在第一方向(Y方向)上连接至多个可逆电阻切换材料。X线将沿第二方向(例如，X方向)连接至多个可逆电阻切换材料。用于本文件的目的，即使存在其它材料的一个或多个介入层，也认为导体连接至可逆电阻切换材料。 
在一个实施例中，图4的柱层被双重蚀刻，使得柱层与下方的器件轨和上方的轨自对准。钨导体线404可以使用嵌刻(damascene)工艺来形成或者其可以是经蚀刻的线。电极402和电极406与钨层404一起形成。可以对器件轨(包括n+硅层408和n-硅层410)(在对层402至层406进行蚀刻处理之后)进行第二蚀刻处理。在对器件轨(层408至层410)进行第二蚀刻时，层420至层424以及层440至层444也沿着同一方向被蚀刻，使得这些层初始形成在几何形状上与层408和层410类似的轨。在形成导体430、电极428和可逆电阻切换材料426时，使用第二掩模并执行第三蚀刻处理。第三蚀刻处理对层430、428、426、424、422、420和一小部分的n-硅层410进行蚀刻。该第三蚀刻层形成包括有层426至层430的轨，并且沿着与第二蚀刻正交的方向蚀刻层420至层424，从而将层420至层424形成为柱。因此，第二蚀刻包括层408至层424，而第三蚀刻包括层420至层430(以及层410的一小部分)。这样，对层420至424进行双重蚀刻。通过将双重蚀刻延伸到p+层420(和p+层440)之下，使得可以在邻近柱之间抑制击穿。 
图5描绘了用于实现本文中所述技术的合适的存储器单元的结构的另一实施例。图5的结构与图4的结构非常相似。图4的结构与图6的结构的一个不同之处在于，在图4的结构中，可逆电阻切换材料426(和可逆电阻切换材料446)是包括有导体430的轨的部分。在图5的实施例中，可逆电阻切换材料427是包括有层420至层424的柱的部分。类似地，可逆电阻切换材料447是包括有层440至层444的柱的部分。上述结构的其它变体和其它结构可以供本文中所描述的技术使用。 
需要指出的是，在图4和图5的实施例中，可以颠倒p材料和n材料，以使得p材料位于轨上而n材料位于柱中。因此，该器件可以具有NPN结构，而不是具有PNP结构(p+420，n-410，p+440)。因此，类似地，根据使用的是PNP结构还是NPN结构，本文中所标识的电流可以是电子电流或空穴电流。 
读取
如上所述，可逆电阻切换元件可以在两个或更多个状态之间可逆地切换。例如，可逆电阻率切换材料在制造时可以处于初始高电阻率状态，该高电阻率状态在施加第一电压和/或电流时可以切换至低电阻率状态。施加第二电压和/或电流可以使得可逆电阻率切换材料返回到高电阻率状态。图6是金属氧化物可逆电阻切换元件的一个示例性实施例的电压-电流图。线460表示处于高电阻状态(ROFF)的可逆电阻切换元件的I-V特性。线462表示处于低电阻状态(RON)的可逆电阻切换元件的I-V特性。Vset是将可逆电阻切换元件置位为低电阻状态所需的电压。Vreset是将可逆电阻切换元件复位为高电阻状态所需的电压。 
当处于高电阻率状态(参见线460)时，如果施加电压VSET和充足的电流，则可逆电阻切换元件将被置位为低电阻率状态。当施加Vset时，电压将在某种程度上保持恒定，而电流将朝向Iset_limit增加。在某一点处，可逆电阻切换元件将被置位，而器件行为将基于线462。需要指出的是，第一次置位可逆电阻切换元件时，需要Vf(形成电压)来置位器件。之后，可以使用VSET。形成电压Vf可以大于VSET。 
当处于低电阻率状态(参见线462)时，如果施加电压VRESET和充足的电流(Ireset)，则可逆电阻切换元件将被复位为高电阻率状态。 
在一个实施例中，Vset大约为5伏，Vreset大约为3伏，Iset_limit大约为5μA，而Ireset电流可以是大约30μA。 
为了确定可逆电阻切换元件所处的状态，施加电压并测量所得到的电流。较高的测量电流(参见线462)表示可逆电阻切换元件处于低电阻率状态。较低的测量电流(参见线460)表示可逆电阻切换元件处于高电阻率状态。 
图6A描绘了用于读取存储器单元的状态的电路的一个实施例。图6A示出了包括有存储器单元470、472、474和476的存储器阵列的部分。描绘了多条Y线中的两条Y线和多条X线中的两条X线。用于Y线之一的读取电路被描绘为经由晶体管478连接至Y线，晶体管478受控于由列解码器312所提供的栅电压以选择或不选择相应的Y线。晶体管478将Y线连接至数据总线。写电路484(其为系统控制逻辑330的部分)连接至数据总线。晶体管482连接至数据总线并且操作为钳位器件，该钳位器件受控于钳位控制电路480(其为系统控制逻辑330的部分)。晶体管482 还连接至比较器486和参考电流源Iref。比较器486的输出连接至(到系统控制逻辑330、控制器和/或主机的)数据输出端子和数据锁存器488。写电路484也连接至数据锁存器488。 
当试图读取可逆电阻切换元件的状态时，首先，将所有X线偏置到Vread(例如大约2伏)并将所有Y线接地。然后，将选中的X线拉至地。为了举例的目的，该讨论将假定选择存储器单元470用于读取。一条或更多条选中的Y线(通过接通晶体管478)经由数据总线和钳位器件(晶体管482，其接收～2伏+Vt)被拉至Vread。钳位器件的栅极高于Vread，但被控制成使得Y线保持在Vread附近。选中的存储器单元通过晶体管482从Vsense节点汲取电流。Vsens节点还接收介于高电阻率状态电流与低电阻率状态电流之间的参考电流Iref。Vsens节点与单元电流和参考电流Iref之间的电流差对应地移动。比较器486通过比较Vsense电压与Vref-read电压来生成数据输出信号。如果存储器单元电流大于Iref，则存储器单元处于低电阻率状态且Vsense处的电压将低于Vref。如果存储器单元电流小于Iref，则存储器单元处于高电阻率状态且Vsense处的电压将高于Vref。来自比较器486的数据输出信号被锁存在数据锁存器488中并且被报告给系统控制逻辑330、控制器和/或主机。 
正向偏置“置位”和反向偏置“复位”
图7是描述了执行置位操作的一个实施例的流程图，该置位操作包括将可逆电阻切换元件的状态改变为低电阻状态。图7的处理由行控制电路320、列控制电路310和系统控制逻辑330执行。图7的处理描述了一个特定存储器单元如何将其可逆电阻切换材料置位。在一些实施例中，图7的处理可以被执行为使得同时置位多个存储器单元。在一个实施例中，主机可以向系统控制逻辑330发送数据。接着，系统控制逻辑330将选择一组存储器单元来存储该数据。如上所述，在一个实施例中，每个存储器单元位于一条X线与一条Y线的交叉处。因此，在系统控制逻辑330选择存储器阵列302中的地址来存储数据之后，行控制电路330和列控制电路310选择连接至所选择的存储器单元的特定X线和特定Y线。由行控制电路320选择的该X线是选中的X线，而其它X线是未选中的X线。由列控制电路310选择的Y线是选中的Y线，而其它Y线是未选中的Y线。在步骤502中，将未选中的X线偏置到电压Vpp-Vt。Vpp为6伏或大约6伏。在一个实施例中，Vpp是集成电路上可用的最高电压。在一些实现方式中，集成电路将接收将提供给一个或更多个电荷泵和电压控制器的功 率信号。这些电荷泵和电压控制器将生成一组电压，这组电压的最高者将是Vpp。在其它实施例中，Vpp将不是最高电压。在一个实施例中，Vpp也是将可逆电阻切换元件置位成低电阻状态所需的电压加上置位电流下的二极管压降。Vt是与一个二极管压降相等的偏移电压。在一个实施例中，偏移电压大约为0.6伏。也可用使用其它偏移电压。在步骤504中，将未选中的Y线偏置到偏移电压(大约为0.6伏)。在步骤506中，将选中的X线偏置成接地。在步骤508中，选中的Y线被偏置到电压Vpp。 
图8是三维单片存储器阵列的一个级的部分的示意图。该示意图示出了四个存储器单元520、522、524和526。用于每个存储器单元的符号包括用于电阻器(表示可逆电阻切换元件)和二极管(表示转向器件)的符号。需要指出的是，二极管与图4的p+层420与n-层410之间的p/n结对应。图8示出了图7的方法中所描述的各种偏置。需要指出的是，虽然图7示出了为特定顺序的四个步骤，然而图4中示出的步骤也可以用其它顺序来执行，包括同时执行步骤中的一些。 
图9是两个邻近的存储器单元的示意图，其中根据图7的处理将存储器单元之一置位。图7示出了选中的X线(X线)578、选中的Y线580和未选中的Y线582。在一个实施例中，图8的X线578与图4的钨导体404对应，图9的Y线580与图4的钨导体430对应，而图9的Y线582与图4的钨导体450对应。选中的存储器单元包括可逆电阻切换元件586(其与图4的层426对应)和二极管588。在一个实施例中，二极管588表示图4的层420与层410之间的pn结。未选中的存储器单元包括可逆电阻切换元件590(其与图4的层446对应)、以及与图4的p+层440与n-层410之间的pn结对应的二极管592。在图7的置位操作期间，电流从Y线580、经由可逆电阻切换元件586和二极管588流至X线578，使得二极管588被正向偏置。置位电流受控于列控制电路310。 
进入器件轨的部分蚀刻增加了邻近柱层之间的击穿电压。对柱进行蚀刻之后的、进入器件轨的可选植入(implant)也可以用于增加击穿电压。可在美国专利6,822,903中找到关于一般性编程的更多细节，该专利的全部内容经引用合并到本文中。在一个实施例中，在第一目标存储器单元被置位之前，其必须被形成。通常，包括有金属氧化物的可逆电阻切换元件需要该形成处理。形成处理与置位操作类似，但是具有更高的电压和更长的时间。在一个实施例中，可以在制造过程中执行形成处理，其中与在用户环境中相比，根据更严格的规则来控制温度和电压。 
图10是描述了用于对存储器单元执行复位操作的处理的一个实施例的流程图。在一些实施例中，对多个存储器单元同时执行图10的处理，以使得同时使多个单复位元。在其它实施例中，一次仅将一个存储器单元复位。图10的处理由列控制电路310、行控制电路320和系统控制逻辑330来执行。 
在图10的步骤600中，对未选中的X线施加大约Vpp-Vt的电压。在步骤602中，未选中的Y线(而非发射极Y线)偏置在4伏至5伏之间，与选中的X线相同，以不使得额外电流流向选中的X线。在步骤604中，将选中的X线偏置到4伏与5伏之间的电压。在步骤606中，将发射极Y线偏置到Vpp。发射极Y线是与选中的Y线邻近的Y线，该选中的Y线在编程操作期间是电流源。以下提供了发射极Y线的更多细节。在一些实施例中，优选的是，连接至发射极Y线和相同的选中的X线的存储器单元处于导电状态。在步骤608中，将选中的Y线偏置成接地。需要指出的是，未选中的X线也可以处于Vpp与Vpp-Vt之间的电压电平或者5.5伏至6伏的范围内，以使得不从发射极Y线汲取电流。 
图11是三维单片存储器阵列的部分的示意图，示出了如图10的处理所描述的各线的偏置。需要指出的是，虽然图10的处理示出了顺序执行的五个步骤，但是也可以按照其它次序来执行步骤，包括同时执行步骤中的一些。图11的示意图示出了未选中的Y线和选中的Y线、发射极Y线、未选中的X线和选中的X线。图11的示意图还示出了六个存储器单元。第一存储器单元通过二极管630和可逆电阻切换元件632来描绘。第二存储器单元通过二极管634和可逆电阻切换元件636来描绘。第三存储器单元通过二极管638和可逆电阻切换元件640来描绘。第四存储器单元通过二极管642和可逆电阻切换元件644来描绘。第五存储器单元通过二极管646和可逆电阻切换元件648来描绘。第六存储器单元通过二极管650和可逆电阻切换元件652来描绘。在本示例中的选中的存储器单元是具有二极管634和可逆电阻切换元件636的存储器单元，这是因为该存储器单元连接至选中的X线和选中的Y线。 
通过如以上在图10和图11中所描述的对X线和Y线施加电压偏置，二极管634的pn结(例如p+层420与n-层410之间的pn结)被反向偏置。因此，回看图5，假定钨层430为选中的Y线，而钨层450为发射极Y线；p+层420、n-层410和p+层440用作双极晶体管。大约6伏的、施加给发射极Y线(W层450)的电压使得电流从发射极Y线、经由可逆 电阻切换元件640(例如图4的层446)、经p+层440、流入n-层410、流入p+层420、穿过可逆电阻切换材料426(图11的可逆电阻切换元件636)、从而进入选中的Y线。在图12中用箭头682描绘了该电流流动。从而，邻近的Y线用作包括可逆电阻切换元件636的存储器单元680的发射极线。由于p+层420、n-层410和p+层440用作双极晶体管，图12的示意图描绘了双极晶体管686而非两个二极管，以示出复位操作期间的电流流动。 
反向偏置“置位”和正向偏置“复位”
在以上关于图6至图11的讨论中，p+层420与n-层410之间的pn结被正向偏置以进行置位操作，而p+层420与n-层410之间的pn结被反向偏置以进行复位操作。在如图13所示的另一实施例中，p+层420与n-层410之间的pn结可以被反向偏置以进行置位操作，而p+层420与n-层410之间的pn结可以被正向偏置以进行复位操作。例如，图13是示出了选中的Y线、发射极Y线和选中的X线的示意图。描绘了两个存储器单元。第一存储器单元连接至选中的Y线，并且包括可逆电阻切换元件802。第二存储器单元连接至选中的发射极Y线，并且包括可逆电阻切换元件804。在可逆电阻切换元件802的置位操作期间，电流如箭头810所示从发射极Y线、经由可逆电阻切换元件804和可逆电阻切换元件802流至选中的Y线。回看图4，并假定选中的Y线是钨层430，而发射极Y线是钨层450，则电流会从钨层450流至可逆电阻切换材料446、流至p+层440、流至n-层410、流至p+层420、流至可逆电阻切换材料426、流至钨层430。如在图13中的晶体管808所示，通过这样的电流流动，p+层420、n-层410和p+层440用作双极晶体管。 
在执行复位操作时，电流如图13的箭头812所示那样流动。即，在复位操作期间，电流从选中的Y线流至选中的X线。回看图4，电流可以从钨层430流至可逆电阻切换材料426、流至p+层420、流至n-层410、流至n+层408、流至钨层404。在以上讨论中，为了简化讨论而省略了TiN层，然而电流也流经这些层。 
为了允许如关于图13所述的置位操作，优选的是，在尝试对选中的存储器单元(可逆电阻切换元件802)执行置位操作之前，连接至发射极Y线的可逆电阻切换元件804处于导电状态，诸如低电阻状态。如上所述，存在很多连接至公共X线(例如选中的X线)的存储器单元。因此，在本实施例中，优选的是，公共X线上的至少一个存储器单元始终处于导 电状态。处于导电状态的存储器单元可以用作发射极线，以另一使存储器单元复位。然后，重新置位的存储器单元可以用作对下一存储器单元进行置位操作的发射极，等等。以这种方式，置位操作的顺序可以按照“拉链(zipper)”方式来执行。即，对于连接至公共X线的邻近的存储器单元的给定集，可以从一侧开始按照连续顺序使存储器单元复位，从而提供拉链的类比。本实施例想到每个X线具有静态地处于导电状态的、一个(或多于一个的)存储器单元。在一个实现方式中，导电状态是低电阻状态。在另一个实现方式中，导电状态不同于低电阻状态。在一些实施例中，导电状态的电阻大致等于低电阻状态的电阻。在其它实施例中，导电状态的电阻低于低电阻状态的电阻，以使得导电状态比低电阻状态更导电。这样的导电状态可以通过与上述置位操作不同的脉冲来产生。静态地处于导电状态的短语是指：存储器单元在存储器阵列的整个工作寿命期间或者在存储器阵列的工作寿命的特定关注时段期间处于导电状态。在一个实施例中，静态地(与能够在关注时段期间动态地改变相反)处于导电状态的存储器单元永久地处于导电状态。 
图14是描述了用于形成要永久地处于导电状态的特定存储器单元的处理的一个实施例的流程图。形成的处理将该存储器单元的可逆电阻切换元件永久地置于导电状态。该处理可以在第一操作时、在用户操作期间或者在制造阶段由存储器系统来执行。在图14的步骤830中，将未选中的X线偏置到电压5.5伏。在步骤832中，将未选中的Y线偏置到0.7伏。在步骤834中，将选中的X线偏置成接地。要永久地处于导电状态的存储器单元连接至选中的X线和选中的Y线。在步骤836中，对连接至要永久地置于导电状态的存储器单元的Y线施加高电压(例如，幅度大约为9伏)脉冲。在形成操作的一个示例中，元件804可以是金属氧化物层。在步骤836中，对金属氧化物元件804施加电压足够长的时间，从而以氧化物反熔丝的方式使金属氧化物元件804击穿成永久导电状态。在一个实施例中，永久地处于导电状态(或静态地处于导电状态)的存储器单元称为伪存储器单元，这是因为其不存储用户数据，并且与该伪存储器单元连接的Y线称为伪Y线。图14的步骤可以按照与所示顺序不同的顺序来执行。在一些实施例中，同时执行步骤中的一个或更多个。 
图15是图形地描绘了以上在图14中所描述的各电压和存储器阵列的部分的局部示意图。也就是，图15示出了选中的X线、Y线1、Y线2、Y线3、Y线4和伪Y线。图15还示出了存储器单元880、882、884、886和888。存储器单元880连接至Y线1和选中的X线。存储器单元 882连接至Y线2和选中的X线。存储器单元884连接至Y线3和选中的X线。存储器单元886连接至Y线4和选中的X线。存储器单元888连接至伪Y线和选中的X线。图15示出了偏置成接地的选中的X线、以及接收9伏脉冲的伪Y线。其它Y线接收0.7伏电压。箭头890表示由于描绘的电压偏置而产生的从伪Y线到选中的X线的电流流动。作为用箭头804描绘的电流的结果，伪存储器单元888被静态地(或者永久地)置于导电状态。 
图16是描述了使用伪存储器单元对存储器单元进行置位的拉链处理的一个实施例的流程图。在步骤900中，通过将伪存储器单元用作发射极线来置位第一存储器单元。在步骤902中，通过将第一存储器单元用作发射极线来置位第二存储器单元。在步骤904中，通过将第二存储器单元用作发射极线来置位第三存储器单元。在步骤906中，通过将第三存储器单元用作发射极线来置位第四存储器单元，等等。例如，回看图15，在形成要永久地处于低电阻状态的存储器单元888之后，将对存储器单元886执行置位操作，之后对存储器单元884进行置位操作，之后对存储器单元882进行置位操作，之后对存储器单元880进行置位操作，等等。 
图17是描述了对连接至公共X线的存储器单元中的任一个执行置位操作的处理的流程图。例如，可以执行图17的处理，作为步骤900至步骤906中的任一步骤的示例性实现方式。图17的处理由列控制电路310、行控制电路320和系统控制逻辑330来执行。 
在图17的步骤940中，将未选中的X线偏置到5伏。在步骤942中，未选中的Y线(除了发射极Y线之外)接收4.7伏。在步骤944中，将选中的X线偏置到4伏。在步骤946中，将发射极Y线偏置到5.5伏。如果正对存储器单元886进行置位，则发射极Y线是伪Y线。如果正对存储器单元880进行置位，则发射极Y线是Y线2。在步骤948中，将选中的Y线偏置成接地。图18是示出了由于在步骤900期间执行图17的处理而得到的存储器单元880至888的示意图。也就是，图18示出了存储器单元和在对第一存储器单元886执行置位操作时所施加的各个电压电平。如图可见，伪Y线用作发射极Y线。箭头950示出了电流从伪Y线、经由存储器单元888和存储器单元886至Y线1的流动。回看图4，电流从钨层450流至可逆电阻切换材料446、流至p+层440、流至n-层410、流至p+层420、流至可逆电阻切换材料426、流至钨层430。通过这种方式，p+层440、n-层410和p+层420用作双极晶体管。 
图19是描绘了存储器单元880至888的示意图。图19示出了由于在图16的步骤902期间执行图17的处理而对各个Y线和选中的X线进行的偏置。如图可见，箭头952描绘了电流从Y线1、经由存储器单元886和存储器单元884至Y线2的流动。在这个操作中，存储器单元886和Y线1用作存储器单元884的发射极线。关于图4中所述的层，电流按照以上关于图18所讨论的方式流动。 
图20是描绘了存储器单元880至888以及由于在图16的步骤904期间执行图17的处理而施加给各个Y线和选中的X线的电压的示意图。如图20可见，Y线2和存储器单元884用作用于对存储器单元882执行置位操作的发射极线。如箭头956所示，电流从Y线2、经由存储器单元884和882流至Y线3。 
图21是存储器单元880至888以及各个Y线和选中的X线的示意图。图21示出了由于在图16的步骤906期间执行图17的处理而施加给Y线和选中的X线的电压。如图可见，Y线3和存储器单元882用作用于对存储器单元880执行置位操作的发射极线。箭头958表示在置位操作期间的、从Y线3经由存储器单元882和880而流至Y线4的电流。关于图4中所示的层，电流按照以上关于图18中讨论的方式流动。 
图22是描述了对根据图17的处理已被置位的存储器单元880至888(以及三维单片存储器阵列中的其它存储器单元)中的任一个执行的复位操作的一个实施例的流程图。在这个过程中，“复位”操作将选中的单元结配置成正向偏置，而无需双极晶体管动作。在步骤1000中，将未选中的X线偏置到电压Vpp-偏移。在一个实施例中，如上所述，Vt是偏移电压。在步骤1002中，未选中的Y线接收地电位。在步骤1004中，选中的X线被偏置成接地。在步骤1006中，伪Y线被偏置成接地。在一个实施例中，每个X线将具有一个伪存储器单元，并且所有伪存储器单元连接至相同的Y线。在其它实施例中，每个X线可以包括多个伪存储器单元，以使得存在多个伪Y线。在其它实施例中，伪存储器单元可以连接至不同的伪Y线。在步骤1008中，选中的Y线被偏置到Vpp。 
图23是在对存储器单元884的复位操作期间存储器单元880至888的示意图。伪Y线和未选中的Y线接收地电位，而Y线3接收Vpp。选中的X线(为存储器单元880至888共用)也接收地电位。如箭头1010所表示的，电流从Y线3流至选中的X线。该电流将使得存储器单元884复位为高电阻状态。 
在以上图13至图23的实施例中，使用拉链方法来置位存储器单元。在替选实施例中，可以关于图6至11的实施例使用拉链方法以复位存储器单元。在这样的实施例中，仍然需要有一个静态地处于导电状态的伪存储器单元。 
多集电极存储器单元
一个实施例使用多个可逆电阻切换元件来创建多位存储器单元。也就是，在以上讨论中，每个存储器单元包括可以处于两种状态之一的一个电阻切换元件。因此，每个存储器单元存储一位数据。在其它实施例中，一个可逆电阻切换元件可以置于四个或八个电阻状态中的任一个。在这种情况下，可逆电阻切换元件可以存储两位或三位(或更多位)的数据。在另一实施例中，多位存储器单元可以使用多于一个的可逆电阻切换元件来实现。在一个示例中，存储器单元包括多个可逆电阻切换元件，其中每个可逆电阻切换元件均可以处于高电阻或低电阻状态(或者多于两个状态)。 
图24是示出了使用多个可逆电阻切换元件的多位存储器单元的一个示例的示意图。具有多个可逆电阻切换元件的存储器单元的另外的名称是多集电极存储器单元，这是因为在可逆电阻切换元件的置位操作期间，可以存储用户数据的可逆电阻切换元件中的每个可逆电阻切换元件可以用作(本文中所描述的双极晶体管动作的)集电极。图24的多位存储器单元示出了三个电阻元件1100、1102和1104。在一个实施例中，元件1100和1104是可逆电阻切换元件，而元件1102静态地处于导电状态，如上述导电状态。元件1102称为静态电阻元件，这是因为其电阻在存储器设备的正常用户操作期间是不可切换的。静态电阻元件1102可以是总是处于导电状态的材料、或者静态地置于导电状态的可逆电阻切换材料。静态地处于导电状态的静态电阻元件的Y线称为发射极线，如本文中所述，这是因为当p、n和p材料用作晶体管时该Y线用作发射极。 
图24示出了连接在第一Y线与公共X线之间的可逆电阻切换元件1100、以及连接在第二Y线与公共X线之间的可逆电阻切换元件1104。当可逆电阻切换元件1100或者1104被复位为高电阻状态时，电流将从各个Y线流至公共X线。例如，箭头1110示出了在对存储器元件1100执行复位操作时从第一Y线流至公共X线的电流。当将任一存储器元件置位时，电流将在存储器单元的两条Y线之间流动。在一个示例中，当将第一可逆电阻切换元件置位时，电流将从与静态电阻元件连接的Y线流至与正被置位的可逆电阻切换元件连接的Y线。当将第二可逆电阻切换 元件置位时，电流将从与静态电阻元件连接的Y线流至与正被置位的第二可逆电阻切换元件连接的Y线。在另一实施例中，当将第二可逆电阻切换元件置位时，电流将从与已经被置位的第一可逆电阻切换元件连接的Y线流至与正被置位的第二可逆电阻切换元件连接的Y线。图24示出了表示从发射极Y线(静态电阻元件1102的Y线)到第一Y线的电流的箭头1108。 
两个可逆电阻切换元件中的每个可逆电阻切换元件可以处于高电阻状态或者低电阻状态；因此，存储器单元作为整体可以处于如下表所表示的四个不同的数据状态： 
    可逆电阻切换元件1100   可逆电阻切换元件1104
 数据状态A   高   高
 数据状态B   高   低
 数据状态C   低   高
 数据状态D   低   低
图25是示出了三维单片存储器阵列的一个级的部分的示意图。图25的示意图示出了元件1130、1132、1134、1136、1138、1140、1142、1144、1146、1148、1150、1152、1154和1156。图25示出了两条X线(X1和X2)的部分、以及七条Y线(Y1、Y2、Y3、Y4、Y5、E1和E2)的部分。应想到沿着X线存在比图25中所描述的元件多得多的可逆电阻切换元件。沿着X线的各个元件被组在一起以形成多位存储器单元。例如，图25示出了四个存储器单元1160、1162、1164和1166。存储器单元1160包括可逆电阻切换元件1130、可逆电阻切换元件1134和静态电阻元件1132。存储器单元1162包括可逆电阻切换元件1136、可逆电阻切换元件1140和静态电阻元件1138。存储器单元1164包括可逆电阻切换元件1144、可逆电阻切换元件1148和静态电阻元件1146。存储器单元1166包括可逆电阻切换元件1150、可逆电阻切换元件1154和静态电阻元件1152。 
图24和图25中的存储器单元包括可以存储用户数据的两个可逆电阻切换元件、以及一个静态电阻元件。在其它实施例中，可以使用多于两个的可逆电阻切换元件。例如，图26的存储器单元包括四个可逆电阻切换元件，包括：连接在Y线A与公共X线之间的可逆电阻切换元件1200、 连接在Y线B与公共X线之间的可逆电阻切换元件1202、连接在Y线C与公共X线之间的可逆电阻切换元件1206、连接在Y线D与公共X线之间的可逆电阻切换元件1208、以及连接在发射极Y线与公共X线之间的静态电阻元件1204。其它实施例可以包括用于存储用户数据的三个可逆电阻切换元件、或者用于存储用户数据的多于四个的可逆电阻切换元件。 
图27是描述了用于操作如以上关于图24至图26所讨论的具有多位存储器单元的存储器阵列的处理的一个实施例的流程图。在图27的步骤1250中，将形成每个存储器单元的发射极。如以上所讨论的，在一个实施例中，每个存储器单元中的电阻元件之一将用作处于导电状态的静态电阻元件。在步骤1250中，用于处于导电状态的存储器单元将被形成为永久地或者半永久地处于该导电状态。在步骤1252中，其它可逆电阻切换元件将根据存储器系统的用户所存储的数据而(分别地或者同时地)被任意置位和复位。步骤1250与1252之间存在虚线，以表示步骤1250与1252之间可能出现随机和不可预料的时间量。 
图28是描述了用于执行对具有多位存储器单元的三维存储器阵列进行操作的另一实施例的处理的流程图。在步骤1256中，形成每个存储器单元的发射极。在步骤1258中，系统(参见图3)将接受来自主机(或者其它设备)的数据。步骤1256与1258之间存在虚线以表示步骤1256与1258之间可能出现随机和不可预料的时间量。从主机接收的数据由系统控制逻辑330(或者另一元件)来接收。在步骤1260中，系统控制逻辑330将多位数据分配给一组多位存储器单元中的每个存储器单元。在步骤1262中，要编程的所有存储器单元将使得每个可逆电阻切换元件复位成高电阻状态。在一个实施例中，可以逐块地、逐分区地、逐X线地、逐页地或基于其它编程单位来对存储器单元进行编程。在步骤1262结束时，编程单元包括使得其所有可逆电阻切换元件复位成高电阻状态的存储器单元。此时，各个存储器单元将被编程为以上的表格中所述的四种状态中的任一状态。在步骤1264中，要被编程的存储器单元的子集的第一位被置位成低电阻状态。可以同时对多于一个的存储器单元进行编程。由于一些存储器单元将存储不同的数据，所以并不是所有存储器单元都使其第一位置位。例如，如果每个存储器单元具有第一位和第二位，则一些存储器单元将使它们的第一位置位成低电阻状态，而其它存储器单元将使它们的第一位将保持在高电阻状态，以使得某些位可以存储1，而某些位可以存储数据0。在步骤1266中，存储器单元的子集的第二位被设置成低电 阻状态。多个存储器单元可以同时设置它们的位，或者可以连续地设置它们的位。再者，一些存储器单元将使其第二可逆电阻切换元件保持在高电阻状态，而其它存储器单元将第二可逆电阻切换元件置位成低电阻状态，以使得不同的存储器单元存储数据1或者数据0。在步骤1268中，确定是否存在还要编程的数据。如果不存在，则完成处理。如果存在，则处理循环回到步骤1264并对更多存储器单元进行编程。在一些实施例中，仅可以同时对小数目的存储器单元进行编程。因此，对于可以被同时编程的每组存储器单元来说，必须重复步骤1264和步骤1266的循环。 
图29是描述了用于形成静态电阻元件的一个实施例的流程图。图29的处理可以用于实现图27的步骤1250或者图28的步骤1256。在步骤1270中，将未选中的X线偏置到5.5伏。在步骤1272中，将未选中的Y线偏置到1伏。在步骤1274中，使选中的X线处于接地。此外，选中的X线和选中的Y线是连接到将用作发射极(有时也称为伪发射极)的可逆电阻切换元件的那些线。在步骤1276中，将发射极Y线偏置到6伏。作为图29的处理的结果，一个或更多个静态电阻元件被形成为处于导电状态。 
图30是描绘了图29的处理的执行的示意图。图30示出了如上所述的三个电阻元件1100、1102和1104。电阻元件1102被形成为静态电阻元件(也称为发射极或伪发射极)。基于通过图29的处理施加的电压，如箭头1290所指示的，电流从发射极Y线流至公共X线。 
图31是描述了执行置位操作以将如上所述的多位存储器单元的多个可逆电阻切换元件之一置位的处理的一个实施例的流程图。如上所述，在置位操作期间，上述pn结被反向偏置，以使得邻近pn结用作双极晶体管。即，参见图4，p+层420、n-层410和p+层440用作双极晶体管。 
在图31的步骤1300中，将未选中的X线偏置到5.0伏。在步骤1302中，未选中的Y线接收4.7伏。在步骤1304中，将选中的X线偏置到4伏。在步骤1306中，将发射极线偏置到5.5伏。在一些实施例中，可以同时对多个存储器单元进行编程，以在步骤1306中偏置多条发射极线。在步骤1308中，选中的Y线被设置为接地。如果存储器单元的两个可逆电阻切换元件都要进行置位，则将图31的处理执行两次。图32A示出了在对存储器单元的第一可逆电阻切换元件进行编程时的存储器单元的示意图。图32A示出了处于以上关于图31描述的偏置下的Y线和选中的X线。由于这些电压，电流(用箭头1340表示)根据上述双极晶体管动作，从发射极Y线、经由静态电阻元件1102和可逆电阻切换元件1100流至Y 线1。 
图32B是示出了被编程为对第二可逆电阻切换元件1104置位的多位存储器单元的示意图。存在两个可能的实施例。在第一实施例中，电流从Y线1(经由可逆电阻切换元件1100和1104)流至Y线2，如箭头1342a所指示的。在另一实施例中，电流从发射极Y线(经由静态电阻元件1102和可逆电阻切换元件1104)流至Y线2。在这两种情况下，上述双极晶体管动作发生并且正被置位的可逆电阻切换元件的pn结被反向偏置。 
图33是描述了用于对上述多位存储器单元执行复位操作的处理的一个实施例的流程图。在步骤1400中，将所有未选中的X线偏置到Vpp-偏移。在一个示例中，偏移为上述的Vt。在步骤1402中，将未选中的Y线设置为接地。在步骤1404中，将选中的X线设置为接地。在步骤1406中，将发射极Y线设置为接地。在一些实施例中，在同时对多于一个的存储器单元进行编程的情况下，可以将多条发射极Y线设置为接地。在步骤1408中，选中的Y线被设置为Vpp。 
图34A和图34B是描绘了图33的处理的执行的示意图。对于要具有多个集电极的多位存储器单元来说，分别复位每个集电极。例如，图34示出了正被复位的第一可逆电阻切换元件。图34B示出了正被复位的多位存储器单元的第二可逆电阻切换元件。两幅图均示出了施加给Y线和选中的X线的各个电压。图34A示出了用箭头1450表示的、从第一可逆电阻切换元件1100的选中的Y线流至选中的X线的电流。图34B示出了用箭头1452表示的、从可逆电阻切换元件1104的选中的Y线流至选中的X线的电流。该电流用于复位可逆电阻切换元件。 
为了示出和描述的目的，已经呈现了以上对本发明的详细描述。其并不旨在穷尽或将本发明限于所公开的精确形式。鉴于以上教导，很多修改和变体是可能的。选择描述的实施例是为了最好地解释本发明的原理及其实践应用，以使得本领域的普通技术人员能够在各种实施例中并通过适合于想到的具体使用的各种修改，来最好地利用本发明。旨在由所附权利要求来限定本发明的范围。 

Claims (15)

1.一种非易失性存储设备，包括
一组Y线；
一组X线；以及
多个多位存储器单元，所述多个多位存储器单元与该组X线和该组Y线连通，所述多个多位存储器单元中的每个多位存储器单元包括：
处于静态电阻状态的电阻元件，以及
两个或更多个可逆电阻切换元件，所述处于静态电阻状态的电阻元件以及所述两个或更多个可逆电阻切换元件连接至该组Y线中的不同Y线，所述处于静态电阻状态的电阻元件以及所述两个或更多个可逆电阻切换元件连接至该组X线中的公共X线，
其中，通过在连接至所述多个多位存储器单元中的特定多位存储器单元的Y线之间产生电流流动，将多位数据编程到所述特定多位存储器单元中。
2.根据权利要求1所述的非易失性存储设备，其中，
通过用于所述多个多位存储器单元中的特定多位存储器单元的Y线之间的电流流动，将所述特定多位存储器单元的所述可逆电阻切换元件中的一个或更多个设置成低电阻状态。
3.根据权利要求2所述的非易失性存储设备，其中，
通过连接至所述特定多位存储器单元的所述可逆电阻切换元件中的特定可逆电阻切换元件的Y线与所述公共X线之间的电流流动，将所述可逆电阻切换元件中的所述特定可逆电阻切换元件设置成高电阻状态。
4.根据权利要求2所述的非易失性存储设备，还包括：
第一类型半导体区域，所述第一类型半导体区域沿着所述公共X线延伸；以及
第二类型半导体区域，所述第二类型半导体区域与所述第一类型半导体区域邻近，所述第二类型半导体区域中的每个半导体区域各自与所述处于静态电阻状态的电阻元件或者所述可逆电阻切换元件之一邻近，用于所述特定多位存储器单元的Y线之间的所述电流流动包括用作晶体管的所述第一类型半导体区域和所述第二类型半导体区域。
5.根据权利要求1所述的非易失性存储设备，还包括：
轨状的第一类型半导体区域，所述轨状的第一类型半导体区域沿着所述公共X线延伸；
柱状的第二类型半导体区域，所述柱状的第二类型半导体区域与所述第一类型半导体区域邻近，所述第二类型半导体区域中的每个与所述可逆电阻切换元件之一邻近，所述可逆电阻切换元件为柱状；以及
附加柱状的第二类型半导体区域，所述附加柱状的第二类型半导体区域中的每个与所述处于静态电阻状态的电阻元件之一邻近，所述处于静态电阻状态的电阻元件永久地处于低电阻状态，所述可逆电阻切换元件能够在低电阻状态与高电阻状态之间切换。
6.根据权利要求1所述的非易失性存储设备，其中，
所述多个多位存储器单元中的特定多位存储器单元的所述处于静态电阻状态的电阻元件连接至第一Y线；
所述特定多位存储器单元的第一可逆电阻切换元件连接至第二Y线；
所述特定多位存储器单元的第二可逆电阻切换元件连接至第三Y线；
通过使电流从所述第一Y线经由所述处于静态电阻状态的电阻元件流至所述第二Y线，将所述第一可逆电阻切换元件变成第一状态；
通过使电流从所述第二Y线经由所述第一可逆电阻切换元件流至所述第三Y线，将所述第二可逆电阻切换元件变成所述第一状态；
通过使电流从所述第二Y线流至所述公共X线，将所述第一可逆电阻切换元件从所述第一状态变为第二状态；
通过使电流从所述第三Y线流至所述公共X线，将所述第二可逆电阻切换元件从所述第一状态变为所述第二状态；以及
所述静态电阻状态为导电状态。
7.根据权利要求1所述的非易失性存储设备，其中，
所述处于静态电阻状态的电阻元件永久地处于导电状态。
8.根据权利要求1所述的非易失性存储设备，其中，
所述多个多位存储器单元包括三维单片存储器阵列。
9.一种对非易失性存储系统进行编程的方法，包括：
将多组数据编程到多个多位存储器单元中的不同多位存储器单元中，每组数据包括多于一位的数据，每个多位存储器单元包括处于导电状态的电阻元件以及两个或更多个可逆电阻切换元件，所述处于导电状态的电阻元件以及所述两个或更多个可逆电阻切换元件连接至不同的Y线，所述处于导电状态的电阻元件以及所述两个或更多个可逆电阻切换元件连接至公共X线，对于所述多位存储器单元的至少一个子集，所述编程包括使第一电流在不同Y线之间流过。
10.根据权利要求9所述的方法，其中，
所述使第一电流在不同Y线之间流过包括：使电流从连接至所述处于导电状态的电阻元件的Y线经由所述处于导电状态的电阻元件流动至连接至所述可逆电阻切换元件之一的Y线，所述处于导电状态的电阻元件静态地处于低电阻状态。
11.根据权利要求9或10所述的方法，其中，
每个所述多位存储器单元具有两个可逆电阻切换元件；
每个可逆电阻切换元件存储一位数据；并且
将多组数据编程到不同的多位存储器单元中包括使得所述两个可逆电阻切换元件之一或者两者变为低电阻状态。
12.根据权利要求9或10所述的方法，还包括：
接收来自主机装置的所述多组数据，所述编程使得所述可逆电阻切换元件的子集从高电阻状态变为低电阻状态。
13.根据权利要求9或10所述的方法，其中，
对于每个多位存储器单元，所述处于导电状态的电阻元件连接至第一Y线；
每个多位存储器单元具有所述两个或更多个可逆电阻切换元件中的连接至第二Y线的第一可逆电阻切换元件、以及所述两个或更多个可逆电阻切换元件中的连接至第三Y线的第二可逆电阻切换元件；以及
所述编程包括：使电流经由所述处于导电状态的电阻元件在所述第一Y线与所述第二Y线之间流过，以使所述第一可逆电阻切换元件从第一状态变为第二状态。
14.根据权利要求13所述的方法，其中，
所述编程包括：使电流经由所述第一可逆电阻切换元件在所述第二Y线与所述第三Y线之间流过，以使所述第二可逆电阻切换元件从所述第一状态变为所述第二状态。
15.根据权利要求13所述的方法，还包括：
通过使电流在所述第二Y线与所述公共X线之间流过，使所述第一可逆电阻切换元件从所述第二状态变为所述第一状态。
CN201080021499.4A 2009-04-03 2010-03-30 包括电阻切换元件的多位电阻切换存储器单元 Expired - Fee Related CN102439665B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/418,212 US8139391B2 (en) 2009-04-03 2009-04-03 Multi-bit resistance-switching memory cell
US12/418,212 2009-04-03
PCT/US2010/029189 WO2010114831A1 (en) 2009-04-03 2010-03-30 Writing a multibit resistance-switching memory cell including a dummy resistance, resistance switching elements and diodes

Publications (2)

Publication Number Publication Date
CN102439665A CN102439665A (zh) 2012-05-02
CN102439665B true CN102439665B (zh) 2015-01-14

Family

ID=42358348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080021499.4A Expired - Fee Related CN102439665B (zh) 2009-04-03 2010-03-30 包括电阻切换元件的多位电阻切换存储器单元

Country Status (7)

Country Link
US (3) US8139391B2 (zh)
EP (1) EP2415052A1 (zh)
JP (1) JP5557899B2 (zh)
KR (1) KR101711109B1 (zh)
CN (1) CN102439665B (zh)
TW (1) TW201044395A (zh)
WO (1) WO2010114831A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8270199B2 (en) 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8139391B2 (en) 2009-04-03 2012-03-20 Sandisk 3D Llc Multi-bit resistance-switching memory cell
US7978498B2 (en) * 2009-04-03 2011-07-12 Sandisk 3D, Llc Programming non-volatile storage element using current from other element
KR101998673B1 (ko) 2012-10-12 2019-07-11 삼성전자주식회사 저항성 메모리 장치 및 그것의 구동방법
US9960175B2 (en) 2014-03-06 2018-05-01 The Regents Of The University Of Michigan Field effect transistor memory device
US9390798B2 (en) 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
US9496021B2 (en) 2014-09-25 2016-11-15 Kilopass Technology, Inc. Power reduction in thyristor random access memory
US9613968B2 (en) 2014-09-25 2017-04-04 Kilopass Technology, Inc. Cross-coupled thyristor SRAM semiconductor structures and methods of fabrication
US9449669B2 (en) 2014-09-25 2016-09-20 Kilopass Technology, Inc. Cross-coupled thyristor SRAM circuits and methods of operation
US9564199B2 (en) 2014-09-25 2017-02-07 Kilopass Technology, Inc. Methods of reading and writing data in a thyristor random access memory
US9564441B2 (en) 2014-09-25 2017-02-07 Kilopass Technology, Inc. Two-transistor SRAM semiconductor structure and methods of fabrication
US9530482B2 (en) 2014-09-25 2016-12-27 Kilopass Technology, Inc. Methods of retaining and refreshing data in a thyristor random access memory
US9460771B2 (en) 2014-09-25 2016-10-04 Kilopass Technology, Inc. Two-transistor thyristor SRAM circuit and methods of operation
CN107358975A (zh) * 2014-09-25 2017-11-17 克劳帕斯科技有限公司 闸流晶体管随机存取存储器中的功率减小
US20160093624A1 (en) 2014-09-25 2016-03-31 Kilopass Technology, Inc. Thyristor Volatile Random Access Memory and Methods of Manufacture
US9741413B2 (en) 2014-09-25 2017-08-22 Kilopass Technology, Inc. Methods of reading six-transistor cross-coupled thyristor-based SRAM memory cells
EP3149740A4 (en) * 2014-09-25 2017-11-01 Kilopass Technology, Inc. Thyristor volatile random access memory and methods of manufacture
US10825516B2 (en) 2018-02-27 2020-11-03 Nantero, Inc. Resistive change element cells sharing selection devices
US11295810B2 (en) 2019-06-07 2022-04-05 Nantero, Inc. Combinational resistive change elements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346771A (zh) * 2005-11-22 2009-01-14 桑迪士克股份有限公司 用于传统主机的方法和存储器系统

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714412A (en) * 1996-12-02 1998-02-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-level, split-gate, flash memory cell and method of manufacture thereof
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
DE19942447C2 (de) * 1999-09-06 2003-06-05 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu deren Betrieb
US6420215B1 (en) * 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6567287B2 (en) * 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6856572B2 (en) * 2000-04-28 2005-02-15 Matrix Semiconductor, Inc. Multi-headed decoder structure utilizing memory array line driver with dual purpose driver device
US6777773B2 (en) * 2000-08-14 2004-08-17 Matrix Semiconductor, Inc. Memory cell with antifuse layer formed at diode junction
US6563164B2 (en) * 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6490194B2 (en) * 2001-01-24 2002-12-03 Infineon Technologies Ag Serial MRAM device
US6356477B1 (en) * 2001-01-29 2002-03-12 Hewlett Packard Company Cross point memory array including shared devices for blocking sneak path currents
US6567296B1 (en) 2001-10-24 2003-05-20 Stmicroelectronics S.R.L. Memory device
US7989789B2 (en) * 2002-04-04 2011-08-02 Kabushiki Kaisha Toshiba Phase-change memory device that stores information in a non-volatile manner by changing states of a memory material
US7042749B2 (en) * 2002-05-16 2006-05-09 Micron Technology, Inc. Stacked 1T-nmemory cell structure
US6952043B2 (en) * 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
JP3821066B2 (ja) * 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
JP4346373B2 (ja) * 2002-10-31 2009-10-21 株式会社ルネサステクノロジ 半導体装置
US7285464B2 (en) * 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
AU2003296988A1 (en) * 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7005350B2 (en) * 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
US6690597B1 (en) 2003-04-24 2004-02-10 Hewlett-Packard Development Company, L.P. Multi-bit PROM memory cell
JP4985583B2 (ja) * 2003-08-27 2012-07-25 日本電気株式会社 半導体装置
US7286378B2 (en) * 2003-11-04 2007-10-23 Micron Technology, Inc. Serial transistor-cell array architecture
TWI355661B (en) 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
WO2005066969A1 (en) * 2003-12-26 2005-07-21 Matsushita Electric Industrial Co., Ltd. Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US7002843B2 (en) * 2004-01-27 2006-02-21 Sandisk Corporation Variable current sinking for coarse/fine programming of non-volatile memory
US7224013B2 (en) * 2004-09-29 2007-05-29 Sandisk 3D Llc Junction diode comprising varying semiconductor compositions
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
KR100564637B1 (ko) * 2004-10-26 2006-03-29 삼성전자주식회사 반도체 메모리 장치와 그 프로그래밍 방법
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7323349B2 (en) * 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
JPWO2006137111A1 (ja) * 2005-06-20 2009-01-08 富士通株式会社 不揮発性半導体記憶装置及びその書き込み方法
US7272035B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7187577B1 (en) * 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
JP4398945B2 (ja) * 2006-02-23 2010-01-13 シャープ株式会社 不揮発性半導体記憶装置及びデータ書き換え方法
US7554832B2 (en) * 2006-07-31 2009-06-30 Sandisk 3D Llc Passive element memory array incorporating reversible polarity word line and bit line decoders
US7436695B2 (en) * 2006-11-21 2008-10-14 Infineon Technologies Ag Resistive memory including bipolar transistor access devices
KR100887061B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
TW200907963A (en) * 2007-08-02 2009-02-16 Ind Tech Res Inst Magnetic random access memory and operation method
US20090283739A1 (en) * 2008-05-19 2009-11-19 Masahiro Kiyotoshi Nonvolatile storage device and method for manufacturing same
KR20090126530A (ko) 2008-06-04 2009-12-09 삼성전자주식회사 저항성 메모리 소자
US8154005B2 (en) * 2008-06-13 2012-04-10 Sandisk 3D Llc Non-volatile memory arrays comprising rail stacks with a shared diode component portion for diodes of electrically isolated pillars
WO2010048408A2 (en) * 2008-10-23 2010-04-29 Sandisk 3D, Llc Carbon-based memory elements exhibiting reduced delamination and methods of forming the same
US8120068B2 (en) * 2008-12-24 2012-02-21 Sandisk 3D Llc Three-dimensional memory structures having shared pillar memory cells
US7978498B2 (en) 2009-04-03 2011-07-12 Sandisk 3D, Llc Programming non-volatile storage element using current from other element
US8270199B2 (en) * 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8139391B2 (en) 2009-04-03 2012-03-20 Sandisk 3D Llc Multi-bit resistance-switching memory cell
US8238145B2 (en) 2009-04-08 2012-08-07 Avalanche Technology, Inc. Shared transistor in a spin-torque transfer magnetic random access memory (STTMRAM) cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346771A (zh) * 2005-11-22 2009-01-14 桑迪士克股份有限公司 用于传统主机的方法和存储器系统

Also Published As

Publication number Publication date
JP5557899B2 (ja) 2014-07-23
US8482960B2 (en) 2013-07-09
US20120140547A1 (en) 2012-06-07
US8649206B2 (en) 2014-02-11
EP2415052A1 (en) 2012-02-08
JP2012523062A (ja) 2012-09-27
WO2010114831A1 (en) 2010-10-07
US8139391B2 (en) 2012-03-20
US20100254176A1 (en) 2010-10-07
TW201044395A (en) 2010-12-16
KR20120027211A (ko) 2012-03-21
US20120140546A1 (en) 2012-06-07
CN102439665A (zh) 2012-05-02
KR101711109B1 (ko) 2017-02-28

Similar Documents

Publication Publication Date Title
CN102439665B (zh) 包括电阻切换元件的多位电阻切换存储器单元
CN102460585B (zh) 对具有二极管的交叉点非易失性存储器单元的写入方法
CN102405499B (zh) 具有数据线切换方案的存储器系统
CN102754160B (zh) 具有不同于感测放大器电路的页寄存器和存储器阵列下方的感测放大器接口的3d存储器装置
CN102171762B (zh) 使用交错预充电的阻性存储器的连续编程
CN102439666B (zh) 非易失性存储设备和对存储器系统进行编程的方法
CN103765520B (zh) 利用双区块编程的非易失性存储系统
CN102804277A (zh) 对可逆电阻切换元件的编程
KR20110081623A (ko) 반도체 소자 및 그 구동 방법
CN101711412A (zh) 利用正向偏置的二极管编程方法
CN102893338A (zh) 可逆电阻率切换元件的分步软编程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160622

Address after: American Texas

Patentee after: Sandisk Technologies, Inc

Address before: American California

Patentee before: Sandisk 3D. LLC

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Technologies, Inc

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150114

Termination date: 20200330

CF01 Termination of patent right due to non-payment of annual fee