CN102804277A - 对可逆电阻切换元件的编程 - Google Patents

对可逆电阻切换元件的编程 Download PDF

Info

Publication number
CN102804277A
CN102804277A CN2010800274317A CN201080027431A CN102804277A CN 102804277 A CN102804277 A CN 102804277A CN 2010800274317 A CN2010800274317 A CN 2010800274317A CN 201080027431 A CN201080027431 A CN 201080027431A CN 102804277 A CN102804277 A CN 102804277A
Authority
CN
China
Prior art keywords
switching device
resistance switching
reversible resistance
memory cell
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800274317A
Other languages
English (en)
Other versions
CN102804277B (zh
Inventor
迪帕克·C·谢卡尔
克劳斯·斯科格拉夫
罗伊·斯科尔莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN102804277A publication Critical patent/CN102804277A/zh
Application granted granted Critical
Publication of CN102804277B publication Critical patent/CN102804277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明描述了使用可逆电阻切换元件的存储系统以及该存储系统的操作方法。本发明公开了用于改变编程条件以考虑到存储器单元具有的不同电阻的技术。这些技术能够以更少的尝试对存储器单元编程，这能够节省时间和/或功率。本发明公开了用于获得高编程带宽同时减小最差情况电流和/或功率消耗的技术。在一个实施例中，提供了页面映射方案，该页面映射方案以减小最差情况电流和/或功率消耗的方式对多个存储器单元并行编程。

Description

对可逆电阻切换元件的编程
技术领域
本发明涉及数据存储技术。
背景技术
存在多种材料显示出可逆电阻切换性能。这些材料包括硫族化物、碳聚合物、钙钛矿、某些金属氧化物和氮化物。特别地，有一些金属氧化物和氮化物仅包括一种金属而表现出可靠的电阻切换性能。这些包括，例如NiO、Nb2O5、TiO2、HfO2、Al2O3、MgOX、CrO2、VO、BN和AIN，如Pagnia及Sotnick在“BistableSwitching in Electroformed Metal-Insulator-Metal Device”(Phys.Stat.Sol.(A)108，11-65(1988))中所描述的那样。这些材料之一制成的层可形成处于原始状态，例如相对低电阻状态。在施加足够电压后，该材料切换到稳定的高电阻状态。这种电阻切换是可逆的，从而后续施加合适的电压或电流可用于使电阻切换材料回到稳定的低电阻状态。这种变换可重复多次。对于某些材料，初始状态是高电阻而非低电阻。
这些可逆电阻切换材料常被想到应用于非易失性存储器阵列。一个电阻状态可对应于数据“0”，而另一个电阻状态对应于数据“1”。有些材料可具有多于两个的稳定电阻状态。
由可逆电阻切换元件形成的非易失性存储器是已知的。例如，于2005年5月9日提交的题为“REWRITEABLE MEMORY CELL COMPRISING A DIODEAND A RESISTANCE-SWITCHING MATERIAL”的美国专利申请公布2006/0250836描述了一种可重写的非易失性存储器单元，该存储器单元包括与可逆电阻切换材料(例如金属氧化物或金属氮化物)串联耦合的二极管，该专利申请公布通过引用全部并入本文中。可通过施加一个或多个编程信号使得可逆电阻切换材料从低电阻状态变为高电阻状态(这可被称为“RESET”，即重置)而对这样的存储器单元编程。类似地，可通过施加一个或多个编程信号使得可逆电阻切换材料从高电阻状态变为低电阻状态(这可被称为“SET”，即设置)而对所述存储器单元编程。
然而，对采用可逆电阻切换材料的存储器设备的操作困难。特别地，对存储器单元进行编程就具有挑战性。期望通过使用相对少的编程信号对存储器单元进行重置(或设置)从而节省时间和/或功率。但是，重置(或设置)所需的条件随不同的存储器单元而可能不同。因此，难以采用相同的编程条件对所有的存储器单元进行有效编程。
此外，期望在短时间内对大量存储器单元进行编程。换言之，期望有高的编程带宽。然而，可能难以在存储器设备的最大电流和/或功率消耗范围内获得高的编程带宽。
发明内容
本文描述了使用可逆电阻切换元件的存储系统以及操作该存储系统的方法。本文揭示了用于改变编程条件以考虑到存储器单元具有的不同电阻的技术。这些技术能够以更少的尝试对存储器单元编程，这能够节省时间和/或功率。本文揭示了用于获得高编程带宽同时减小最差情况电流和/或功率消耗的技术。在一个实施例中，使用页面映射方案以减小最差情况电流和/或功率消耗的方式对多个存储器单元并行编程。
一个实施例在于操作非易失性存储器的方法，包括以下步骤。确定表示可逆电阻切换元件的阻抗特性的信息。至少部分地基于该阻抗特性确定所述可逆电阻切换元件的编程电压。使用该编程电压对可逆电阻切换元件编程。
一个实施例在于包括可逆电阻切换元件及与该可逆电阻切换元件通信的一个或多个管理电路的装置。所述一个或多个管理电路确定表示所述可逆电阻切换元件的阻抗特性的信息。所述一个或多个管理电路至少部分基于该阻抗特性确定该可逆电阻切换元件的编程电压。所述一个或多个管理电路使用该编程电压对该可逆电阻切换元件编程。
一个实施例在于操作非易失性存储器的方法，该非易失性存储器包括多个可逆电阻切换元件组。在对一个可逆电阻切换元件组中的被选可逆电阻切换元件编程时由该组使用的电流和/或功率依赖于所述被选可逆电阻切换元件在该组中的位置。该方法包括以下步骤。接收要存储于所述非易失性存储器中的数据单元。基于不同组中的可逆电阻切换元件的位置将所述数据单元映射到所述不同组中的可逆电阻切换元件，以使将所述数据单元并行编程至不同组中的可逆电阻切换元件时的最差情况电流和/或功率消耗最小化。基于所述映射对不同组中的可逆电阻切换元件并行编程。
一个实施例在于包括多个块的非易失性存储器件，其中每个块具有可逆电阻切换元件。每个块包括字线、字线驱动器、位线和位线驱动器。每个可逆电阻切换元件耦合至所述字线之一以及所述位线之一。进一步，每个可逆电阻切换元件与所述位线驱动器之一以及所述字线驱动器之一关联。该非易失性存储器件具有与可逆电阻切换元件通信的一个或多个管理电路。该一个或多个管理电路对所述块中的第一块中的第一可逆电阻切换元件以及所述块中的第二块中第二可逆电阻切换元件并行编程。第一可逆电阻切换元件距与第一可逆电阻切换元件关联的位线驱动器或字线驱动器中之一或两者的距离，比第二可逆电阻切换元件距与第二逆电阻切换元件关联的位线驱动器或字线驱动器中之一或两者的距离远。
附图说明
图1是具有可逆电阻切换元件的存储器单元的一个实施例的简化透视图；
图2是由多个图1中所示存储器单元组成的第一存储器级的一部分的简化透视图；
图3是三维存储器阵列的一部分的简化透视图；
图4是三维存储器阵列的一部分的简化透视图；
图5A是存储器系统的一个实施例的框图；
图5B示出隔间的一个实施例的示意图；
图6示出了可读取存储器单元状态的电路；
图7示出了存储器单元的示例性设置电阻分布和重置电阻分布；
图8是对存储器单元编程时使用的电路的一部分的示意图；
图9是示出对存储器单元编程的过程的一个实施例的流程图；
图10是确定可逆电阻切换元件阻抗特性的过程的一个实施例的流程图；
图11是使用基于阻抗特性确定的编程条件对存储器单元编程的过程的一个实施例的流程图；
图12A是对靠近字线驱动器和位线驱动器两者的非易失性存储元件编程时施加于字线和位线的信号的一个实施例的示意图；
图12B是对远离字线驱动器和位线驱动器两者的非易失性存储元件编程时施加于字线和位线的信号的一个实施例的示意图；
图13是使最差情况功率或电流消耗最小化的存储器单元编程过程的一个实施例的流程图；
图14示出了基于页面映射方案的存储器单元的编程过程的一个实施例。
具体实施方式
本文提供一种存储器系统，该存储器系统包括具有可逆电阻率切换元件的存储器单元。公开了用于改变编程条件以顾及可逆电阻率切换元件具有的不同电阻的各种系统和方法。例如，被进行编程的存储器单元的可逆电阻率切换元件的电阻可用于确定合适的编程电压，以减少在存储器单元重置(或设置)之前必须尝试对该存储器单元进行编程的次数。本文介绍不同的系统和方法用于得到高编程带宽，同时减小最差情况电流和/或功率消耗。例如，在对存储器单元组中的选定存储器单元编程时由该整个存储器单元组(例如，块)消耗的功率可取决于该选定存储器单元在该存储器单元组中的位置。在一个实施例中，提供一种页面映射方案，以用于以减小所有存储器单元组的最差情况电流和/或功率消耗的方式对多个存储器单元进行并行编程。下文将介绍具有可逆电阻切换元件的示例性存储器单元以及用于对这样的存储器单元编程的系统。但是，请注意本文公开的系统和方法并不限于下面介绍的示例性存储器单元和系统。
存储器单元和系统
图1是存储器单元200的一个实施例的简化透视图，该存储器单元200包括与第一导体206和第二导体208之间的控向元件204串联耦合的可逆电阻切换元件202。可逆电阻切换元件202包括可逆电阻率切换材料230，该可逆电阻率切换材料230具有可在两个或更多状态之间可逆切换的电阻率。例如，该可逆电阻率切换材料在制造后可处于初始高电阻率状态，在施加第一物理信号时该高电阻率状态可切换为低电阻率状态。例如，该设备可响应于施加第一数量的能量、电荷、热、电压、电流或者其它现象而切换状态。施加第二数量的能量、电荷、热、电压、电流或者其它现象可使可逆电阻率切换材料返回至高电阻率状态。可替选地，该可逆电阻切换元件在制造后可处于初始低电阻状态，在施加合适的能量、电荷、热、电压、电流或者其它现象时该低电阻状态可逆地切换为高电阻状态。在用于存储器单元中时，一个电阻状态可表示二进制“0”，而另一个状态可表示二进制“1”。然而，可使用多于两个数据/电阻状态。例如，在之前并入本文中的美国专利申请公布2006/0250836中描述了多种可逆电阻率切换材料和应用可逆电阻切换材料的存储器单元的操作。
在一个实施例中，将电阻从高电阻率状态切换到低电阻率状态的过程称为设置可逆电阻切换元件202。将电阻从低电阻率状态切换到高电阻率状态的过程称为重置可逆电阻切换元件202。高电阻率状态可与二进制数据“0”相关联而低电阻率状态可与二进制数据“1”相关联。在其它实施例中，设置和重置和/或数据编码可相反设置。
在一些实施例中，可逆电阻切换材料230可由金属氧化物形成。可采用各种不同的金属氧化物。在一个例子中，使用氧化镍。在于2007年6月29日提交的题为“Memory Cell That Employs A Selectively Deposited ReversibleResistance Switching Element and Methods of Forming The Same”的美国专利申请公布2009/0001343中具有更多关于使用可逆电阻切换材料制作存储器单元的信息，该专利申请公布通过引用全部并入本文中。
可逆电阻切换元件202包括电极232和电极234。电极232位于金属氧化物可逆电阻率切换材料230和导体208之间。在一个实施例中，电极232由铂制成。电极234位于金属氧化物可逆电阻率切换材料230和控向元件204之间。在一个实施例中，电极234由氮化钛制成，用作阻挡层。
控向元件204可以是二极管，或者是通过选择性地限制可逆电阻切换元件202两端的电压和/或流经该可逆电阻切换元件202的电流而展现出非欧姆导通的其它合适的控向元件。通过这种方式，存储器单元200可用作二维存储器阵列或三维存储器阵列的一部分，且数据可写入存储器单元200和/或从存储器单元200读取而不影响该阵列中其它存储器单元的状态。二极管204可以包括任何合适的二极管，例如垂直多晶p-n或p-i-n二极管，其可以是朝上的，其中二极管的n区在p区之上；也可以是朝下的，其中二极管的p区在n区之上。
在一些实施例中，二极管204可以由多晶半导体材料例如多晶硅、多晶硅-锗合金、多晶锗或者任何其它合适的材料形成。举例而言，二极管204可以包括重掺杂的n+多晶硅区域242、在该n+多晶硅区域242上方的轻掺杂或本征多晶硅区域244、以及该本征区域244上方的重掺杂p+多晶硅区域246。在一些实施例中，在n+多晶硅区域242上可形成薄的(例如几百埃或更小)锗和/或硅-锗合金层(未示出)，当使用硅-锗合金时其中锗大约为10％或者更多，以阻挡和/或减少从n+多晶硅区域242到本征区域244的掺杂迁移，如2005年12月9日提交的发明名称为“DEPOSITED SEMICONDUCTOR STRUCURE TOMINIMIZE N-TYPE DOPANT DIFFUSION AND METHOD OF MAKING”的美国专利申请公布2006/0087005中所述，该专利申请公布全文通过引用并入本文中。可以理解，n+区域和p+区域的位置可以互换。
当通过沉积硅(例如无定形硅或多晶硅)制作二极管204时，在制作后，二极管上可形成硅化物层以使沉积硅处于低电阻率状态。这种低电阻率状态使存储器单元更容易被编程，原因在于不需要大电压去将沉积硅切换到低电阻率状态。
导体206和导体208可包括任何合适的导电材料，如钨、任何合适的金属、重掺杂的半导体材料、导电的硅化物、导电的硅-锗化物、导电的锗化物等。在图1的实施例中，导体206和导体208为轨道形状并沿着不同的方向(例如大体上互相垂直)延伸。也可使用其它的导体形状和/或结构。在一些实施例中，阻挡层、粘合层、抗反射涂层和/或类似物(未示出)可以与导体206和导体208结合使用以提高器件的性能和/或有利于器件的制造。
尽管可逆电阻切换元件202在图1中被示为位于控向元件204上方，但是可以理解，在其它可替代的实施例中，可逆电阻切换元件202可以位于控向元件204的下方。
图2是由多个图1所示存储器单元200形成的第一存储器级214的一部分的简化透视图。为了简化，可逆电阻切换元件202、二极管204和阻挡层213未分别示出。存储器阵列214是包括多个位线(第二导体208)和字线(第一导体206)的“交叉点”阵列，多个存储器单元与这些线耦合(如图所示)。也可使用其它的存储器阵列结构，例如也可使用多个存储器层级。
图3是单片式三维阵列216的一部分的简化透视图，该阵列包括位于第二存储器级220下方的第一存储器级218。在图3所示的实施例中，每个存储器级218和220包括位于交叉点阵列中的多个存储器单元200。可以理解，在第一存储器级218和第二存储器级220之间可以存在另外的层(例如层间电介质)，但是为了简化，在图3中没有示出。也可使用其它存储器阵列结构，如可以使用附加的存储器层级。在图3的实施例中，所有的二极管可以“指向”同一个方向，例如朝上或朝下，这取决于使用了具有在二极管底部还是顶部的p掺杂区域的p-i-n二极管，从而简化二极管制造。
在一些实施例中，存储器级可以如第6,952,030号美国专利“High-DensityThree-Dimensional Memory Cell”中所记载那样形成，该美国专利通过引用而全部并入本文中。例如，第一存储器级的上导体可用作位于第一存储器级上方的第二存储器级的下导体，如图4所示。在这样的实施例中，相邻存储器级的二极管优选指向相反的方向，如2007年3月27日提交的题为“Large Array OfUpward Pointing P-I-N Diodes Having Large And Uniform Current”的美国专利申请第11/692,151号中记载的那样，该专利申请通过引用全部并入本文中。例如，第一存储器级218中的二极管可以是如箭头A1所示朝上指向的二极管(例如，p区在二极管的底部)，而第二存储器级220的二极管可以是如箭头A2所示朝下指向的二极管(例如，n区在二极管的底部)，或者反之。
在单片式三维存储器阵列中，多个存储器级形成在单个衬底(例如晶片)上而没有介于其间的衬底。形成一个存储器级的层直接沉积或者生长在一个或多个已有存储器级的层上。相反，层叠的存储器是通过在分离的衬底上形成多个存储器级并将这些存储器级彼此叠置粘合在一起而构建成的，如Leedy的第5,915,167号美国专利“Three Dimensional Structure Memory”中记载的那样。在接合之前，衬底被减薄或者从存储器级去除，但是由于存储器级最初形成于分离的衬底上，因此这样的存储器并不是真正的单片式三维存储器阵列。
图1-4示出根据上述配置的圆柱形存储器单元和轨道状导体。然而，本文描述的技术并不限于存储器单元的任何一种具体结构。也可采用其它结构形成包括可逆电阻率切换材料的存储器单元。例如，以下专利提供了可适于采用可逆电阻率切换材料的存储器单元结构的例子：美国专利6,952,043、美国专利6,951,780、美国专利6,034,882、美国专利6,420,215、美国专利6,525,953和美国专利7,081,377。
图5A是能够实施本文所述技术的存储器系统300的一个示例的框图。存储器系统300包括存储器阵列302，该存储器阵列302可以是上述的二维或三维存储器阵列。在一个实施例中，存储器阵列302是单片式三维存储器阵列。存储器阵列302的阵列端接线包括：被组织成行的各层字线和被组织成列的各层位线。然而，也可实现其它定向。
存储器系统300包括行控制电路320，其输出308与存储器阵列302的相应字线连接。行控制电路320从系统控制逻辑电路322接收一组M个行地址信号以及一个或多个各种控制信号，且行控制电路320通常可包括用于读取和编程(例如，设置和重置)操作的诸如行解码器322、阵列端部驱动器324和块选择电路326等电路。存储器阵列300还包括列控制电路310，其输入/输出306与存储器阵列302的相应位线连接。列控制电路306从系统控制逻辑330接收一组N个列地址信号以及一个或多个各种控制信号，且列控制电路306通常可包括诸如列解码器312、阵列端部接收器或驱动器314、块选择电路316以及读/写电路和I/O多路复用器。系统控制逻辑330从主机接收数据和指令以及向主机提供输出数据。在另一些实施例中，系统控制逻辑330从单独的控制器电路接收数据和指令以及向控制器电路提供输出数据，其中该控制器电路与主机通信。系统控制逻辑330可包括一个或多个状态机、寄存器以及其它控制逻辑，用于控制存储器系统300的操作。
集成了存储器阵列的集成电路常常将阵列划分为多个子阵列或块。可进一步将块组在一起组成隔间，隔间例如包括16、32或不同数目的块。三维存储器中的每个块可具有多层存储器单元。例如，块可包括8个层。每层可包括成百或上千字线和位线。例如，层可具有约一千个位线和约八千个字线。在一些实施方式中，每个位线具有相关联的位线驱动器。应注意，两个或更多个位线可共用给定的驱动器。还应注意，并不要求给定的位线仅具有一个与其相关联的驱动器。在一些实施方式中，一些驱动器物理上位于位线的一端而其它驱动器物理上位于位线的另一端。
如频繁使用的那样，子阵列是一组连续的存储器单元，其具有连续的字线和位线，通常未被解码器、驱动器、感测放大器和输入/输出电路阻断。这样做的原因有很多。例如，在大的阵列中，由字线和位线的电阻及电容引起的沿字线和位线的信号延迟(例如，RC延迟)非常明显。通过将较大的阵列分成一组较小的子阵列从而减小每个字线和/或每个位线的长度，可减小这些RC延迟。作为另一个例子，与存取一组存储器单元相关的功率会规定在给定存储器周期内可同时存取的存储器单元数量的上限。因此，通常将大的存储器阵列分为较小的子阵列以降低同时存取的存储器单元的数目。但是，为了易于说明，阵列也可与子阵列同义使用，用于指代具有连续的字线和位线的一组连续存储器单元，所述字线和位线未被解码器、驱动器、感测放大器和输入/输出电路阻断。集成电路可包括一个或多个存储器阵列。
如前所述，可将存储器设备中的存储元件组织成不同的集合或单元。在一个可能方案中，存储元件被组织成若干隔间，例如4、8、16、32或64个隔间，其中每个隔间包括例如32个块、64个块或其它数目的块。图5B示出两个存储元件隔间的集合。在这个例子中，每个隔间具有用于存储用户数据的32个块以及两个空闲块。
在一些实施方式中，在写入存储器阵列时同时对多于一个的隔间编程，这可用于增加编程带宽。例如，两个不同隔间的块0中的一个或多个存储器单元可被并行编程。如前所述，难以对给定的块内过多的存储器单元同时编程。因此，在不同隔间内并发地对存储器单元进行编程可增加编程带宽。然而，如下面将要进一步讨论的那样，在每个隔间中选出合适的存储器单元以在考虑到最差情况功率(或电流)消耗的情况下实现高的编程带宽仍存在挑战。简言之，即使单个隔间中没有过多的存储器单元同时编程，对所有隔间的所有存储器单元进行同时编程时所消耗的总功率(或电流)也应该保持在最大电流(或功率)消耗以下。
当写入存储器阵列时，可将数据页面划分为不同部分，不同的部分被写入不同的隔间。例如，每个页面可包含2056字节。举例而言，数据页面可被划分为四个部分，所述四个部分中的每一个被写入不同的隔间。在一些实现方式中，页面被写入每个隔间中编号相同的块。例如，可能将页面中的一部分写入数个不同隔间中的每个隔间中的块0中。在一些实施方式中，存在多少隔间就将数据页面划分为多少个部分。例如，如果有32个隔间，则将页面划分为32个片(每片大小可相同)。然后将每个片写入不同隔间中编号相同的块中。应注意，不要求对所有数据同时进行编程。例如，每个隔间中一个比特那么少的数据可同时编程。在一些实施方式中，可将多个比特同时写入每个隔间。还应注意到，并非绝对要求同时对每个隔间中编号相同的块进行写入。
通过在对存储器单元同时进行编程时采用的页面映射方案，本发明实施例降低了最差情况电流和/或功率消耗。注意到，当对特定存储器单元进行编程时由存储器单元组(例如，块)所使用的电流和/或功率可能会随着该存储器单元在该组中的位置而变。例如，对远离其位线驱动器和/或字线驱动器的存储器单元进行编程时，所消耗的总电流/功率可能会高于对靠近其驱动器之一或两者的存储器单元进行编程时所消耗的总电流/功率。这种附加功率/电流消耗的一个原因在于与未被选存储器单元关联的二极管的反向偏置电流，其在下文中会加以讨论。一个实施例在于页面映射方案，该页面映射方案将页面映射到不同块(这些块可位于不同隔间中)的存储器单元。为便于说明，在对第一块的第一存储器单元进行编程时由第一块所使用的电流/功率可相对高。为了减小最差情况电流/功率消耗，在第二块中选择存储器单元进行编程使得对该第二块中的第二存储器单元进行编程时由第二块所使用的电流/功率相对低。换言之，页面映射方案避免在不同块中的每个块消耗较高电流/功率的情况下对所述不同块的存储器单元进行并行编程。因此，页面映射方案减小了最差情况电流/功率消耗。通过减小最差情况电流/功率，可对更多的比特并行编程。因此，在保持在存储器设备的最差情况电流和/或功率消耗内的同时能够提高编程带宽。
在一些实施例中，编程期间使用的字线和位线电压会取决于被进行编程的存储器单元的地址。例如，被选位线的电压和未被选字线的电压会取决于被进行编程的存储器单元的地址。然而，也可采用另一方案。再次参看图5A，地址相关电压及电流发生器465产生基于存储器单元地址的位线电压(VBL_AD)和字线电压(VWL_AD)。系统控制逻辑330向发生器465提供行地址和列地址信息。发生器465将位线电压和字线电压分别提供给行控制电路310和列控制电路320。在编程期间施加这些电压的原因与以下情况相关：存储器单元的地址可与该存储器单元距其位线驱动器和其字线驱动器的距离有关。由存储器单元与其驱动器之间的不同长度所导致的沿字线和位线的不同电压降可由地址相关电压(和参考电流)进行补偿。
在一些实施例中，可对不同隔间中的被选字线同时施加不同的编程电压。例如，当对存储器单元进行编程时，为了减小最差情况功率消耗，一个隔间中的被选位线相比另一个隔间中的被选位线可被施加较低的电压。并且，可对不同隔间中的未被选字线同时施加不同的电压。因此，可存在多于一个的地址相关电压及电流发生器465，以提供不同位线电压和不同字线电压。
在一些实施例中，读取存储器单元时使用的参考电流可取决于被进行读取的存储器单元的地址。地址相关电压及电流发生器465产生地址相关电流IREF_AD，该地址相关电流被提供给列控制电路310在读取存储器单元时使用。
在一个实施例中，图5A所示的所有部件均被配置在单个集成电路中。例如，系统控制逻辑330、列控制电路310和行控制电路320形成于衬底的表面上，而存储器阵列302是形成于该衬底上方(因此在系统控制逻辑330、列控制电路310和行控制电路320上方)的单片式三维存储器阵列。在一些情况下，控制电路的一部分可形成于与存储器阵列302的一些层相同的层上。
如前所述，可逆电阻切换元件202可在两个或更多状态之间可逆切换。例如，可逆电阻率切换材料在制造后可处于初始高电阻率状态，该高电阻率状态在施加第一数量的能量、电荷、热、电压和/或电流时可切换到低电阻率状态。施加第二数量的能量、电荷、热、电压和/或电流可使可逆电阻率切换材料返回至高电阻率状态。
图6示出说明用于读取存储器单元状态的一个实施例的电路。图6示出了存储器阵列的一部分，包括可基于图1-4所示实施例的存储器单元450、452、454和456。图中示出了许多字线中的两个字线以及许多位线中的两个位线。所述位线之一的读取电路被示为通过晶体管458连接到该位线，该晶体管458受列解码器312所提供的栅极电压控制以选择或不选择相应位线。晶体管458将位线连接到数据总线上。写入电路460(其为系统控制逻辑330的一部分)连接到数据总线。晶体管462连接到数据总线并用作钳位装置，该钳位装置受钳位控制电路464(其为系统控制逻辑330的一部分)控制。晶体管462还与比较器466和参考电流电源IREF连接。比较器466的输出连接到数据输出端(通往系统控制逻辑330，控制器和/或主机)以及数据锁存器468。写入电路460也与数据锁存器468连接。
当要读取可逆电阻切换元件的状态时，所有字线首先被偏置处于Vread(例如，大约2伏特)而所有位线接地。然后将被选字线拉至接地。举例而言，此处讨论将假设选择存储器单元450用于读取。通过数据总线(通过导通晶体管458)和钳位装置(晶体管462，其接收～2伏+Vt)将一个或多个被选位线拉至Vread。钳位装置的栅极高于Vread但受到控制以使位线在Vread附近。被选存储器单元通过晶体管462自VSENSE节点引入电流。VSENSE节点还接收介于高电阻率状态电流和低电阻率状态电流之间的参考电流IREF。该VSENSE节点对应于单元电流和参考电流IREF之间的电流差而移动。比较器466通过比较VSENSE电压和Vref-read电压产生数据输出信号。如果存储器单元电流大于IREF，则存储器单元处于低电阻率状态且VSENSE处电压会低于VREF。如果存储器单元电流小于IREF，则存储器单元处于高电阻率状态且VSENSE处电压会高于VREF。比较器466的数据输出信号被锁存在数据锁存器468中。在一些实施例中，参考电流基于存储器单元的地址。
应注意，图6的电路并不限于确定存储器单元所处的状态。通过适当选取IREF，存储器单元的电阻可以与任意电阻相比较。本文中的一些实施例采用图6的电路来确定存储器单元的电阻是高于还是低于一个电阻，以确定用于确定编程电压的阻抗特性。
如前所述，存储器单元可被编程至低电阻“设置”状态或高电阻“重置”状态。图7示出存储器单元的可逆电阻切换元件的两个示例性电阻分布。在此示例中，用于设置存储器单元的电阻范围约在5kOhm与100kOhm之间。重置状态下可逆电阻切换元件的最低电阻可能比100kOhm大很多倍。举例而言，重置状态下的最低电阻可以是50MOhm。应注意，电阻范围可取决于存储器单元的材料和结构而显著变化。还应注意，尽管图7仅示出两种不同的状态，但可以将可逆电阻切换元件编程至多于两个状态。即，可使用其它电阻范围代表其它状态。
当“读取”存储器单元时，无需确定可逆电阻切换元件的确切电阻。由于在设置状态和重置状态之间存在很大的电阻间隙，当使用图6电路读取时，可选择IREF的值来确定可逆电阻切换元件是否具有高于或低于大致介于100kOhm和50MOhm之间的所选电阻的电阻。应注意，对所有存储器单元使用完全相同的IREF未必确定可逆电阻切换元件的电阻是否高于/低于完全相同的电阻。例如，对于块中一个位置的存储器单元，ICELL＞IREF可意味着电阻小于5MOhm。然而，对于该块中另一位置的存储器单元，ICELL＞IREF可意味着电阻小于5.1MOhm。应注意，在某些实施例中，IREF取决于存储器单元的位置(例如，地址)，以允许更准确地确定可逆电阻切换元件的电阻。
将存储器单元从设置状态编程至重置状态涉及将其电阻增加到至少目标电阻。例如，参考图7，存储器单元的目标重置电阻可至少为50MOhm。对该存储器单元所连接的电路施加一个或多个编程信号，直到可逆电阻切换元件的电阻至少达到该目标电阻。在一个实施方式中，对与存储器单元耦合的位线施加编程电压。然后，将存储器单元的导电电流和IREF进行比较，以确定可逆电阻切换元件的电阻是否至少为目标电阻。可能编程信号未重置该存储器单元。也就是说，电阻未达到目标电阻。其可能的原因是编程电压未足够高。但应注意，将存储器元件重置可能更多地依赖于提供给该存储器单元的功率量而不是所提供的电压。如果要重置存储器单元的首次尝试失败了，则会进行下一次尝试直到至少达到目标电阻。如果使用电压来重置存储器单元，则下一编程电压可比第一次的电压大，以此类推，直至存储器单元被编程。
以少数编程周期达到目标电阻将会是有利的，因为这样可以节约时间和功率。然而，由于与存储器单元电连接的其它元件的阻抗，并非所有的编程电压被施加至被选存储器单元。参考图8，位线驱动器向被选位线的一端提供电压，且字线驱动器将被选字线的一端接地。被选位线具有电阻RBL，该电阻RBL依赖于存储器单元和位线驱动器之间的位线长度。被选字线具有电阻RWL，该电阻RWL依赖于存储器单元和字线驱动器之间的字线长度。位线电容CBL以虚线表示，表示该电容是位线和其它导体元件(例如，相邻位线)之间的寄生电容。字线电容CWL以虚线表示，表示该电容是字线和其它导体元件(例如，相邻字线)之间的寄生电容。应注意，该电路是简化表示，还可存在可能导致电压下降的其它元件。例如，在位线驱动器的输入与产生编程电压的电路之间还可存在其它电路。假设由于位线驱动器施加VPROG且字线驱动器将字线的一端接地，存储器单元具有导电电流ICELL，则方程式1可写为(针对稳定状态)：
VPROG＝(RBL*ICELL)+(VDIODE)+(VSE)+(RWL*ICELL)       方程式1
在方程式1中，VSE是可逆电阻切换元件两端的电压。因此，并非整个编程电压出现在可逆电阻切换元件两端。如果可逆电阻切换元件的电阻相比其它电阻例如位线和/或字线电阻较小，则编程电压的主要部分将损失在位线和/或字线上。举例而言，总的最差情况电阻可能是50kOhm。最差情况电阻是指在对距离其位线驱动器和其字线驱动器两者都最远的存储器单元进行编程的情况下除可逆切换电阻切换元件电阻之外的电阻。最佳情况电阻即指对距离其位线驱动器和其字线驱动器两者都最近的存储器单元进行编程的情况，可实质上较低。取决于存储器单元的地址，位线和字线的组合电阻可变化显著。
而且，可逆电阻切换元件自身的电阻可随不同的设置存储器单元而显著不同。再参考设置存储器单元的示例性电阻分布，电阻范围可在5kOhm到100kOhm之间。对于处于电阻范围低端的存储器单元，其电阻比位线和字线的组合电阻小得多。因此，编程电压中的很多部分损失在被选位线和/或被选字线上。如前所述，将存储器单元重置会依赖于提供给该存储器单元的功率。参考图8的电路，关于提供给具有不同电阻的可逆电阻切换元件的功率进行一下说明(RCELL是可逆电阻切换元件电阻)：
VPROG＝(RBL+RW)*ICELL+VDIODE+RCELL*ICELL            方程式2
解方程式2得到ICELL：
ICELL＝(VPROG-VDIODE)/(RCELL+RBL+RW)                方程式3
提供给存储器单元的功率(PCELL)可表达为ICELL^2*RCELL，因此：
PCELL＝[(VPROG-VDIODE)/(RCELL+RBL+RW)]^2*RCELL      方程式4
如果可逆电阻切换元件的电阻是5kOhm且位线和字线的组合电阻是50kOhm，额关于提供给可逆电阻切换元件的功率的方程式5和方程式6如下。
PCELL＝[(VPROG-VDIODE)/(5kOhm+50kOhm)]^2*5kOhm      方程式5
PCELL＝(VPROG-VDIODE)^2/605kOhm                     方程式6
对于可逆电阻切换元件电阻是100kOhm的情况，方程式7-8可写为：
PCELL＝[(VPROG-VDIODE)/(100kOhm+50kOhm)]^2*100kOhm  方程式7
PCELL＝(VPROG-VDIODE)^2/225kOhm                     方程式8
因此，与5kOhm可逆电阻切换元件相比，对于100kOhm可逆电阻切换元件，提供给可逆电阻切换元件的功率要明显更多(假设相同的编程电压以及位线/字线电阻)。因此，5kOhm可逆电阻切换元件相比100kOhm可逆电阻切换元件可能需要明显更高的编程电压，以向可逆电阻切换元件提供相同的编程功率。
本文实施例在编程之前采用措施来估计实际的可逆电阻切换元件电阻。然后，根据与可逆电阻切换元件耦合的其它元件(例如，被选字线和位线)的已知电阻或估计电阻，确定合适的电压用于对存储器单元编程。上述确定还可考虑其它元件，例如存储器单元的二极管以及位线及字线驱动器。在某些实施例中，还可考虑位线和字线的电容。编程电压可以使得提供大致相同的功率用于对可逆电阻切换元件进行编程，而不考虑编程前可逆电阻切换元件的电阻如何。应注意，不需要对每个可逆电阻切换元件提供相同的编程功率。例如，对于具有较低电阻的可逆电阻切换元件，希望有较高的编程功率。
图9示出了基于存储器单元中可逆电阻切换元件的阻抗特性对存储器单元编程的过程900的一个实施例。在一个实施方式中，可逆电阻切换元件在该过程900前处于设置状态。当讨论过程900时会使用一个示例，在该示例中，可逆电阻切换元件在过程900之前被设置且在过程900期间被重置。然而，应该理解，这是为了图解说明。在步骤902中，确定可逆电阻切换元件的阻抗特性。应注意，不需要确定精确的阻抗。在一个实施方式中，阻抗特性是指可逆电阻切换元件电阻对于设置状态相对较高还是对于设置状态相对较低。在一个实施例中，确定存储器单元的导电电流是高于还是低于分界电流(IREF)，以确定阻抗特性。例如，分界电流可适合于确定可逆电阻切换元件的电阻是高于还是低于特定电阻(例如，50kOhm)。
应注意，由于与存储器单元串联的电阻可依赖于存储器单元地址，因此如果对于所有存储器单元使用相同的IREF，则存储器单元的地址将影响ICELL超过IREF时的电阻。换言之，一个可逆电阻切换元件可能需要低于45kOhm而另一个低于65kOhm，使ICELL超过相同的IREF。在一些实施例中，用于确定阻抗特性的IREF依赖于存储器单元地址以补偿该因素。然而，并不要求IREF依赖于存储器单元地址。因此，不要求将每个可逆电阻切换元件的电阻与相同的测试电阻相比较。换言之，获知可逆电阻切换元件电阻在设置电阻分布中是相对高还是相对低是足够的关于阻抗特性的信息。下文阐述确定阻抗特性的更多细节。
在步骤904中，基于阻抗特性确定一个或多个编程条件。编程条件包括编程电压且可包括一个或多个其它电压如未被选字线电压。例如，如果可逆电阻切换元件的电阻对于设置状态相对较高，则使用第一编程电压。然而，如果该电阻相对于设置状态相对较低，则使用第二编程电压。通常，当该电阻较低时使用较高的编程电压。
在一个实施例中，使用存储器单元的地址来确定被选位线和被选字线在存储器单元与位线驱动器、字线驱动器之间的部分的电阻。在确定编程电压时考虑此电阻值。例如，如果存储器单元距离位线驱动器和字线驱动器两者都近，则与距位线驱动器和字线驱动器两者都远的存储器单元相比，可使用稍低的编程电压。采用下面的例子进行说明。假设两个存储器单元各自被确定为具有5kOhm电阻。对于其中一个存储器单元，位线/字线的组合电阻为25kOhm，而对于另一存储器单元，位线/字线的组合电阻为50kOhm。在确定合适的编程电压时考虑分压器作用(见图8)，从而对于50kOhm情形使用较高的编程电压。
然而，应注意，并不要求在计算编程电压时使用地址相关的位线/字线电阻。例如，在关于所有存储器单元的计算中可使用相同的位线和字线电阻。举例而言，对于低电阻(例如，低于20kOhm)的可逆电阻切换元件，编程电压相对高，而对于高电阻(例如，高于20kOhm)的可逆电阻切换元件，编程电压相对低。在这个例子中，不要求基于存储器单元的地址调整编程电压。
在步骤906中，使用在先确定的一个或多个编程条件对存储器单元编程。如所讨论的那样，编程条件包括编程电压。在一个实施例中，对被选位线施加编程电压。由于电压适于可逆电阻切换元件电阻，因此存储器单元的电阻会更容易达到期望的状态(例如，重置)。然而，若施加一次编程电压而未达到期望的状态，则可对被选位线再次施加编程电压。然而，下一次可对被选位线施加更高或更低的编程电压。在一些实施例中，如果对被选位线施加编程电压后存储器单元未达到期望状态，则重复过程900以确定新的阻抗特性以及新的编程电压。
在一些实施例中，对步骤906中施加基于阻抗特性确定的其它编程条件。例如，对未被选字线施加合适的电压而对被选字线施加编程电压。
前文讨论的示例中使用两个不同的编程电压。可将存储器单元根据其电阻划分为所需数量的组，其中对于每个组使用不同的编程电压。如上所述，不要求对同一电阻组内的存储器单元使用相同的编程电压，这是因为在确定合适的编程电压时可使用存储器单元的地址作为因素。
应注意，对被选位线施加编程信号(例如电压)并不一定意味着可逆电阻切换元件两端的特定电压主要负责对存储器单元重置。例如，有可能切换行为可被更好地描述为向存储器单元提供特定功率。提供给可逆电阻切换元件的功率可基于V2/R来描述，其中V是可逆电阻切换元件两端的电压，R是可逆电阻切换元件的电阻。在一些实施方式中，给定编程之前的实际可逆电阻切换元件电阻以及电路中其它元件的阻抗，确定编程电压，该编程电压会实现提供给该可逆电阻切换元件的期望功率。
也可通过加热可逆电阻切换元件来描述切换行为。在一些实施方式中，给定编程之前的实际可逆电阻切换元件电阻以及电路中其它元件的阻抗，选择会将可逆电阻切换元件加热至目标水平的编程电压。
也可通过向可逆电阻切换元件提供特定能量来描述切换行为。在一些实施方式中，给定编程之前的实际可逆电阻切换元件电阻以及电路中其它元件的阻抗，选择会向可逆电阻切换元件提供特定数量能量的编程电压。
也可通过实现流过可逆电阻切换元件的特定电流来描述切换行为。在一些实施方式中，给定编程之前的实际可逆电阻切换元件电阻以及电路中其它元件的阻抗，选择会导致特定电流通过可逆电阻切换元件的编程电压。
基于可逆电阻切换元件的阻抗特性确定合适的编程电压并不限于前述例子。
图10示出用于确定可逆电阻切换元件阻抗特性的过程1000的一个实施例。过程1000是过程900中的步骤902的一个实施方式。在步骤1002中，建立读取参考电流。该读取参考电流建立于一个级别，该级别用于确定可逆电阻切换元件是具有高于还是低于某个级别的电阻。例如，参考图7的设置电阻分布，可能期望确定电阻是低于还是高于20kOhm。
在一个实施例中，读取参考电流基于存储器单元的地址。例如，如果存储器单元距位线驱动器相对较远，则会使用相对高的IREF来确定电阻是否高于/低于目标电阻。在题为“Apparatus and Method for Memory Operations usingAddress-Dependent Conditions”的美国专利7,218,570中描述了基于存储器单元的地址建立读取参考电流的更多细节，该专利通过引用而并入本文中用于各种目的。应注意，并不要求参考电流基于存储器单元的地址或者参考电流基于存储器单元与位线驱动器和/或字线驱动器之间的距离。
在步骤1004中，通过位线驱动器向被选位线施加读取电压。例如，该读取电压可以是2V。如结合图6的电路所述，可将未被选位线和未被选字线保持接地。可向未被选字线施加大约2V。
在步骤1006中，将存储器单元电流与参考电流比较。如结合图6所述，这会涉及将VSENSE与参考读取电压比较。如果导电电流大于参考电流，则认为存储器单元具有相对低的电阻(步骤1008)。如果参考电流小于导电电流，则认为存储器单元具有相对高的电阻(步骤1010)。为了说明，下面给出示例性计算。参考图8的示例性电路，假设Vread施加至位线且字线接地，则方程式9和10可写为：
VREAD＝(RBL*ICELL)+(VDIODE)+(RSE*ICELL)+(RWL*ICELL)    方程式9
RSE＝[VREAD-(VDIODE)-(RBL*ICELL)-(RWL*ICELL)]/ICELL    方程式10
RBL和RWL的值可基于存储器单元地址确定。VDIODE的值可基于二极管特性来估计。VREAD从施加的读取电压可知。如需要，可基于位线驱动器和字线驱动器的电气特性进行额外的精细化。而且，可能存在需要考虑的其它电路，例如与位线驱动器耦合的数据线(图8中未示出)。即，可能VREAD实际上被施加给数据线而不是位线驱动器的输入。
从上面方程式可明显看出，如果导电电流ICELL大于参考电流IREF，则可导出下面的不等式：
RSE＜[VREAD-(RBL*IREF)-(VDIODE)-(RWL*IREF)]/IREF       方程式11
同样地，如果导电电流ICELL小于参考电流IREF，则明显可导出下面的不等式：
RSE＞[VREAD-(RBL*IREF)-(VDIODE)-(RWL*IREF)]/IREF       方程式12
因此，基于步骤1006的比较，可将可逆电阻切换元件归类为具有大于RSE或小于RSE的电阻。在这个例子中应注意，位线电阻和字线电阻依赖于存储器地址。因此，给定了相同的IREF，RSE值对于具有不同地址的存储器单元可能会不同。例如，有可能对于具有一地址的存储器单元RSE＝20kOhm，而对于具有不同地址的存储器单元RSE为25kOhm。然而，如前所述，在一些实施例中，IREF的值会基于存储器单元地址而变。在这种情形下，利用适当选择IREF，可减小或消除RSE的地址依赖性。因此，可就相同电阻RSE表征所有存储器单元。作为一个特定示例，所有存储器单元可表征为具有高于或低于20kOhm的电阻。
过程1000可在此结束。因此，可基于目前收集的阻抗信息进行编程电压的确定(步骤904，见图9)。然而，如需要，可通过施加一个或多个附加读取电压来细化阻抗信息。如果细化，则在步骤1002中创建新的读取参考电流。举例而言，如果首次读取确定电阻相对低(例如，低于20kOhm)，则将执行下次读取以确定电阻是否高于/低于10kOhm(或某一其它值)。另一方面，如果首次读取确定电阻高于20kOhm(或某一其它值)，将下次读取能够确定电阻是否高于/低于50kOhm(或某一其它值)。如前所述，不要求针对相同电阻对每个存储器单元进行测试。而且，如上所述，可采用不同参考电流(例如，地址相关电流)测试不同存储器单元是否具有相同电阻。确定是否执行额外读取可基于计算得到的电阻值。例如，如果确定电阻高于或低于某个电阻值，则可不需要执行额外测量。重复进行过程1000直至以期望精度确定出阻抗。
图11示出了使用已确定的阻抗特性对存储器单元进行编程的过程1050的一个实施例的流程图。过程1050是图9中步骤906的一个实施例且于步骤904之后开始。为了说明，过程1050会涉及重置单个存储器单元。然而，过程1050并不限于重置存储器单元。通常，对多于一个的存储器单元并行进行编程。因此，可对不同存储器单元并行执行过程1050。在步骤1052中，对位线和字线施加基于阻抗条件所确定的编程条件。
在步骤1054中，确定存储器单元的状态。可使用图6的电路确定存储器单元的导电电流是否小于参考电流。在一个实施例中，参考电流取决于存储器单元的地址。
如果确定存储器单元已被重置(步骤1056)，则过程1050完成。否则，在步骤1058中将编程循环计数递增并保存。如果编程循环计数高于界限，则中止编程(步骤1060)。
应注意，如果编程不成功，则存储器单元的电阻可能已实质改变。在步骤1062中，确定是否需要确定新的阻抗。因此，可能确定出存储器单元的新阻抗特性。然而，可不必在过程1050的每个(或任何)迭代确定新的阻抗。是否要确定新的阻抗可基于诸如当前的循环计数、当前阻抗、当前编程电压以及自最后确定阻抗以来的编程循环次数等因素。如果要确定新的阻抗，则控制转到图9的步骤902以确定新的阻抗特性。然后，在步骤904中确一个或多个编程条件。编程条件包括编程电压，该编程电压通过以步骤1052开始的过程1050而被施加。
如果不要确定新的阻抗特性，则在步骤1064中继续所述过程1050以确定是否应该改变编程电压(和/或其它编程条件，例如未被选字线电压)。应注意，可能期望在下一次迭代中使用更高的、更低的或相同的编程电压。确定是否要改变编程电压以及改变多少可基于可随每次编程循环而变化的因素。如果要使用相同的编程电压，则过程1050进入步骤1052。否则，在步骤1066中确定新的编程电压(以及可能其它的编程参数)。然后在步骤1052中施加所述新的条件。
在一些实施例中，存储器单元的阻抗在重置存储器单元时加以考虑而在设置存储器单元时未加以考虑。其原因是所有重置存储器单元的电阻可能比其它电路元件的组合电阻大得多。因此，每个存储器单元针对设置操作而经历的编程电压或功率相差不会很大。然而，并非对于所有存储器单元材料或存储器阵列结构均是如此。因此，如需要，在设置存储器单元时可考虑存储器单元阻抗这个因素。还应注意，如果存储器单元被编程为比设置和重置更多的状态，则基于阻抗确定编程电压可应用于其它状态。
如上文已提及的那样，难以在保持处于最差情况电流和/或功率消耗内的同时满足编程带宽要求。下文讨论图12A和图12B以深入讨论电流和功率消耗问题。图12A和图12B示出了在设置和重置操作期间施加给位线和字线的信号的示意图的一个实施例。图12A示出九个存储器单元500-508，其中每个包括控向元件(例如，二极管)和可逆电阻切换元件。每个存储器单元与一个位线和一个字线相关联。在这个例子中，每个存储器单元与其相应的位线驱动器和字线驱动器相对较近。
图12B示出九个存储器单元550-558，其中每个包括控向元件(例如，二极管)以及可逆电阻切换元件。在此情形中，每个存储器单元距其相应的位线驱动器和字线驱动器(如断点线表示)相对较远。在这个例子中，所有位线驱动器位于位线的同一端。而且，在这个例子中所有字线驱动器位于字线的同一端。然而，并不要求这样。在一个实施方式中，位线驱动器交错，从而处于奇数位线的一端以及偶数位线的另一端。在一个实施方式中，字线驱动器处于奇数字线的一端以及偶数字线的另一端。在一个实施方式中，图12A和图12B的存储器单元基于图1的实施例。位线和字线的布置可以是图2、3或4所示任一结构的一小部分，或者可使用其它结构。
在图12A中，存储器单元504被进行编程。在这种情形下，通过被选位线驱动器向被选位线施加4.1伏。通过被选字线驱动器将被选字线接地。因此，电流流经被选位线的、将存储器单元504与位线驱动器连接的部分，也流经被选字线、将存储器单元504与地(或者由字线驱动器提供的其它电压)连接的部分。因此，由于被选位线和被选字线的非零电阻，在被选位线和被选字线的部分两端存在IR压降。因此，并非由位线驱动器提供的全部电压会被提供给存储器单元504内的可逆电阻切换元件(被示为电阻器)两端。因此，术语“IR压降”作为缩写使用，用于指代被选位线和被选字线中位于位线驱动器和字线驱动器之间的、当对存储器单元编程时电流流经的部分两端的电压降。存储器单元504由于与位线驱动器和字线驱动器两者都近而可称作“近-近”存储器单元。
在图12B中，存储器单元554被进行编程。存储器单元554距被选位线末端处的位线驱动器相对较远，如位线中的断点所示。此外，存储器单元554距被选字线末端处的字线驱动器相对较远。因此，当对存储器单元554编程时电流流过较长的一段被选位线。此外，当对存储器单元554编程时电流流过较长的一段被选字线。如果对于存储器单元504和存储器单元554两者存储器单元电流相同，则对于存储器单元554会存在更大的IR压降。当然，即使对于存储器单元554而言存储器电流更小，也仍可能存在较大的IR压降。存储器单元554由于距位线驱动器和字线驱动器两者都远，因此可称为“远-远”存储器单元。
在一些实施方式中，为了考虑到在对不同存储器单元编程时出现的不同IR压降，在编程过程中施加给字线和位线的电压是基于被编程存储器单元相对于其位线驱动器和/或字线驱动器的物理位置的。在图12A和12B所示的方案中，被选位线电压和未被选字线电压会取决于哪个存储器单元被进行编程而变化。在图12A的例子中，其中存储器单元504距离所述驱动器两者都相对近，位线驱动器向被选位线施加4.1V且字线驱动器向被选字线施加0V。应注意，未被选字线被施加3.4V。这导致用于存储器单元501和507的二极管既不正向偏置也不反向偏置。注意到，尽管图12A仅示出两个未被选字线，但可存在与被选位线关联的成千上万个未被选字线。因此，耦合在未被选字线和未被选位线之间的未被选存储器单元的反向偏置电流可能变得很大。然而，对未被选字线的电压进行适当的选取能够将反向偏置电流(以及正向偏置电流)保持在最小值。
参考图12B，向被选位线施加5.0V而被选字线接地，以对存储器单元554编程。因此，在存储器单元距位线驱动器(以及字线驱动器)相对远的情况下，向被选位线施加稍微更高的电压。在这种情形下，向未被选字线施加4.3V，此电压比图10A情形下的电压高。该未被选字线电压更高的原因在于要防止在被选位线上的未被选存储器单元被编程。在图12A和图12B两者中，向未被选位线施加0.7V，此不足以导致存储器单元503、506、553和556中的二极管具有显著电流(正向或反向)。
在一些实施方式中，被选字线上的多于一个的存储器单元被同时编程。例如，通过向其位线施加4.1V，存储器单元503可与存储器单元5.4被同时编程。应注意，随着在被选字线上对每个额外存储器单元进行编程，字线电流会增大。因此，与字线相关联的IR压降增大。如果尝试对被选字线上过多的存储器单元进行编程，则在存储单元之一的两端的电压可能不足以对该存储器单元编程。因此，期望不对被选字线上过多的存储器单元进行编程。为了增加编程带宽，在不同隔间中的存储器单元可被并行编程。然而，仍然存在电流和功率消耗问题，这些问题限制在不同隔间中有多少存储器单元可被并行编程。一个实施例在于页面映射方案，该页面映射方案用于在保持在最差情况电流/功率消耗范围内的同时增加编程带宽。页面映射实施例将在下面详细讨论。
继续图12A和图12B的讨论，注意到，施加给被选位线的电压可不仅基于从存储器单元至位线驱动器的距离，还基于从存储器单元至字线驱动器的距离。例如，存储器单元504是近-近元件(接近位线驱动器并接近字线驱动器)。然而，被选字线的另一端的存储器单元会是近-远元件(接近位线驱动器，但远离字线驱动器)。因此，当对近-远存储器单元编程时，字线两端可存在较大的IR压降。因此，对于近-远元件，施加给被选位线的电压可稍高于4.1V。应注意，如果对被选位线施加较高电压，则也可对未被选字线施加较高电压以防止被选位线上的未被选存储器单元传导电流。例如，如果向被选位线施加4.3V，则可对未被选字线施加3.6V。
注意到，并不要求被选位线电压依赖于从被选存储器单元至其位线驱动器以及至其字线驱动器两者的距离。在一些实施方式中，至少部分由于块中的字线比位线多很多，所以位线实质长于字线。例如，对于每个位线可有大概八个字线。在这样的实施方式中，对于典型的存储器单元，被选字线上的电阻可比被选位线上的电阻小得多。因此，被选字线电阻可忽略。在其它实施方式中，在被选字线上的电阻可明显大于被选位线上的电阻。因此，编程电压会依赖于从被选存储器单元至其字线驱动器而非至其位线驱动器的距离。
图12A和图12B示出存储器单元和驱动器之间距离的最极端情况。一些存储器单元会与位线驱动器接近，但是远离字线驱动器。其它的存储器单元会远离位线驱动器，但接近字线驱动器。当然，有些存储器单元与位线驱动器和字线驱动器之一或两者相距中等距离。可基于存储器单元与驱动器的距离确定合适的电压。例如，对于一些存储器单元，在4.1V和5.0V之间的被选位线电压是合适的。注意到，从存储器单元至其驱动器的距离可与存储器单元的地址相关。更多关于基于存储器单元的地址对存储器单元施加不同的编程条件的细节在美国专利7,218,570中有讨论，上文中已将该美国专利全文通过引用并入本文中用于各种目的。
鉴于上文，当在块中给定字线上对多于一个的存储器单元进行编程时，可方便地针对该字线仅对那些距其位线驱动器大约相同距离的存储器单元进行编程。例如，如果尝试对存储器单元504(“近-近”)与字线另一端的存储器单元(“近-远”)一起编程，则难以向未被选字线提供合适的电压。例如，当对块中相同字线上的多个存储器单元进行编程时，可同时对多个近-近存储器单元进行编程，或者，可替选地，可同时对多个远-远存储器单元进行编程。然而，期望不对同一个块中的远-远存储器单元与近-近存储器单元同时编程。在一些实施例中，使用页面映射方案，使得一个块中的一个或多个近-近存储器单元与另一个块中的一个或多个远-远存储器单元被同时编程。该页面映射方案可在对不同块中的存储器单元并行编程时减小最差情况功率消耗。在一些实施例中，所述不同块处于不同隔间中。
下面将讨论涉及编程时电流(以及功率)消耗的问题。注意到，由于存储器设备(或者编程中所涉及存储器设备的至少一部分)在任何一次能够汲取的电流量的限制，期望将最差情况电流消耗限制在目标水平之下。还存在功率消耗的最差情况限制。对于未被选存储器单元，例如图12A的元件500，由于在未被选字线和未被选位线之间的电压差，可存在反向偏置电流。然而，该反向偏置电流不会导致存储器单元500的设置或重置。无论如何，由于二极管的反向偏置，会存在一些电流和功率消耗。例如，在图12A中，由于施加给未被选字线的3.4V和施加给未被选位线的0.7V之间的差异，存储器单元500、502、506和508的二极管中可存在偏置电流。应注意，沿着未被选字线向右可存在电压降。因此，对于更靠右的位线上的未被选存储器单元(图12A中未示出)，反向偏置电流可能较小。
在对图12B中的远-远存储器单元554进行编程的例子中，对未被选字线施加明显更高的电压。因此，未被选存储器中总体上会存在更多的反向偏置电流。而且，由于编程电流流过位线和字线中较长的部分，因此对于同样的编程电流，与对近-近元件编程相比，对远-远元件编程时沿着被选位线/字线会消耗更多的功率。
鉴于以上考虑，对不同块中的存储器单元进行同时编程时的最差情况电流和/或功率消耗，可通过对一个块中的近-近存储器单元与另一个块中的远-远存储器单元同时编程来得以减小。如前所述，所述不同块可处于不同的隔间中。为了讨论方便，下面将讨论示例性页面映射方案，其中，所述块处于不同的隔间中。然而，并不要求不同的块处于不同的隔间中。
本文公开一种页面映射方案，其中，以使对存储器阵列编程时可能出现的最差情况电流和/或功率消耗最小化的方式将给定的页面映射至字线。如前文已讨论的那样，每个块具有若干字线，可基于位置为字线指定编号。在一些实施例中，页面被映射，从而页面被写入不同隔间中的不同编号的字线。例如，如果页面被划分为四个片，则所述片可被写入四个不同的隔间，如表1所示。
表1
Figure BPA00001481709000241
在这个例子中，奇数位线具有处于位线一端的驱动器，且偶数位线具有位于位线另一端的驱动器。同理，奇数字线具有处于字线一端的驱动器，而偶数字线具有位于字线另一端的驱动器。WL0和BL0的组合是“近-近”组合(接近被选位线的位线驱动器且接近被选字线的字线驱动器)。WL1和BL1的组合是“远-远”组合(远离被选位线的位线驱动器且远离被选字线的字线驱动器)。应注意，对远-远存储器单元编程比对近-近存储器单元编程需要消耗更多的功率(对整个块而言)。对远-远存储器单元编程比对近-近存储器单元编程还需要消耗更多的电流(对整个块而言)。在一些实施例中，就电流/功率需求而言，对远-远存储器单元编程是最差情况，而对近-近存储器单元编程是最佳情况。因此，对于所述块中的两个，功率消耗是最差情况，而对于所述块中的两个，功率消耗是最佳情况。此页面映射方案减小了总的最差情况电流/功率消耗。例如，若在所有四个块中对远-远存储器单元同时编程，则对于特定的编程努力，对这些存储器单元编程时的功率消耗将高的多。
在以上例子中，在每个块中对单个存储器单元进行编程。然而，在每个块中可对多个存储器单元进行并行编程。在特定例子中，在隔间0和隔间1中可对WL0上的数个近-近存储器单元进行并行编程，而在隔间2和隔间3中可对WL1上的数个远-远存储器单元进行并行编程。例如，在隔间0和隔间1的块0中的WL0上可对BL0、BL2、BL4和BL6上的存储器单元进行写入，而在隔间2和隔间3的块0中的WL1上可对BL1、BL3、BL5和BL7上的存储器单元进行写入。
应注意，能够以减小最差情况电流/功率消耗的方式针对非近-近和非远-远的存储器单元对页面映射方案进行扩展。精确的映射方案可取决于诸如总位线长度(或电阻)和总字线长度(或电阻)等等的因素。而且，尽管上面的例子考虑到将被选存储器单元与位线驱动器和字线驱动器两者之间的距离作为因素考虑，但不要求将距离所述两个驱动器的距离作为考虑因素。在一些实施例中，考虑与位线驱动器的距离但不考虑与字线驱动器的距离。该实施例可用于位线比字线实质更长(或具有更高的电阻)的情况下。在一些实施例中，考虑与字线驱动器的距离而不考虑与位线驱动器的距离。
图13是用于对不同块中的存储器单元并行编程的过程1300的一个实施例的流程图。过程1300使用减小最差情况功率和/或电流消耗的页面映射方案。在步骤1302中，接收数据单元用于编程。在一个实施例中，数据单元是页面。数据页面可以为任何大小。当讨论过程1300时，提供一个示例，在该示例中，在数据单元是页面的情况下映射方案被称为“页面映射”方案。然而，可以理解映射方案并不限于数据页面。
在步骤1304中，假设不同块中的存储元件被并行编程，以减少最差情况功率消耗的方式将数据单元映射到不同块中的非易失性存储元件中。下面是可用于减小最差情况电流/功率消耗的页面映射方案的各种例子。然而应当理解，用于减小最差情况电流/功率消耗的映射并不限于这些例子。在这些例子中，块处于不同隔间中，但这不是必须的。
表2
Figure BPA00001481709000261
在表2的例子中，每个块具有1024个字线。这个例子是关于对隔间0和隔间1中块0的BL0编程，同时对隔间2和隔间3中块0的BL0编程。在这个例子中，所有位线驱动器位于WL0附近(即，它们并非交错位于位线的相对两端)。进一步，仅将从存储器单元至被选位线驱动器的距离作为页面映射方案的考虑因素。
映射方案标识待并行编程的存储器单元。在这个例子中，标识字线的表中的行用于标识将被并行编程的存储器单元。例如，当在隔间0和1中对WL0编程时，在隔间2和3(针对BL0)中对WL1023编程。如从表2可见，当在隔间0和1中对相对靠近位线驱动器的存储器单元进行编程时，被编程的存储器单元在隔间2和3中距位线驱动器相对较远。在这种情况下，隔间0-1的电流/功率消耗相对低，而隔间2-3的电流/功率消耗相对高。相反地，当在隔间0和1中对距位线驱动器相对较远的存储器单元进行编程时，所述存储器单元在隔间2和3中距位线驱动器相对较近。在这种情况下，隔间0-1的电流/功率消耗相对高，而隔间2-3的电流/功率消耗相对低。因此，对于不同的块，其中所有的块使用高的电流/功率时，页面映射方案避免对所述不同的块中的存储器单元进行编程。而且应注意，与中等功率消耗相关联的字线可与其它与中等功率消耗相关联的字线配对。因此，减小了最差情况电流/功率消耗。
页面映射方案也可基于被选存储器单元与字线驱动器之间的距离。在这种情况下，与隔间2和3相比，在隔间0和1中可对不同字线编程。下表仅考虑被选存储器单元与字线驱动器之间的距离因素。
表3
Figure BPA00001481709000271
在表3的例子中，对与前面例子中相同的块和隔间进行编程。在这个例子中每个块具有8192个位线。在这个例子中，所有字线驱动器距BL0最近，且只有距被选字线驱动器的距离被考虑到页面映射方案中作为因素。如从表3可知，当在隔间0和1中对距字线驱动器相对近的存储器单元编程时，被编程的存储器单元在隔间2和3中距位线驱动器相对较远。在这种情况下，隔间0-1的电流/功率消耗相对低，而隔间2-3的电流/功率消耗相对高。相反地，当在隔间0和1中对距字线驱动器相对远的存储器单元编程时，被编程的存储器单元在隔间2-3中距字线驱动器相对较近。在这种情况下，隔间0-1的电流/功率消耗相对高，而隔间2-3的电流/功率消耗相对低。因此，对于不同的块，其中所有的块使用高的电流/功率时，页面映射方案避免对所述不同的块中的存储器单元进行编程。因此，减小了最差情况电流/功率消耗。
如前文已讨论的那样，位线驱动器和字线驱动器可交错，使得其中一半位于位线或字线的每一端。举个例子，可使用奇/偶交错。可更改页面映射方案以涵盖这样的设置。
而且，通过将从被选存储器单元至被选字线驱动器和被选位线驱动器两者的距离考虑在内，页面映射方案可变得更为复杂。这种方案的例子已有描述，其中，一个存储器单元距其字线和位线驱动器两者都最远，而另一个存储器单元距其位线和字线驱动器两者都最近。通过对每个位置的存储器单元进行编程时的电流/功率消耗进行分析以及得到减小最差情况功率和/或电流消耗的解决方案，可确定关于其它存储器单元的确切的页面映射方案的细节。
在一个实施例中，步骤1304涉及在两个不同的块中选择第一和第二存储器单元，从而满足下面的条件。第一存储器单元距其位线驱动器的距离比第二存储器单元距其位线驱动器的距离更远，或者，第一存储器单元距其字线驱动器的距离比第二存储器单元距其字线驱动器的距离更远。在一个实施例中，这两个条件都满足。
在步骤1306中，基于映射方案，对至少两个不同块中的每个块中的至少一个存储器单元编程。在一个实施例中，所述两个不同块处于两个不同隔间中。如前文讨论的那样，存储器单元的编程过程可能涉及多个一个的迭代。并行编程意味着，对于至少一个迭代(例如，第一次迭代)，对不同块中的位线和字线施加编程条件以试图对不同存储器单元编程。应注意，编程可以是设置或重置操作。
图14示出基于页面映射方案对存储器单元编程的过程1400的一个实施例。过程1400是过程1300的步骤1306的一个实施方式。为了说明，采用如下例子讨论过程1400，在该例子中，在块A中对近-近元件编程，而在块B中对远-远元件编程。应注意，可存在多于两个的块被进行编程。例如，可能存在两个或更多使用块A的条件进行编程的块。同理，可能存在两个或更多使用块B的条件进行编程的块。所述块可位于不同隔间中，但这并不是必须的。
在步骤1402中，为所述块中的每个块确定地址相关编程条件。在一些实施例中，对块A和B使用不同的地址相关条件。例如，对于块A使用第一组条件，其中被选存储器单元是近-近元件；而对于块B使用第二组条件，其中被选存储器单元是远-远元件。参考例如图12A和图12B，可使用表4中的编程条件。
表4
Figure BPA00001481709000281
在步骤1404中，对不同块中的位线和字线施加地址相关编程条件。
在步骤1406中，对每个被选存储器单元进行测试以确定该存储器单元是否已被编程(例如，设置或重置)。可使用图6的电路确定存储器单元是否已被编程。在一个实施例中，IREF是基于存储器单元地址。
如果所有存储器单元被编程至期望状态(步骤1408)，则过程1400结束。否则，该过程继续至步骤1410，在该步骤中，对编程循环计数进行递增。如果该循环计数太高，则中止编程(步骤1412)且过程1400结束。当关于特定块中的存储器单元编程失败时，则该块可被标记为坏块。
如果编程循环计数不太高，则继续过程1400至步骤1414，在该步骤中，可针对编程失败的存储器单元任选地改变编程条件。例如，如果存储器单元编程失败，则可能希望增加编程电压。然而，编程电压可保持相同，或者甚至降低。在步骤1414中任选地改变编程条件后，过程1400继续至步骤1404，其中，将编程条件应用于仍有存储器单元要编程的块。在所有存储器单元都经编程时该过程结束，或者由于迭代过多而编程失败时该过程结束。
应注意，当使用页面映射方案进行编程时，可确定阻抗条件以确定合适的编程电压。然而，确定阻抗条件不是必须的。
在上述电路图中的很多电路图中，所示电路可由这些电路的对偶电路替换，在对偶电路中，NMOS与PMOS器件类型互换且正电压与负电压互换。
出于图解说明和阐述目的，提供了以上关于本发明的详细说明。本文并非旨在穷尽或将本发明限于所公开的具体形式。鉴于上述公开，可进行诸多修改和变型。所述实施例被选择来最好地解释本发明的原理及其实际应用，从而使得本领域技术人员能够以各种实施例以及适于所想到的特定用途的各种修改而最佳地利用本发明。本发明的范围要由所附的权利要求限定。

Claims (16)

1.一种装置，包括：
可逆电阻切换元件(202)；及
与所述可逆电阻切换元件通信的一个或多个管理电路(310、320、330、465)，所述一个或多个管理电路确定表示所述可逆电阻切换元件的阻抗特性的信息，所述一个或多个管理电路至少部分基于所述阻抗特性确定用于所述可逆电阻切换元件的编程电压，所述一个或多个管理电路使用所述编程电压对所述可逆电阻切换元件编程。
2.根据权利要求1所述的装置，进一步包括：
耦合至所述可逆电阻切换元件的被选位线；及
耦合至所述可逆电阻切换元件的被选字线，所述一个或多个管理电路基于所述被选位线和所述被选字线之一或两者的阻抗特性确定表示阻抗特性的所述信息。
3.根据权利要求1或2所述的装置，进一步包括：
耦合至被选位线的位线驱动器；及
耦合至被选字线的字线驱动器，其中，所述一个或多个管理电路基于所述可逆电阻切换元件距所述位线驱动器和所述字线驱动器之一或两者的距离确定表示阻抗特性的所述信息。
4.根据权利要求1-3中任一项所述的装置，其中，所述一个或多个管理电路在确定表示阻抗特性的信息之前将所述可逆电阻切换元件编程至低电阻状态，所述一个或多个管理电路使用所述编程电压对所述可逆电阻切换元件编程包括：将所述可逆电阻切换元件编程至高电阻状态。
5.根据权利要求1-4中任一项所述的装置，其中，所述信息是第一信息，所述阻抗特性是第一阻抗特性，所述编程电压是第一编程电压，且所述一个或多个管理电路使用所述第一编程电压对所述可逆电阻切换元件编程包括所述一个或多个管理电路向与所述可逆电阻切换元件耦合的被选位线施加所述第一编程电压，所述一个或多个管理电路确定所述可逆电阻切换元件是否响应于施加所述第一编程电压而处于所述高电阻状态，如果所述可逆电阻切换元件未响应于施加所述第一编程电压而处于所述高电阻状态，则所述一个或多个管理电路确定表示所述可逆电阻切换元件的第二阻抗特性的第二信息，所述一个或多个管理电路至少部分基于所述第二阻抗特性确定用于所述可逆电阻切换元件的第二编程电压，所述一个或多个管理电路向所述被选位线施加所述第二编程电压。
6.根据权利要求1-5中任一项所述的装置，其中，所述可逆电阻切换元件为第一可逆电阻切换元件，所述信息是第一信息，所述阻抗特性是第一阻抗特性，且所述编程电压是第一编程电压，所述装置进一步包括第二可逆电阻切换元件，所述一个或多个管理电路与所述第二可逆电阻切换元件通信，所述一个或多个管理电路确定表示所述第二可逆电阻切换元件的第二阻抗特性的信息，所述第二阻抗特性与所述第一阻抗特性不同，所述一个或多个管理电路基于所述第二阻抗特性确定用于所述第二可逆电阻切换元件的第二编程电压，所述第二编程电压与所述第一编程电压不同，所述一个或多个管理电路使用所述第二编程电压对所述第二可逆电阻切换元件编程。
7.根据权利要求6所述的装置，其中，所述一个或多个管理电路确定所述第一编程电压包括：所述一个或多个管理电路确定会在所述第一可逆电阻切换元件两端实现目标电压的编程电压；所述一个或多个管理电路确定所述第二编程电压包括：所述一个或多个管理电路确定会在所述第二可逆电阻切换元件两端实现目标电压的编程电压。
8.根据权利要求6所述的装置，其中，所述一个或多个管理电路确定所述第一编程电压包括：所述一个或多个管理电路确定会实现提供给所述第一可逆电阻切换元件的目标功率的编程电压；所述一个或多个管理电路确定所述第二编程电压包括：所述一个或多个管理电路确定会实现提供给所述第二可逆电阻切换元件的目标功率的编程电压。
9.根据权利要求6所述的装置，其中，所述一个或多个管理电路确定所述第一编程电压包括：所述一个或多个管理电路确定会实现所述第一可逆电阻切换元件的目标温度的编程电压；所述一个或多个管理电路确定所述第二编程电压包括：所述一个或多个管理电路确定会实现所述第二可逆电阻切换元件的目标温度的编程电压。
10.一种操作非易失性存储器的方法，其中，所述非易失性存储器包括多个可逆电阻切换元件组，当对被选可逆电阻切换元件编程时由一组所使用的电流和功率中的至少一者依赖于所述被选可逆电阻切换元件在该组中的位置，所述方法包括：
接收待存储于所述非易失性存储器中的数据单元(1302)；
基于所述组中不同的组中的可逆电阻切换元件相对于所述不同的组的位置将所述数据单元映射到所述可逆电阻切换元件中，以使得在将所述数据单元并行编程至所述不同的组中的可逆电阻切换元件时的最差情况电流或最差情况功率消耗中的至少一者最小化(1304)；及
基于所述映射对所述不同的组中的可逆电阻切换元件并行编程(1306)。
11.根据权利要求10所述的方法，其中，所述多个可逆电阻切换元件组中的每一个组与多个位线驱动器关联，所述将数据单元映射到所述可逆电阻切换元件以使得最差情况电流或最差情况功率消耗最小化包括：在所述块中的第一块中选择第一可逆电阻切换元件以及在所述块中的第二块中选择第二可逆电阻切换元件，所述第一可逆电阻切换元件距其位线驱动器相对远，所述第二可逆电阻切换元件距其位线驱动器相对近。
12.根据权利要求10或11所述的方法，其中，所述多个可逆电阻切换元件组中的每个组进一步与多个字线驱动器关联，所述将数据单元映射到可逆电阻切换元件以使最差情况电流或最差情况功率消耗最小化进一步包括：基于所述第一可逆电阻切换元件距其位线驱动器相对远而所述第二可逆电阻切换元件距其位线驱动器相对近，在所述第一块中选择所述第一可逆电阻切换元件以及在所述第二块中选择所述第二可逆电阻切换元件。
13.根据权利要求10-12中任一项所述的方法，其中，所述多个可逆电阻切换元件组中的每个组与多个字线及多个位线关联，每个可逆电阻切换元件耦合至所述字线之一和所述位线之一，每个可逆电阻切换元件的地址基于该可逆电阻切换元件沿其相应位线及其相应字线上的位置，对给定可逆电阻切换元件编程所需的电流或功率中的至少一者基于该给定可逆电阻切换元件的地址。
14.根据权利要求10-13中任一项所述的方法，其中，所述映射数据单元包括在第一块中选择第一可逆电阻切换元件以及在第二块中选择第二可逆电阻切换元件，对所述第一可逆电阻切换元件的编程通过所述第一块消耗相对多的功率，对所述第二可逆电阻切换元件的编程通过所述第二块消耗相对少的功率。
15.根据权利要求10-13中任一项所述的方法，其中，所述映射数据单元包括在第一块中选择第一可逆电阻切换元件以及在第二块中选择第二可逆电阻切换元件，对所述第一可逆电阻切换元件的编程通过所述第一块消耗相对多的电流，对所述第二可逆电阻切换元件的编程通过所述第二块消耗相对少的电流。
16.一种操作非易失性存储器的方法，该方法包括：
用于确定表示可逆电阻切换元件(310、320、330、465)的阻抗特性的信息的装置；
用于至少部分地基于所述阻抗特性确定用于所述可逆电阻切换元件(310、320、330、465)的编程电压的装置；及
用于使用所述编程电压对所述可逆电阻切换元件(310、320、330、465)编程的装置。
CN201080027431.7A 2009-06-19 2010-06-08 对可逆电阻切换元件的编程 Active CN102804277B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/488,159 US8154904B2 (en) 2009-06-19 2009-06-19 Programming reversible resistance switching elements
US12/488,159 2009-06-19
PCT/US2010/037841 WO2010147809A2 (en) 2009-06-19 2010-06-08 Programming reversible resistance switching elements

Publications (2)

Publication Number Publication Date
CN102804277A true CN102804277A (zh) 2012-11-28
CN102804277B CN102804277B (zh) 2015-09-16

Family

ID=42537518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080027431.7A Active CN102804277B (zh) 2009-06-19 2010-06-08 对可逆电阻切换元件的编程

Country Status (7)

Country Link
US (2) US8154904B2 (zh)
EP (1) EP2443630A2 (zh)
JP (1) JP2012531004A (zh)
KR (1) KR20120039528A (zh)
CN (1) CN102804277B (zh)
TW (1) TW201101303A (zh)
WO (1) WO2010147809A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347662A (zh) * 2013-07-26 2015-02-11 科洛斯巴股份有限公司 具有增强电场的三维双端存储器
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US10224370B2 (en) 2010-08-23 2019-03-05 Crossbar, Inc. Device switching using layered device structure
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US10910561B1 (en) 2012-04-13 2021-02-02 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
CN115144958A (zh) * 2020-06-11 2022-10-04 广濑电机株式会社 用于使光子集成电路与印刷光学板对准的系统和方法
WO2023103358A1 (zh) * 2021-12-08 2023-06-15 上海集成电路装备材料产业创新中心有限公司 编程装置、方法及新型存储器

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214560B2 (ja) * 2009-08-19 2013-06-19 株式会社東芝 不揮発性半導体記憶装置
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8934293B1 (en) * 2010-06-29 2015-01-13 Contour Semiconductor, Inc. Means and method for operating a resistive array
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9711237B2 (en) * 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US8929122B2 (en) 2010-08-20 2015-01-06 Shine C. Chung Circuit and system of using a junction diode as program selector for resistive devices
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8462580B2 (en) 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
US8355271B2 (en) * 2010-11-17 2013-01-15 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternate polarity
TWI478168B (zh) 2010-12-08 2015-03-21 Chien Shine Chung 反熔絲記憶體及電子系統
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8607019B2 (en) 2011-02-15 2013-12-10 Shine C. Chung Circuit and method of a memory compiler based on subtractive approach
US8462577B2 (en) * 2011-03-18 2013-06-11 Intel Corporation Single transistor driver for address lines in a phase change memory and switch (PCMS) array
US8665630B2 (en) * 2011-05-27 2014-03-04 Micron Technology, Inc. Memory cell operation including capacitance
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9058857B2 (en) * 2011-10-10 2015-06-16 Micron Technology, Inc. Cross-point memory compensation
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9058880B2 (en) * 2013-02-04 2015-06-16 National Tsing Hua University Unequal bit reliability information storage method for communication and storage systems
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US9202566B2 (en) * 2013-04-05 2015-12-01 Sandisk 3D Llc Vertical cross point reram forming method
US9224469B2 (en) * 2013-10-30 2015-12-29 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
US9123414B2 (en) * 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US9269432B2 (en) * 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
US9224465B2 (en) * 2014-03-21 2015-12-29 Intel Corporation Cross-point memory bias scheme
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
KR102230195B1 (ko) 2014-07-28 2021-03-19 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
WO2016018386A1 (en) * 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Encoding data within a crossbar memory array
US9715925B2 (en) * 2014-09-30 2017-07-25 Sandisk Technologies Llc Methods and apparatus for vertical cross point re-RAM array bias calibration
CN105988078B (zh) * 2015-02-28 2020-03-24 智恒（厦门）微电子有限公司 一种实现单线可编程电路的方法和系统
US9589634B1 (en) 2016-03-31 2017-03-07 Intel Corporation Techniques to mitigate bias drift for a memory device
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10529435B2 (en) * 2018-01-05 2020-01-07 Sandisk Technologies Llc Fast detection of defective memory block to prevent neighbor plane disturb
KR102619667B1 (ko) * 2018-09-21 2023-12-29 삼성전자주식회사 저항성 메모리 장치
US10910064B2 (en) * 2018-11-06 2021-02-02 Sandisk Technologies Llc Location dependent impedance mitigation in non-volatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917773A (en) * 1998-01-14 1999-06-29 Advanced Array Corporation Apparatus and method for writing to multiple addresses
US20060126380A1 (en) * 2004-11-26 2006-06-15 Renesas Technology Corp. Semiconductor device
CN101192446A (zh) * 2006-11-29 2008-06-04 三星电子株式会社 多电平可变电阻存储装置及其驱动方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6567287B2 (en) * 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6661730B1 (en) * 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6618295B2 (en) * 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6724665B2 (en) * 2001-08-31 2004-04-20 Matrix Semiconductor, Inc. Memory device and method for selectable sub-array activation
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
AU2003296988A1 (en) 2002-12-19 2004-07-29 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6951780B1 (en) 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
US7405465B2 (en) 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
JP2008033379A (ja) 2004-11-10 2008-02-14 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
KR100674992B1 (ko) * 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
JP4398945B2 (ja) * 2006-02-23 2010-01-13 シャープ株式会社 不揮発性半導体記憶装置及びデータ書き換え方法
KR100827706B1 (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
JP5060191B2 (ja) 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
KR101437397B1 (ko) * 2007-10-31 2014-09-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 관리 방법 및 맵핑 테이블업데이트 방법
US8250293B2 (en) * 2009-01-19 2012-08-21 Qimonda Ag Data exchange in resistance changing memory for improved endurance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917773A (en) * 1998-01-14 1999-06-29 Advanced Array Corporation Apparatus and method for writing to multiple addresses
US20060126380A1 (en) * 2004-11-26 2006-06-15 Renesas Technology Corp. Semiconductor device
CN101192446A (zh) * 2006-11-29 2008-06-04 三星电子株式会社 多电平可变电阻存储装置及其驱动方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224370B2 (en) 2010-08-23 2019-03-05 Crossbar, Inc. Device switching using layered device structure
US10910561B1 (en) 2012-04-13 2021-02-02 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
CN104347662A (zh) * 2013-07-26 2015-02-11 科洛斯巴股份有限公司 具有增强电场的三维双端存储器
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
CN115144958A (zh) * 2020-06-11 2022-10-04 广濑电机株式会社 用于使光子集成电路与印刷光学板对准的系统和方法
WO2023103358A1 (zh) * 2021-12-08 2023-06-15 上海集成电路装备材料产业创新中心有限公司 编程装置、方法及新型存储器

Also Published As

Publication number Publication date
TW201101303A (en) 2011-01-01
EP2443630A2 (en) 2012-04-25
US20100321977A1 (en) 2010-12-23
WO2010147809A2 (en) 2010-12-23
US8498146B2 (en) 2013-07-30
KR20120039528A (ko) 2012-04-25
CN102804277B (zh) 2015-09-16
US8154904B2 (en) 2012-04-10
WO2010147809A3 (en) 2011-04-14
US20120147657A1 (en) 2012-06-14
JP2012531004A (ja) 2012-12-06

Similar Documents

Publication Publication Date Title
CN102804277B (zh) 对可逆电阻切换元件的编程
US9543009B2 (en) Multiple layer forming scheme for vertical cross point reram
KR101717798B1 (ko) 수직의 비트 라인들 및 이중 전역 비트 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
CN100483542C (zh) 非易失性存储单元及非易失性半导体存储装置
US7411811B2 (en) Semiconductor storage device
CN101923895B (zh) 具有多电平的相变存储器设备
US7940554B2 (en) Reduced complexity array line drivers for 3D matrix arrays
US8111539B2 (en) Smart detection circuit for writing to non-volatile storage
KR101711109B1 (ko) 더미 저항, 저항 스위칭 소자들 및 다이오드들을 포함하는 다중비트 저항-스위칭 메모리 셀을 기록하는 방법
EP2301032B1 (en) Short reset pulse for non-volatile storage
KR101600969B1 (ko) 다이오드를 갖는 교차점 비휘발성 메모리 셀의 기록 방법
US20090323393A1 (en) Capacitive discharge method for writing to non-volatile memory
US8947972B2 (en) Dynamic address grouping for parallel programming in non-volatile memory
CN103366816A (zh) 非易失性半导体存储器器件
KR20110036045A (ko) 비휘발성 저장을 위해 전류 제한을 갖는 반전 세트
CN102893338A (zh) 可逆电阻率切换元件的分步软编程
KR101703206B1 (ko) 비휘발성 저장 소자를 다른 소자로부터의 전류를 이용하여 프로그램하는 방법
US9711225B2 (en) Regrouping and skipping cycles in non-volatile memory
US8730745B2 (en) Semiconductor device and method for controlling the same
US9330758B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160706

Address after: texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk 3D LLC

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Patentee before: Sandisk Corp.