TW201101303A - Programming reversible resistance switching elements - Google Patents

Programming reversible resistance switching elements Download PDF

Info

Publication number
TW201101303A
TW201101303A TW099113933A TW99113933A TW201101303A TW 201101303 A TW201101303 A TW 201101303A TW 099113933 A TW099113933 A TW 099113933A TW 99113933 A TW99113933 A TW 99113933A TW 201101303 A TW201101303 A TW 201101303A
Authority
TW
Taiwan
Prior art keywords
switching element
reversible resistance
resistance
reversible
voltage
Prior art date
Application number
TW099113933A
Other languages
English (en)
Inventor
Deepak C Sekar
Klaus Schuegraf
Roy Scheuerlein
Original Assignee
Sandisk 3D Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk 3D Llc filed Critical Sandisk 3D Llc
Publication of TW201101303A publication Critical patent/TW201101303A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

201101303 六、發明說明： 【發明所屬之技術領域】 本發明係關於用於資料儲存之技術。 【先前技術】 各種材料顯示可逆電阻切換行為。此等材料包含硫族化 合物、碳聚合物、鈣鈦礦及某些金屬氧化物與氮化物。特 定而言，存在僅包含一種金屬且展現可靠之電阻切換行為 之金屬氧化物及氮化物。舉例而言，此群組包含N i Ο、 〇 Nb2〇5、Ti〇2、Hf〇2、Al2〇3、MgOx、Cr〇2、VO、BN及 AIN，如由 Pagnia 及 Sotnick 在「Bistable Switching in Electroformed Metal-Insulator-Metal Device」（Phys. Stat. Sol. (A) 108，1 1-65 (1988))中所闡述。此等材料中之一者 之一層可形成於一初始狀態中，例如一相對低電阻狀態 中。在施加充足電壓之後，該材料切換至一穩定之高電阻 狀態。此電阻切換為可逆以使得隨後施加一適當電流或電 壓可用於使電阻切換材料返回至一穩定之低電阻狀態。可 〇 將此轉換重複多次。對於某些材料，初始狀態為高電阻而 非低電阻。 此等可逆電阻切換材料係考慮供在非揮發性記憶體陣列 中使用。舉例而言，一個電阻狀態可對應於一資料 「0」，而另一電阻狀態對應於一資料「1」。此等材料中 之某些材料可具有多於兩個之穩定電阻狀態。
已知由可逆電阻切換元件形成之非揮發性記憶體。舉例 而言，2005年5月9曰提出申請且標題為「REWRITEABLE 147879.doc 201101303 MEMORY CELL COMPRISING A DIODE AND A RESISTANCE-SWITCHING MATERIAL」之美國專利申請 公開案2006/0250836(其全文藉此以引用方式併入本文中） 闡述一種包含與一可逆電阻切換材料（例如一金屬氧化物 或金屬氮化物）串聯耦合之一二極體之可複寫非揮發性記 憶體胞。可藉由施加一個或多個程式化信號以致使可逆電 阻切換自一低電阻狀態改變至一高電阻狀態來程式化此等 §己憶體胞，此可稱為重設。類似地，可藉由施加一個或多 個程式化彳§號以致使可逆電阻切換自高電阻狀態改變至低 電阻狀態來程式化該等記憶體胞，此可稱為設定。 然而’操作採用可逆電阻切換材料之記憶體裝置係困難 的。特定而言，程式化該等記憶體胞會有挑戰性。可期望 使用相對少之程式化信號來重設（或設定）記憶體胞以節省 時間及/或功率。然而，重設（或設定）所需之條件可在—個 記憶體胞與下一個記憶體胞之間各不相同。因此，可能難 以使用相同之程式化條件有效地程式化所有記憶體胞。 此外，可期望以少量時間程式化大量記憶體胞。換言 之，可期望一高程式化頻寬。然而，可能難以在保持於記 fe體I置之一最大電流及/或功率消耗内之同時達成一高 程式化頻寬。 【發明内容】 本文闡述一種使用可逆電阻切換元件之儲存系統及用於 操作該儲存系統之方法。本文中揭示用於改變程式化條件 以計及記憶體胞所具有之不同電阻之技術。此等技術可以 147879.doc 201101303 較少嘗試程式化記憶體胞’此可節省時間及/或功率。本 文中揭不用於達成一南程式化頻寬同時減少最壞情況電流 及/或功率消耗之技術。在—個實施例中，使用—頁映射 方案以減少最壞情況電流及/或功率消耗之一方式來平行 地程式化多個記憶體胞。 一個實施例係一種操作非揮發性儲存器之方法，該方法 包含以下步驟。確定指示一可逆電阻切換元件之一阻抗特 性之資訊。至少部分地基於該阻抗特性確定用於該可逆電 阻切換兀件之一程式化電壓。使用該程式化電壓程式化該 可逆電阻切換元件。 一個實施例係一種設備，其包括—可逆電阻切換元件及 與该可逆電阻切換元件通信之一個或多個管理電路。該一 個或多個管理電路確定指示該可逆電阻切換元件之一阻抗 特性之資訊。該一個或多個管理電路至少部分地基於該阻 抗特性確定用於該可逆電阻切換元件之一程式化電壓。該 一個或多個管理電路使用該程式化電壓程式化該可逆電阻 切換元件。 一個實施例係一種操作包含可逆電阻切換元件群組之非 揮發性儲存器之方法。當程式化一群組中之—選定可逆電 阻切換元件時，由該群組使用之電流及/或功率隨該選定 可逆電阻切換元件在其群組中之位置而變。該方法包括以 下步驟。接收欲儲存於該非揮發性儲存器中之一資料單 元。基於該可逆電阻切換元件之位置將該資料單元映射至 不同群組中之可逆電阻切換元件以最小化將該資料單元平 147879.doc 201101303 行地程式化至不同群組中之可逆電阻切換元件中時之最壞 情況電流及/或功率消耗。基於該映射平行地程式化不同 群組中之可逆電阻切換元件。 一個實施例係一種具有若干區塊之非揮發性儲存裝置， 該等區塊各自具有可逆電阻切換元件。每一區塊包含字 線、予線驅動器、位元線及位元線驅動器。每一可逆電阻 切換元件耦合至該等字線中之一者或該等位元線中之一 者。此外，每一可逆電阻切換元件與該等位元線驅動器中 之一者及該等字線驅動器中之一者相關聯。該非揮發性儲 存裝置具有與該等可逆電阻切換元件通信之一個或多個管 理電路。該—個或多個管理電路同時程式化在該等區塊中 之一第一者中之一第一可逆電阻切換元件及在該等區塊中 之一第二者中之一第二可逆電阻切換元件。該第一可逆電 阻切換元件距與該第一可逆電阻切換元件相關聯之位元線 驅動器或字線驅動器中之一者或兩者遠於該第二可逆電阻 切換7G件距與該第二可逆電阻切換元件相關聯之位元線驅 動器或字線驅動器中之一者或兩者。 【實施方式】 k供~記憶體系統，其包含具有一可逆電阻率切換元件 之記憶體胞。揭示用於改變程式化條件以計及可逆電阻率 切換元件所具有之不同電阻之各種系統及方法。舉例而 § ’正被裎式化之記憶體胞中之可逆電阻率切換元件之電 阻可用於確定一適合之程式化電壓以減少在記憶體胞重設 (或設定）之前程式化該記憶體胞所必須嘗試之次數。本文 147879.doc 201101303 中揭示用於達成一高程式化頻寬同時減少最壞情況電流及/ 或功率消耗之各種系統及方法。舉例而言，當程式化一記 憶體胞群組（例如，區塊）中之一選定記憶體胞時，由整個 群組消耗之功率可隨該選定記憶體胞在該群組内之位置而 變。在一個實施例中，提供一頁映射方案，其用於以減少 用於所有群組之最壞情況電流及/或功率消耗之一方式平 行地程式化多個記憶體胞。下文闡述具有一可逆電阻切換 〇 元件之一實例性記憶體胞及用於程式化此等記憶體胞之系 統。然而’應注意本文中所揭示之系統及方法並不受限於 下文所闡述之實例性記憶體胞及系統。 記憶體胞及系統 圖1係一記憶體胞2 〇 〇之一個實施例之一簡化透視圖，該 §己憶體胞包含和一第一導體206與一第二導體2〇8之間的一 引¥元件204串聯耗合之一可逆電阻切換元件2〇2。可逆電 阻切換元件202包含可逆電阻率切換材料23〇，該可逆電阻 ◎ 率切換材料具有可在兩個或更多個狀態之間可逆地切換之 一電阻率。舉例而言，該可逆電阻率切換材料在製造時可 處於一初始鬲電阻率狀態中，在施加一第一實體信號時， 該初始高電阻率狀態可切換至一低電阻率狀態。舉例而 言，該裝置可回應於施加第一量之能量、電荷、熱、電 壓、電流或其他現象而切換狀態。施加第二量之能量、電 荷、熱、電壓、電流或其他現象可使該可逆電阻率切換材 料返回至冋電阻率狀態。另一選擇為，該可逆電阻切換元 件在製造時可處於一初始低電阻狀態中，在施加適當能 147879.doc 201101303 電何、熱、電壓、電流或其他現 可逆地可切換至一高電阻狀態。在用於夺/:低電阻狀悲 -個電阻狀態可表示一二進制「:用於1憶體胞中時， 矣千___ 」’而另一電阻狀態可 ’、—進制「1」。然而，可使用客^ 能奧,， 便用夕於兩個資料/電阻狀 心舉例而言’在先前所併入之美國直4，由心γ ?οηή/η9ςΛΟ ι杲國專利申請公開案 當5G836巾㈣眾多可逆電阻率切換材料及採用可逆 電阻切換材料之記憶體胞之操作。 在：個實施例中，將電阻自高電阻率狀態切換至低電阻 率狀態之過程稱為設定可逆電阻切換元件谢。將電阻自 低電阻率狀態切換至高電阻率狀態之過程稱為重設可逆電 阻切換元件202。高電阻率狀態可與二進制資料「〇」相關 聯且低電阻率狀態與二進制資料Γ1」相關聯。在其他實 施例中，可反轉設定及重設及/或資料編碼。 在某些實施例中，可逆電阻切換材料23〇可由_金屬氧 化物形成。可使用各種不同之金屬氡化物。在一個實例 中，使用氧化錄。在2007年6月29日提出申請之標題為 「Memory Cell That Employs A Selectively Deposited
Reversible Resistance Switching Element and Methods of
Forming The Same」之美國專利申請公開案2009/000 1343 中可發現更多關於使用可逆電阻切換材料製造一記憶體胞 之資訊’該專利申請公開案之全文藉此以引用方式併入本 文中。 可逆電阻切換元件202包含電極232及234。電極232定位 於金屬氧化物可逆電阻率切換材料230與導體2〇8之間。在 147879.doc 201101303 一個實施例中，電極232由鉑製成。電極234定位於金屬氧 化物可逆電阻率切換材料230與二極體204之間。在一個實 施例中，電極234由氮化鈦製成且用作一障壁層。 引導元件204可係藉由選擇性地限制跨越可逆電阻切換 元件202之電壓及/或流過該可逆電阻切換元件之電流而展 現非歐姆導電之一二極體或其他適合之引導元件。以此方 式，記憶體胞200可用作二維或三維記憶體陣列之一部分 且可在不影響該陣列中其他記憶體胞狀態之情形下將資料 寫入至記憶體胞200及/或自記憶體胞200讀取資料。二極 體204可包含任一適合之二極體，例如一垂直多晶p-n或ρ-i-n二極體（或是該二極體之一 η區域位於一 ρ區域上面之上 指或是該二極體之一 Ρ區域位於一η區域上面之下指）。
在某些實施例中，二極體204可由一多晶半導體材料（例 如多晶石夕、多晶石夕-緒合金、多晶鍺或任一其他適合材料） 形成。舉例而言，二極體204可包含一重摻雜η+多晶矽區 域242、位於η+多晶矽區域242上面之一輕摻雜或一本徵多 晶矽區域244及位於本徵區域244上面之一重摻雜ρ+多晶矽 區域246。在某些實施例中，可在η+多晶矽區域242上形成 一薄（例如，幾百埃或更少）鍺及/或矽-鍺合金層（未顯 示）（當使用一矽-鍺合金層時具有約10°/〇或更多之鍺）以防止 及/或減少摻雜劑自η+多晶矽區域242遷移至本徵區域244 中，例如，如2005年12月9曰提出申請且標題為 「DEPOSITED SEMICONDUCTOR STRUCTURE TO MINIMIZE N-TYPE DOPANT DIFFUSION AND METHOD 147879.doc -9- 201101303 OF MAKING」之美國鼻利φ姓八也& 图寻扪甲。月A開案第2006/0087005號中 所闡述，該專利申請公開案之全文藉此Μ 人本 文中。應理解，可反轉η+區域及ρ+區域之位置。 當二極體204係由沈積石夕（例如，非晶或多晶）製造而成 時，可在該二極體上形成一石夕化物層以在製造時將該沈積 石夕置放於—低電阻率狀態中。此—低電阻率狀態允許更容 易地程式化記憶體胞，此乃因將該所沈積矽切換至一低電 阻率狀態不需要一大電壓。 導體206及208可包含任一適合之導電材料，例如鶴、任 一適當金屬、重摻雜半導體材料、—導電石夕化物、一導電 矽化物-鍺化物、一導電鍺化物或類似材料。在圖丨之實施 例中，導體206及208係軌道形狀且沿不同方向延伸（例 如，大致彼此垂直）。可使用其他導體形狀及/或組態。在 某些實施例中’障壁層、黏合層、抗反射塗層及/或類似 層（未顯示）可與導體206及2〇8 一起使用以改良裝置效能及/ 或輔助裝置製造。 儘管在圖1中將可逆電阻切換元件2〇2顯示為定位於引導 元件204上面，但應理解，在替代實施例中可將可逆電阻 切換元件202定位於引導元件2〇4下面。 圖2係由複數個圖1之記憶體胞2〇〇形成之—第一記憶體 層級214之一部分之一簡化透視圖。為簡明起見，不單獨 顯示可逆電阻切換元件202、二極體2〇4及障壁層213。記 憶體陣列214係一「交叉點」陣列，其包含耦合以多個記 憶體胞之複數個位元線（第二導體2〇8)及字線（第一導體 147879.doc -10- 201101303 2〇6)(如圖所示）。可使用其他記憶體陣列組態，如可使用 多個記憶體層級。 圖3係一單片三維陣列216之一部分之一簡化透視圖，該 單片三維陣列包含定位於一第二記憶體層級22〇下面之一 第一記憶體層級218。在圖3之實施例中，每一記憶體層級 218及220包含成一交叉點陣列之複數個記憶體胞2〇〇 ^應 理解，第一與第二記憶體層級218與220之間可存在額外層 α (例如，一層級間電介質）’但為簡明起見未將其顯示於圖3 中。可使用其他δ己憶體陣列組態，如可使用額外記憶體層 級。在圖3之實施例中，所有二極體可「指」向同一方向 (例如向上或向下，此取決於所採用之p_i_n二極體在該二 極體之底部抑或頂部上是否具有一 P摻雜區域），從而簡化 二極體製造。. 在某些實施例中，可如美國專利第6,952,030號「High_
Density Three-Dimensional Memory Cell」中所闡述來形成 Q 該等記憶體層級，該專利之全文藉此以引用之方式併入本 文中。舉例而言，一第一記憶體層級之上部導體可用作定 位於該第一記憶體層級上面之一第二記憶體層級之下部導 體，如圖4中所顯示。在此等實施例中，毗鄰記憶體層級 上之二極體較佳指向相反方向，如2007年3月27日提出申 凊且標遞為「Large Array Of Upward Pointing ρ_ι_Ν Diodes Having Large And Uniform Current」之美國專利申 請案序列第11 /692,151號中所闡述，該專利申請案之全文 藉此以引用方式併入本文中。舉例而言’第一記憶體層級 147879.doc 11 201101303 218之二極體可係如箭頭Αι所指示之上指二極體（例如，其 中p區域位於该等二極體底部），而第二記憶體層級22〇之 二極體可係如箭頭八2所指示之下指二極體（例如，其中n區 域位於该等一體底部），或反之亦然。 一單片三維記憶體陣列係其中多個記憶體層級形成於一 單個基板（例如，一圓晶）上方而無介入基板之一個記憶體 陣列。形成一個記憶體層級之層直接沈積或生長在現有之 一個或多個層級之層上方。相反，已藉由在單獨基板上形 成兄憶體層級並將該等記憶體層級黏合於彼此頂部上來構 造堆疊式記憶體，如在Leedy之美國專利第5,915,1 67號 Three-dimensional Structure Memory」中所述。可在接 合之則使該等基板變薄或自該等記憶體層級移除，但由於 該等記憶體層級最初形成於單獨基板上方，因此此等記憶 體並非真正的單片三維記憶體陣列。 圖1至圖4顯示根據所揭示之配置之呈一圓柱形狀之記憶 體胞及呈軌道形狀之導體。然而，本文中所闡述之技術並 不叉限於用於一記憶體胞之任何一個特定結構。亦可使用 其他結構來形成包含可逆電阻率切換材料之記憶體胞。舉 例而言，以下專利提供可適於使用可逆電阻率切換材料之 記憶體胞之結構之實例：美國專利6,952,〇43 ;美國專利 6,951，780 ;美國專利 6,〇34,882 ;美國專利 6,420,215 ;美 國專利6,525,953 ;及美國專利7,081,377。 圖5 A係繪示可實施本文中所闡述之技術之一記憶體系統 3 00之一個實例之一方塊圖。記憶體系統3〇〇包含可係二維 147879.doc -12· 201101303 或二維s己憶體胞陣列之一記憶體陣列3〇2，如上文所闡 述。在—個實施例中，記憶體陣列302係一單片三維記憶 體陣列。記憶體陣列302之陣列端字線包含組織為若干列 • 之各層字線及組織為若干行之各層位元線。然而，亦可實 . 施其他定向。 §己憶體系統300包含列控制電路32〇，該列控制電路之輸 出308連接至記憶體陣列3〇2之各別字線。列控制電路32〇 0 自系統控制邏輯電路330接收一群組Μ個列位址信號及一 個或多個各種控制信號，且通常可包含用於讀取及程式化 (例如°又疋及重設）操作兩者之如下電路··列解碼器322、 陣列端子驅動器3 2 4及區塊選擇電路3 2 6。記憶體系統3 〇 〇 •亦包含行控制電路310，該行控制電路之輸入/輸出3〇6連 接至D己隐體陣列3 02之各別位元線。行控制電路3 〇6自系統 控制邏輯330接收一群組N個行位址信號及一個或多個各種 控制信號，且通常包含如下電路：行解碼器312、陣列端 Ο 子接收器或驅動器314、區塊選擇電路316以及讀取/寫入 電路及I/O多工器。系統控制邏輯33〇自一主機接收資料及 命令且向該主機提供輸出資料。在其他實施例中，系統控 制邏輯330自一單獨控制器電路接收資料及命令且向彼控 制器電路提供輸出資料，其中該控制器電路與該主機通 仑。系統控制邏輯330可包含一個或多個狀態機、暫存器 及用於控制記憶體系統3〇〇之操作之其他控制邏輯。 併入有一記憶體陣列之積體電路通常將陣列細分為若干 子陣列或區塊。可進一步將區塊一起分組成含有（例如）16 147879.doc 13 201101303 個、32個或不同數目個區塊之隔艙。一 3-d記憶體中之每 一區塊可具有諸多記憶體胞層。舉例而言，一區塊可包含 8個層。每一層可包含數百個或數千個位元線及字線。舉 例而言’一層可具有約一千個位元線及約八千個字線。在 某些實施方案中’存在與每一位元線相關聯之一位元線驅 動器。應注意’兩個或更多個位元線可共用一給定驅動 器。亦應注意，不需要一給定位元線具有與其相關聯之僅 一個驅動器。在某些實施方案中，該等驅動器中之某些驅 動器係實體地位於該等位元線之一個端上且其他驅動器位 於該等位元線之另一端上。 如所頻繁使用，一子陣列係一連續記憶體胞群組，其具 有通常未被解碼器、驅動器、感測放大器及輸入/輸出電 路阻斷之連續子線及位元線。這樣做係出於各種原因中之 任一種原因。舉例而言’因字線及位元線之電阻及電容而 起且向下遍曆此等線之信號延遲（亦即，Rc延遲）在一大陣 列中可係非常顯著。可藉由將—較大陣列細分成—群組較 小之子陣列以便減小每—字線及/或每一位元線之長度來 減少此專RC延遲。作為X 杳/ϊ , 作馮另一《例，與存取一群組記憶體 胞相關聯之功率开择千大... 丰扣不在—給定記憶體循環期間可同時存 取之心It體胞數目之-上限。因&，通常將—大記憶體陣 列細分成較小之子陣列以減少同時存取之記憶體胞數目。 "、:而為易於說明’亦可在相同意義上使用一陣列與子 列以^日代具有通常未被解碼@ w ，态15動态、感測放大器及輸 入/輸出電路阻斷之連續字綠 、、泉及位7C線之一連續記憶體胞 147879.doc -14- 201101303 群組。一積體電路可包含一個或多於一個記憶體陣列。 如上文所提及，可將一記憶體裝置中之儲存元件組織於 不同組或單元中。在一個可能途徑中，將該等儲存元件組 織成若干隔艙，例如4、8、16、32或64個隔艙，其中每一 隔艙包含（例如）32個區塊、64個區塊或某一其他數目個區 塊。圖5B繪示一組兩個儲存元件隔艙之一組織。在此實例 中，每一隔艙具有用於儲存使用者資料之32個區塊及兩個 備用區塊。 〇 士甘μ 在某些實施方案中，當對該記憶體陣列進行寫入時，同 時程式化多於一個隔艙，此可用於增加程式化頻寬，例 而言，可平行地程式化兩個不同隔艙中之區塊0中之一個 或多個記憶體胞。如先前所提及，可難以同時程式化一給 疋區塊中之太多記憶體胞。因此，平行地程式化不同隔艙 中之記憶體胞可增加程式化頻寬。然而，如下文將進一步 論述，鑒於最壞情況功率（或電流）消耗仍存在於每一隔艙 〇 中選擇適當記憶體胞以達成-高程式化頻寬之挑戰。簡言 之’即使-單個隔艙中不存在太多正同時程式化之記憶體 胞，同時程式化所有隔艙中之所有記憶體胞時所消耗之總 功率（或電流）亦應保持低於一最大電流（或功率）消耗。 t寫入至記憶體陣列時，可將一資料頁劃分成不同部 分，其中該等不同部分係寫入至不同隔搶。舉例而言，每 一頁可包含2056個位元組。作為一實例，可將該頁劃分成 四個分’其中之每一者係寫入至一不同隔艙。在某些實 施方案中’ δ亥頁係寫入至每—隔艙中之相同編號之區塊 147879.doc •15· 201101303 中。舉例而言，該頁之一部分可寫入至數個不同隔艙中之 每一者中之區塊〇。然而，在某些實施方案中，該頁係劃 分至所存在之諸多隔艙中。舉例而言，若存在32個隔艙， 則將該頁劃分成3 2片（其專可係相專大小）。然後，將每一 片寫入至不同隔艙中之相同編號之區塊中。應注意，不需 要同時程式化所有資料。舉例而言，可同時程式化每一隔 艙中之少至一個位元。在某些實施方案中，同時將多個位 元寫入至每一隔艙。此外，應注意，並非絕對需要同時對 每一隔艙中之相同編號之區塊進行寫入。 實施例藉由在同時程式化記憶體胞時所使用 - Η 方案來減少最壞情況電流及/或功率消耗。應注意，當程 式化一特定記憶體胞時，由一記憶體胞群組（例如，區塊） 使用之電流及/或功率可隨該記憶體胞在該群組内之位置 而I舉例而5，當程式化遠離其位元線驅動器及/或字 線驅動f之一記憶體胞時，所消耗之總電流/功率可高於 程式化靠近其驅動器中之一者或兩者時所消耗之總電流/ 功率。此額外功率/電流消耗之一原因係與未選記憶體胞 相關聯之一極體之反而值嚴f、& 夂向偏壓電流，如下文將論述。一個實 施例係一頁映射方案，並蔣 八將頁映射至不同區塊（該等區塊 可位於不同隔艙中）中之印 D w體胞。為圖解說明起見，程 式化一第一區塊中之__發· 一记憶體胞時由該第一區塊使用 之電Μ /功率可係相對高。 ^ 如吨 马減y最壞情況電流/功率消 耗’在一第二區塊中選擇一 程式化該第二區塊中之第=胞用於程式化以使得在 第一 °己隐體胞時由該第二區塊使 147879.doc -16- 201101303 用之電抓/功率相對低。換言之，頁映射方案避免其中每 -區塊消耗相對高之量的電流/功率之不同區塊中之記憶 體胞之平行程式化。因此，該頁映射方案減少最壞情況電 • 机/功率消耗。藉由減少最壞情況電流/功率消耗，可平行 _ &程式化較大數目個位元。因此，可在保持於記憶體裝置 之取壞r月況電流及/或功率消耗内之同時增加程式化頻 寬。 ❹ ^某些實施例中’在程式化期間使用之位元線及字線電 壓Ik正程式化之記憶體胞之位址而變。舉例而言，選定位 儿線之電壓及未選字線之電壓可隨正程式化之記憶體胞之 位址而然而’可使用另一方案。再次參照圖5 a，位址 相依之包壓及電流產生器465產生基於記憶體胞位址之位 兀線電壓（VBL ad)及字線電壓。系統控制邏輯Μ。 將列位址及行位址f訊提供至產生器46^產生器465將位 元線電壓及子線電壓分別提供至行控制電路則及列控制 Ο 電路32〇在耘式化期間施加此等電壓之一原因和一記憶 體胞之位址可與該記憶體胞距其位元線驅動器及其字線駆 動器之距離相互關聯之事實有關。位址相依之電壓(及參 考電Μ)可補償由於一記憶體胞與其驅動器之間的不同長 纟所致之沿位元線及字線之不同電壓降。下文論述其他細 節。 在某些實施例中’可同時施加不同程式化電壓至不同隔 搶:之選疋位π線。舉例而言，當程式化記憶體胞以減少 最裒隋况功率消耗時，可施加一較低電塵至一個隔搶中之 147879.doc -17- 201101303 一選定位元線，其低於另一隔艙中之一選定位元線。此 外’可同時施加不同電壓至不同隔艙中之未選字線。因 此，可存在多於一個位址相依之電壓及電流產生器465以 提供不同位元線電壓及不同字線電壓。 在某些實施例中，讀取記憶體胞時所使用之一參考電流 隨正讀取之該記憶體胞之位址而變。位址相依之電壓及電 流產生器465產生位址相依之電流Iref ad，該電流係提供 至行控制電路310以供讀取記憶體胞時使用。 在一個實施例中，繪示於圖5 A中之所有組件係配置於一 單個積體電路上。舉例而言，系統控制邏輯3 3 〇、行控制 電路310及列控制電路320係形成於一基板之表面上，且記 憶體陣列302係形成於s亥基板上面（且因此，在系統控制邏 輯330、行控制電路310及列控制電路320上面）之一單片三 維記憶體陣列。在某些情形中，控制電路之一部分可形成 於與記憶體陣列302之某些層相同之層上。 如上文所闡述’可逆電阻切換元件202可在兩個或更多 個狀態之間可逆地切換。舉例而言，該可逆電阻率切換材 料在製造時可處於一初始高電阻率狀態中，在施加第一量 之能量、電荷、熱、電壓及/或電流時，該初始高電阻率 狀態可切換至一低電阻率狀態。施加第二量之能量、電 荷、熱、電壓及/或電流可使該可逆電阻率切換材料返回 至一高電阻率狀態。 圖6繪示圖解說明用於讀取一記憶體胞之狀態之一個實 施例之，電路。圖6顯示包含可基於圖1至4之實施例之記 147879.doc •18· 201101303 憶體胞450、452、4W及4%之一記憶體陣列之一部分。圖 中繪示諸多位元線中之兩者及諸多字線中之兩者。用於位 元線中之一者之一讀取電路係繪示為經由電晶體458連接 至位元線，此係由藉由行解碼器3 12所供應之一閘極電壓 控制以選擇或不選擇對應位元線。電晶體458將位元線連 接至一資料匯流排。寫入電路460(其係系統控制邏輯330 之一部分）連接至該資料匯流排。電晶體462連接至該資料 匯流排且操作為一箝位裝置，該箝位裝置由箝位控制電路 464(其係系統控制邏輯330之一部分）控制。電晶體462亦連 接至比較器466及參考電流供應IREF。比較器466之輸出連 接至一資料輸出端子（至系統控制邏輯330、一控制器及/或 一主機）且連接至資料鎖存器468。寫入電路460亦連接至 資料鎖存器468。 當嘗試讀取可逆電阻切換元件之狀態時，首先對所有字 線加偏壓使之處於Vread(例如，大約2伏）且對所有位元線 加偏壓使之處於接地。然後，將選定字線拉至接地。為舉 例之目的，此論述將假定選擇記憶體胞450用於讀取。透 過資料匯流排（藉由接通電晶體458)及箝位裝置（電晶體 462，其接收〜2伏+Vt)將一個或多個選定位元線拉至 Vread。該箝位裝置之閘極高於Vread但係控制為保持該位 元線接近Vread。藉由選定記憶體胞透過電晶體462自 VsENSE節點 拉動電流。該VseNSE節點亦接收介於·一南電阻 率狀態電流與一低電阻率狀態電流之間的一參考電流 Iref。該VSENSE節點對應於胞電流與參考電流IREF之間的電 147879.doc -19- 201101303 抓差移動比較器466藉由將Vsense電壓與一 Vref_read電 壓相比來產生一資料輸出㈣。若記憶體胞電流大於 W ’則該記憶體胞處於低電阻率狀態中且VsE處之電 壓將低於VREF。若該記憶體胞電流小於IREF, m該記憶體 胞處於冋電阻率狀態中且Vsense處之電壓將高於。來 自比較器466之資料輸出信號係鎖存於資料鎖存器々μ中。 在某些實施例中’參考電流係基於記憶體胞之位址。 應注忍，圖6之電路不受限於確定記憶體胞處於哪一狀 態中。藉由IREF之適當選擇，該記憶體胞之電阻可與任— 任意電阻相比本文中之某些實施例使用圖6之電路來確 定一記憶體胞之電阻係高於抑或低於一電阻以確定用於確 定一程式化電壓之一阻抗特性。 如先前所論述，可將記憶體胞程式化至一低電阻「設 定」狀態或一高電阻「重設」狀態。圖7繪示記憶體胞之 可逆電阻切換元件之兩個實例性電阻分佈。在此實例中， 用於設定記憶體胞之電阻之範圍介於約5让⑽爪與1〇〇 kOhm之間。用於處於重設狀態中之一可逆電阻切換元件 之最低電阻可比100 kOhm大諸多倍。作為一實例，用於重 設狀態之最低電阻可係50 M〇hm。應注意，電阻之範圍可 端視記憶體胞之材料及構造而顯著地變化。亦應注意，儘 管圖7中僅繪示兩個不同狀態，但可能將可逆電阻切換元 件程式化至多於兩個狀態。亦即，可使用額外電阻範圍來 表示其他狀態。 當「讀取」一記憶體胞時，不需要確定可逆電阻切換元 147879.doc • 20- 201101303 件之準確電阻。由於設定與重設狀態之間可在電阻上存在 一大間隙，因此當使用圖6之電路讀取時，可選擇之值 來確定一可逆電阻切換元件是否具有高於或低於處於1〇〇 kOhm與50 MOhm之間的某處之一選定電阻之一電阻。應 注意，針對所有記憶體胞使用完全相同之Iref值將不必確 定可逆電阻切換元件電阻是否高於/低於完全相同之電 阻。舉例而言，對於在區塊中之一個位置處之—記憶體 〇 胞’ ICELL>IREF可暗示電阻小於5 MOhm。然而，對於在區 塊中之另一位置處之一記憶體胞，Icell>Iref可暗示電阻小 於5.1 MOhm。應注意，在某些實施例中，Iref隨記憶體胞 位置（例如，位址）而變以允許更準確地確定可逆電阻切換 元件電阻。 將一設定記憶體胞設定至重設狀態涉及將其電阻升高至 至少一目標電阻。舉例而言，參照圖7，用於記憶體胞之 目‘重tx電阻可係至少5〇 MOhm。施加一個或多個程式化 〇 信號至連接至該記憶體胞之電路直至可逆電阻切換元件電 阻達到至少此目標電阻。在一個實施方案中，施加一程式 化電壓至麵合至該記憶體胞之一位元線。然後，將該記悻 體胞之導電電流與Iref相比以確定該可逆電阻切換元件是 否係至少該目標電阻。可能之情形係程式化信號並不重設 記憶體胞。亦即，電阻未達到該目標電阻。此之—可能原 因係程式化電壓不夠高。然而，應注意，重設一記憶體胞 可能更多地依據提供至該記憶體胞之功率之量而非所提供 之電麼。若重設該記憶體胞之第一嘗試失敗，則進行另一 147879.doc •21- 201101303 嘗试直至達到至少該目標電阻。若使用一電壓來重設該記 憶體胞，則下一程式化電壓可大於該第一電壓，且以此類 推直至該記憶體胞被程式化。 藉助幾個程式化循環達到該目標電阻可係有利的，此乃 因此可節省時間及功率兩者。然而，由於電連接至該記憶 體胞之其他元件之阻抗，並非所有程式化電壓皆施加至選 定記憶體胞。參照圖8，位元線驅動器將—電壓提供至選 定位元線之一個端且字線驅動器將選定字線之一個端接 地m元線具有電阻Rbl ’該電阻Rbl隨記憶體胞與位 元線驅動器之間的位元線長度而變。選定字線具有電阻
Rwl，該電阻RWL隨記憶體胞與字線驅動器之間的字線長 度而變。以虛線繪示位元綠雷交r ,、，北二4
與其他導電元件〇
線繪示字線電容C 路。假定該記憶晃 驅動器將字線之掉
如毗鄰字線）之間 且可存在可導致電 動器之輸入與產i 路。假定該却，陪S
Vprog = (Rbl * ICELL) + (Vdiode) + (Vse) + (Rwl 在方程式1中，VSE係跨越可逆電阻 可寫為（針對穩固狀態）：
147879.doc VL lCELL> 方程式1 -切換元件之電壓。因 可逆電阻切換元件顯 字線電阻）相比該可逆 -22- 201101303 電阻切換疋件之電阻為小，則該程式化㈣之 丢失在位元線及/或字線上。作為—實例，總最壞=刀電 阻Γ糸L〇k0hm。最壤情況電阻指在程式化既最遠離盆位 .$線驅動②且亦最遠離其字線驅動器之—記憶體胞之情妒 +除可逆電阻切換元件電阻之外的電阻。最佳情況電阻‘ 係大致車父低，其指程式化既最靠近其位元線驅動器且亦最 靠近其字線驅動器之一記憶體胞之情形。端視記_胞之 〇 ㈣’經組合之位元線及字線電阻可在範圍上顯著變化。 而且’可逆電阻切換元件自身之電阻可在一個設定記情 體胞與下一設定記憶體胞之間顯著變化。參照回用於設定 記憶體胞之實例性電阻分佈，該電阻範圍可係5 k〇hM - lGGkOhm。對於處於該電阻範圍之低端之記憶體胞，電阻 與經組合之位元線及字線電阻相比可係相當小。因此，程 式化電壓中之許多電壓丟失在選定位元線及/或選定字線 上。如先前所提及，重設一記憶體胞可係依據提供至該記 〇 憶體胞之功率。參照圖8之電路，關於提供至具有不同電 阻之可逆電阻切換元件之功率可做出以下觀察（RCELL係可 逆電阻切換元件電阻）。
VpRCKJ = (Rbl + Rw) * Icell + VdIODE + Rcell* Icell 方程式 2 針對Icell解方程式2 :
Icell = (Vpr〇g - Vdiode ) / (Rcell + Rbl + Rw) 方程式 3 因此’提供至記憶體胞（PCELL)之功率可表示為IcELL λ 2 *
R CELL >
Pcell = [(VPR0G _ VDI0DE ) / (R〇ell 十 Rbl + Rw)]Λ 2 * RcELL 方程式 4 147879.doc -23- 201101303 若可逆電阻切換元件之電阻係5 kOhm且經組合之位元線 與字線之電阻係50 kOhm，則關於提供至可逆電阻切換元 件之功率之方程式5及6如下。
Pcell = [(Vprog - Vdi〇de ) / (5 kOhm + 50 kOhm)]Λ 2 ♦ 5 kOhm 方程式 5
Pcell = (Vprog - Vdiode )Λ 2 / 605 kOhm 方程式 6 對於其中可逆電阻切換元件電阻為1 〇〇 kOhm之情形，方 程式7及8可寫為：
Pcell = [(Vprog - VDI0DE) / (100 kOhm 十 50 kOhm)] Λ 2 * 100 kOhm 方程式 7 Pcell = (Vprog - Vdiode )Λ 2 / 225 kOhm 方程式 8 因此，對於100 kOhm可逆電阻切換元件，提供至該可逆 電阻切換元件之功率可顯著更多，如與5 kOhm可逆電阻切 換元件相比（假設相同之程式化電壓及位元線/字線電阻）。 因此，5 kOhm可逆電阻切換元件可比一 100 kOhm可逆電 阻切換元件需要一顯著更高之程式化電壓以將相同之程式 化功率提供至該可逆電阻切換元件。 本文中所揭示之實施例在程式化之前採取一量測以估計 實際可逆電阻切換元件電阻。然後，基於已知或所估計之 耦合至該可逆電阻切換元件之其他元件（例如，選定位元 線及字線）之電阻，確定用於程式化彼記憶體胞之一適當 電壓。可將其他元件（例如記憶體胞中之一二極體及位元 線驅動器與字線驅動器）作為確定之考量因素。在某些實 施例中，可將位元線及字線之電容作為考量因素。程式化 電壓可係如此以使得提供大約相同功率來程式化該等可逆 電阻切換元件而不管其在程式化之前的電阻。應注意，不 147879.doc -24- 201101303 需要將相同程式化功率提供至每一可逆電阻切換元件。舉 例而言，對於具有較低電阻之可逆電阻切換元件，一較高 程式化功率可係合意的。 圖9繪示用於基於記憶體胞中之一可逆電阻切換元件之 一阻抗特性程式化一記憶體胞之一過程900之一個實施 例。在一個實施方案中，在過程900之前，可逆電阻切換 元件係處於設定狀態中。當論述過程900時，將使用其中 可逆電阻切換元件在過程900之前為設定且在過程900期間 為重設之一實例。然而，將理解此係出於圖解說明之目 的。在步驟902中，確定該可逆電阻切換元件之一阻抗特 性。應注意，此不需要確定準確阻抗。在一個實施方案 中，該阻抗特性為：該可逆電阻切換元件電阻對於設定狀 態係相對高抑或對於該設定狀態係相對低。在一個實施例 中，做出一記憶體胞之導電電流係高於抑或低於一分界電 流（Iref)之一確定以確定阻抗特性。舉例而言，該分界電 流可適合於確定可逆電阻切換元件之電阻係高於抑或低於 某一電阻（例如，50 kOhm)。 應注意，由於與記憶體胞串聯之電阻（見圖8)可隨記憶 體胞位址而變，因此若相同IREF欲供所有記憶體胞使用， 則記憶體胞之位址影響I cell超過Iref時之電阻。換言之， 一個可逆電阻切換元件可需要低於45 kOhm且另一可逆電 阻切換元件可需要低於65 kOhm以達成ICELL超過相同之 Iref。在某些實施例中，用於確定阻抗特性之IREF隨記憶體 胞位址而變以補償此因素。然而，不需要IREF隨記憶體胞 147879.doc -25- 201101303 位址而變。因此， _ 與相同之測㈣ 阻切換元件將其電阻 電阻在設定電P =才目比。/奥言之’知曉可逆電阻切換元件 特性之^夠-且分佈内係相對高抑或相對低可係關於阻抗 ，足夠> 訊。下文閣述確定―阻抗特性之其他細節。 件。中，基於阻抗特性確定—個或多個程式化條 以、王式化條件包含—程式化電壓且可 個其他電壓⑼如-未選字線電壓)。舉例而言，若可= 阻切換70件之電阻對於設定狀態係相對高，則使用一第一 而，若該電阻對於該設定狀態係相對低， 古0 —程式化電壓。通常，在該電阻較低時使用— 較咼程式化電壓。 在一個實施例中，使用記憶體胞之位址來確定選定位元 線及選疋子線之在記憶體胞與位元線驅動器及字線驅動器 之=的部分之電阻。在確定程式化電麼時將此電阻值作為 考里因素。舉例而言’若該記憶體胞靠近位元線驅動哭及 字線驅動器兩者，則如與遠離位元線驅動器及字線驅：器 兩者之—記憶體胞相比，可使用—稱微較低之程式化電 壓。以下實例將用於圖解說明。假設兩個記憶體胞，其每 —輕確定為具有—5通_阻。其中—個之經組合ς元 線/子線電阻係25 kohm，而另一個之經組合位元線/字線 電阻係50 k〇hm。當確適合之程式化電料考量分壓 器效應（見圖8)以使得一較高程式化電壓用於5〇咖爪情 形。 然而，應注意，不需要將—位址相依之位元線/字線電 ]47879.doc -26- 201101303 阻用於程式化電壓之計算中。舉 字線電阻可用於針對所有記憶體胞之計：:之::: 線: 該：式化電壓對於具有低電阻(例如，低於20 :〇hm) 件為㈣高且料具有高電阻（例如， 中，不…认 為相對低。在此實例 中不需要基於記憶體胞之位址調整程式化電壓。 在步驟_中’使用先前所確定之—個或多個程式化條 Ο 〇 =ΓΓ胞。如所論述，該等程式化條件包含-程 式化電壓。在-個實施例中，施加程式化電麼至_選定位 兀線。由於該電壓適於可逆電阻切換元件電阻，因 憶體胞之電阻應具有—較好機會達到所需狀態（例如 ，)。然而’若施加了—次程式化電壓而未達成所需狀 ’則再施加該程式化電壓至該選定位元線。·然而，下— 次可施加-更高或更低之程式化電壓至該選定位元線。在 某些實施例中，若在施加程式化電壓至選定位元線之後艽 憶體胞未達到所需狀態，則重複過程_以確定 特性及新程式化電壓。 充 在某些實施财’在步雜6巾施加基於阻抗特性確定 之其他程式化條件。舉例而言’施加-適合電壓至未選= 線，同時施加程式化電壓至選定字線。 、予 刖文响述了其中使用兩個不同程式化電壓之一實例。 基於記憶體胞之電阻將該等記憶體胞劃分成如所需—般Z :群組’其中針對每一群組使用一不同程式化電壓。二 論述’不需要針對相同電阻群組中之記憶體胞使用相同程 147879.doc -27- 201101303 式化電壓，此乃因記憶體胞之位址可作為一因素在確定一 適合程式化電壓中使用。 應注意，施加一程式化信號（例如一電壓）至選定位元線 未必意味著跨越可逆電阻切換元件之某一電壓主要負責重 5又5己憶體胞。舉例而言’可能之情形係可將切換行為最好 闡述為提供某一功率至記憶體胞。可基於方程式v2/r闌述 提供至可逆電阻切換元件之功率，其中V係跨越可逆電阻 切換7G件之電壓且R係可逆電阻切換元件之電阻。在某些 實施方案中，假設在程式化之前的實際可逆電阻切換元件 電阻及該電路中之其他元件之阻抗，確定將達成提供至可 逆電阻切換元件之一所需功率之一程式化電壓。 亦可能之情形係可藉由加熱該可逆電阻切換元件來闡述 切換行為。在某些實施方案中，假設在程式化之前的實際 可逆電阻切換元件電阻及該電路中之其他元件之阻抗選 擇將把該可逆電阻切換元件加熱至一目標位準之一程式化 電壓。 亦可能之情形係可藉由將某一能量提供至可逆電阻切換 元件來闡述切換行為。在某些實施方案中，假設在程式化 之前的實際可逆電阻切換元件電阻及該電路中之其他元件 之阻抗，選擇將把某一量之能量提供至可逆電阻切換元件 之—程式化電壓。 亦可能之情形係可藉由達成穿過可逆電阻切換元件之某 一電流來闡述切換行為。在某些實施方案中，假設在程式 化之前的實際可逆電阻切換元件電阻及該電路中之其他元 147879.doc -28- 201101303 件之阻抗，選擇將導致穿過該可逆電阻切換元件之某一電 流之一程式化電壓。 基於可逆電阻切換元件之阻抗特性確定一適合之程式化 電壓並不受限於以上實例。 圖1 〇繪示用於確定一可逆電阻切換元件之一阻抗特性之 一過程1000之一個實施例。過程1000係過程900之步驟902 之一個實施方案。在步驟1 002中，創建一讀取參考電流。 在一位準處創建該讀取參考電流，其用於確定可逆電阻切 換元件是否具有高於或低於某一位準之一電阻。舉例而 言，參照圖7中之設定電阻分佈，可期望確定該電阻係低 於抑或高於20 k〇hm。 在一個實施例中，該讀取參考電流係基於記憶體胞之位 址。舉例而言，若該記憶體胞距位元線驅動器相對遠，則 可使用一較高IREF來確定該電阻係高於/低於一目標電阻。 基於一記憶體胞之位址創建一讀取參考電流之其他細節闡 述於標題為「Apparatus and Method for Memory Operations using Address-Dependent Conditions」之美國專利 7,218,570 中，出於所有目的藉此將該專利以引用方式併入本文中。 應注意，不需要該參考電流係基於記憶體胞之位址或該參 考電流係基於記憶體胞與一位元線驅動器及/或一字線驅 動器之間的距離。 在步驟1004中，藉由位元線驅動器施加一讀取電壓至選 定位元線。該讀取電壓可係（例如）2 V。如結合圖6之電路 所論述，可將未選位元線及選定字線保持在接地處。可施 147879.doc -29- 201101303 加約2 V至未選字線。 在步驟1006中，將記憶體胞電流與參考電流相比。如結 合圖6所論述，此可涉及將Vsense與一參考讀取電壓相 比。若該導電電流大於該參考電流，則認為該記憶體胞具 有一相對低之電阻（步驟1 〇〇8)。若該導電電流小於該參考 電流，則認為該記憶體胞具有一相對高之電阻（步驟 1010)。下文係出於圖解說明目的之一實例性計算。參照 圖8之實例性電路，假定施加Vread至位元線且將字線接 地’則方程式9及10可寫為：
Vread - (Rbl * Icell) + (Vdiode) + (Rse * Icell) + (Rwl * Ic ell)方程式 9 Rse = [Vread - (VDI0DE) - (Rbl * lCELL). (Rwl * Icell)] / Icell 方程式 j 〇 可基於記憶體胞位址確定RBL&RWL之值。可基於二極體 特性估計VDI0DE之一值。根據所施加之讀取電壓而知曉 VREAD。若需要’則可基於位元線驅動器及字線驅動器之 電特性進行額外之精化。此外，可能存在欲考量之其他電 路元件，例如耦合至位元線驅動器之一資料線（圖8中未繪 示）。亦即，可能係實際施加乂心心至一資料線而非位元線 驅動器之輸入。 根據以上方程式，很明顯若導電電流ICELL大於參考電流 Iref ’貝'丨可導出以下不等式： < [Vread - (Rbl * Iref) - (Vwode) - (R，wl * Iref)] / Iref 方程式 1 1
同樣地，很明顯若導電電流I CELL 小 於參考電流iref，則 可導出以下不等式： > [VrEad - (Rbl * ]REF) - (Vdi〇de) - (Rwl * Iref)] I Iref 方程式 1 2 147879.doc -30- 201101303 因此’基於步驟1006之比較’可按照具有高於或低於 RSE之一電阻而將可逆電阻切換元件分類。應注意，在此 實例中’位元線電阻及字線電阻隨記憶體胞位址而變。因 此’假設相同之IREF，對於具有不同位址之記憶體胞尺此值 可係不同。舉例而言，可能對於具有一個位址之一記憶體 胞Rse = 20 kOhm，而對於具有一不同位址之一記憶體胞 Rse - 25 kOhm。然而，如先前所提及，在某些實施例中， Iref之值係基於記憶體胞位址而變化。在此情形中，藉助 Iref之一適合選擇’可減少或消除Rse之位址依賴性。因 此’可就相同電阻RSE表徵所有記憶體胞。作為一特定實 例’可將所有記憶體胞表徵為具有高於或低於2〇 k〇hm2 一電阻。 過程1000可在此點處終結。因此，可基於迄今為止所收 集之阻抗資訊確定一程式化電壓（步驟9〇4，圖9)。然而， 若需要，則可藉由施加一個或多個額外讀取電壓來精化阻 抗資訊。若如此，則在步驟1 〇〇2中創建一新讀取參考電 流。作為一實例，若第一讀取確定該電阻相對低（例如， 低於20 kOhm)，則可執行下一讀取以確定該電阻是否高於 /低於10 kOhm(或某一其他值）。另一方面，若第一讀取確 定該電阻高於20 kOhm(或某一其他值），則下一讀取可確 定該電阻是否高於/低於50 kOhm(或某一其他值）。如上文 所論述’不需要針對相同電阻測試每一記憶體胞。此外， 如上文所論述’一不同參考電流（例如，位址相依之電流） 可用於測試不同記憶體胞是否具有相同電阻。是否執行額 147879.doc -31 - 201101303 外讀取之破定可係基於所計算之電阻值。舉例而言，若確 定該電阻高於或低於某一值，則可不需要執行額外量測。 過程1000重複直至確定阻抗處於一所需準確度。 圖11繪不用於使用一所確定之阻抗特性程式化一記憶體 胞之一過程1050之一個實施例之—流程圖。過程1〇5〇係圖 9之步驟906之一個實施例且可在步驟9〇4之後開始。為圖 解說明起見，過程1050將提及重設一單個記憶體胞。然 而，過程1050不受限於重設一記憶體胞。通常，平行地程 式化多於一個記憶體胞。因此，可對不同記憶體胞平行地 執行過程1050。在步驟1052中，將基於阻抗條件確定之程 式化條件施加至位元線及字線。 在步驟1054中，確定記憶體胞之狀態。可使用圖6之電 路確定記憶體胞之導電電流是否小於一參考電流。在一個 實施例中，該參考電流相依於記憶體胞之位址。 若確定該記憶體胞已經重設（步驟1〇56)，則過程1〇5〇完 成。否則，在步驟1058處遞增且保存一程式化迴圈計數^ 若該程式化迴圈計數高於—限制，則該程式化中斷（步驟 1060)。 應注意，若程式化不成功，則記憶體胞之電阻可已大致 改變。在步驟中，做出是否應確定—新阻抗之一確 定。因此，可確定該記憶體胞之一新阻抗特性。然而，可 0在過㈣5〇之每-（或任_)反覆中確定一新阻抗。是 否確定冑阻抗可係基於以下因素，例如當前迴圈計數、 當前阻抗、當前程式化電壓、自最後確定阻抗以來之程式 147879.doc -32- 201101303 化迴圈之數目等等。若欲確定一新阻抗，則控制傳遞至圖 9之步驟902以確定一新阻抗特性。然後，可在步驟9〇4中 確定一個或多個新程式化條件。該等程式化條件包含一程 式化電壓’該程式化電壓係藉由重複在步驟1〇52處開始之 過程1050而施加。 若不欲確定一新阻抗特性，則過程1050在步驟1〇64處繼 續以確定是否應改變程式化電壓（及/或其他程式化條件， 〇 例如未選字線電壓）。應注意，可期望下一反覆使用一較 问、較低或相同之程式化電壓。是否改變程式化電壓且改 變多少之確定可係基於可隨每一程式化迴圈改變之因素。 若欲使用相同之程式化電壓，則過程1050繼續前進至步驟 1052。否則，在步驟1066中確定一新程式化電壓（及可能 其他程式化參數）。然後，在步驟1〇52中施加新條件。
在某些實施例中，在重設一記憶體胞而非設定一記憶體 胞時將該記憶體胞之阻抗作為考量因素。此之一原因係所 〇 有重設記憶體胞之電阻可遠大於其他電路元件之經組合電 阻。因此，每一記憶體胞針對一&定操作所經歷之程❹ 電壓或功率中可不存在許多差異。然而，此可並非所有記 憶體胞材料或記憶體陣列結構之情形。因此，若需要則 可能在設定一記憶體胞時將記憶體胞阻抗作為考量因素。 此外，應注意若記憶體胞係程式化至不止設定及重設狀 態，則基於阻抗確定一程式化電壓可用於其他狀態。°x 如先前已提及，可能難以在保持於一最壞情況電流及/ 或功率消耗内之同時滿足程式化頻寬要求。將論述圖12A 147879.doc -33 - 201101303 及圖128以深入瞭解電流及功率消耗問題。圖12八及圖uB 繪示顯示在設定及重設操作期間供應至位元線及字線之信 號之示意圖之一個實施例。圖12A顯示九個記憶體胞5〇〇至 508’其中之每一者包含一引導元件（例如，二極體）及一可 逆電阻切換元件。每一記憶體胞與一個位元線及一個字線 相關聯。在此實例中，每一記憶體胞相對地靠近其各別位 元線驅動器及字線驅動器。 圖12B顯示九個記憶體胞55〇至558，其中之每一者包含 一引導元件（例如，二極體）及一可逆電阻切換元件。在此 f月幵々中’母一記憶體胞相對地遠離其各別位元線驅動器及 字線驅動器（如由折線所表示）。在此實例中，所有位元線 驅動器位於位元線之同一端處。此外，在此實例中，所有 字線驅動器位於字線之同一端處。然而，此並非一要求。 在一個實施方案中，將位元線驅動器交錯以使得其位於奇 數位元線之一個端處及偶數位元線之另一端處。在一個實 施方案中’字線驅動器位於奇數字線之一個端處及偶數字 線之另一端處。在一個實施例中，圖1 2A及圖12B之記憶 體胞係基於圖1之實施例。位元線及字線之配置可係圖2、 3或4之結構中之任一者之一小部分或可使用另一結構。 在圖12A中，正程式化記憶體胞504。在此情形中，由選 定位元線驅動器施加4.1伏至選定位元線。由選定字線驅 動器將選定字線接地。因此，一電流流過將記憶體胞504 連接至位元線驅動器之選定位元線之部分且亦流過將記憶 體胞504連接至接地（或由字線驅動器提供之另一電壓）之選 147879.doc -34- 201101303 定字線之部分。因此，由於選定位元線及選定字線之非零 電阻，跨越選定位元線及選定字線之部分將存在一m電壓 降。因此’並非由位元線驅動器施加之所有電壓皆將跨越 • 記憶體胞5 0 4内之可逆電阻切換元件（繪示為一電阻器）施 加。在本文中，術語「m電壓降」將用作指在程式化一記 憶體胞時跨越電流所流過之位元線驅動器與字線驅動器之 間的選定位元線及選冑字線之部分之電壓&之簡略表達。 〇 記憶體胞504可稱作「一近-近」記憶體胞，此乃因其接近 位元線驅動器及字線驅動器兩者。 在圖12B中，正程式化記憶體胞⑸。記憶體胞554相對 遠離在選定位元線之端處之位元線驅動器，如由位元線令 之斷裂所繪示。此外，記憶體胞554相對遠離在選定字線 之端處之字線驅動器。因此，當程式化記憶體胞HA時， 電流流過選定位元線之一較長區段。此外，當程式化記憶 體胞554時，電流流過選定字線之一較長區段。若記憶體 〇 電流對於兩個記憶體胞5〇4及554係相同，則針對記憶體胞 554將存在一較大IR電壓降。當然，即使記憶體胞電流對 於記憶體胞554係較小’仍可存在一較大以降。記憶體胞 4可稱作 迠-运」§己憶體胞，此乃因其遠離位元線驅 動器及字線驅動器兩者。 在某些實施方案中，為計及程式化不同記憶體胞時所發 生之不同IR電壓降，在程式化期間施加至字線及位元線之 電壓係基於正程式化之記憶體胞相對於其位元線驅動器及/ 或子線驅動器之實體位置。在圖12A及圖12B中所繪示之 I47879.doc -35- 201101303 方案中，正是選定位元線電壓及未選字線電壓端視正在程 式化哪一記憶體胞而變化。在圖12A之實例中，其中記憬 體胞504相對接近相對接近兩個驅動器，由位元線驅動器 施加4.1 V至選定位元線且由字線驅動器施加〇 ¥至選定字 線。應注意，施加3.4 V至未選字線。此導致用於記憶體 胞501及507之二極體既不正向偏壓亦不反向偏壓。應注 意’儘管圖12A僅繪示兩個未選字線，但可存在與選定位 元線相關聯之數千個未選字線。因此，耦合於一未選字線 與一未選位元線之間的未選記憶體胞中之反向偏壓電流可 能變得相當大。然而，至未選字線之電壓之適當選擇可將 反向偏壓電流（以及正向偏壓電流）保持在一最小值。 參照圖12B，施加5.0 V至選定位元線，而將選定字線接 地以程式化記憶體胞5 5 4。因此，在記憶體胞相對遠離位 元線驅動器（以及字線驅動器）之情形中，施加一稍微較高 之電壓至選定位元線。在此情形中，施加4 3 v至未選字 線’此電壓亦南於圖10A之情形中之電壓。此較高未選字 線電壓之一原因係防止沿選定位元線之未選記憶體胞被程 式化。在圖12A及圖12B兩者中，施加0 7 v至未選位元 線’此足以致使記憶體胞503、506、553及556中之二極體 具有一顯著電流（正向或反向）。 在某些實施方案中，同時程式化沿選定字線之多於一個 之記憶體胞。舉例而言，可藉由施加41 v至其位元線來 同時程式化記憶體胞504與記憶體胞503。應注意，在沿選 定字線程式化每一額外記憶體胞之情形下，字線電流將增 147879.doc -36- 201101303 加。因此，與字線相關聯之IR降增加。若做出程式化沿該 選定字線之太多記憶體胞之一嘗試’則跨越該等記憶體胞 中之一者可不存在將程式化其之一充足電壓。因此，可期 望不程式化沿該選定字線之太多記憶體胞。為增加程式化 頻寬，可平行地程式化不同隔艙中之記憶體胞。然而，仍 存在可限制可平行地程式化不同隔艙中之多少個記憶體胞 之電流及功率消耗問題。一個實施例係一頁映射方案，其 ^ 用於在保持於最壞情況電流/功率消耗内之同時增加程式 化頻寬。下文將更全面地論述一頁映射實施例。 繼續圖12 Α及圖12Β之論述，應注意，施加至選定位元 線之電壓可係不僅基於自記憶體胞至位元線驅動器之距 離’且亦基於自該記憶體胞至字線驅動器之距離。舉例而 a ’ d憶體胞504係一近-近元件（接近位元線驅動器且接近 字線驅動器）。然而，在選定字線之另一端上之一記憶體 胞將係一近-遠元件（接近一位元線驅動器，但遠離一字線 Q 驅動器）。因此’當程式化該近-遠記憶體胞時，跨越字線 可存在一較大降。因此’對於該近-遠元件，施加至選 疋位元線之電壓可略大於4 · 1 V。應注意，若將一較高電 壓施加至一選定位元線，則亦可將一較高電壓施加至未選 字線以防止沿選定位元線之未選記憶體胞傳導一電流。舉 例而言’若將4_3 V施加至選定位元線，則可將3·6 v施加 至未選字線。 應注意’不需要選定位元線電壓隨自選定記憶體胞至其 位70線驅動器及至其字線驅動器兩者之距離而變。在某呰 147879.doc -37- 201101303 實施方案中’位元線大致長於字線，此係至少部分地由於 一區塊中存在比位元線多之字線。舉例而言，針對每一位 元線可存在約八個字線。在此等實施方案中，對於一典型 記憶體胞’沿一選定字線之電阻可遠小於沿一選定位元線 之電阻。因此，可忽略選定字線電阻。在其他實施方案 中’沿選疋子線之電阻可比沿選定位元線之電阻更顯著。 因此，程式化電壓可隨自選定記憶體胞至其字線驅動器而 非至其位元線驅動器之距離而變。 圖12A及圖12B繪示針對記憶體胞與驅動器之間的距離 之最極端情形。某些記憶體胞將接近一位元線驅動器，但 遠離一字線驅動器。其他記憶體胞將遠離一位元線驅動 器，但靠近一字線驅動器。當然，某些記憶體胞將處於距 位元線驅動器及字線驅動器中之一者或兩者之一中等距離 處。可基於距記憶體胞及驅動器之距離確定適當電壓。舉 例而言，對於某些記憶體胞，4.丨乂與5〇 v之間的一選定 位元線電壓將係適當。應注意，自—記憶體胞至其驅動器 之距離可與該記憶體胞之位址相互關聯。基於記憶體胞之 位址施加不同程式化條件至該等記憶體胞之其他細節論述 於美國專利7,218,57()中，先前已出於所有目的將其全文以 引用方式併入本文中。 鑒於上文，當程式化一區塊中之—給定字線上之多於一 個記憶體胞時，僅程式化距針對該字線之位元線驅動器約 相同距離處之彼等記憶體胞可係方便的。舉例而言，若做 出程式化記憶體胞504(「近-近」）與該字線之另一浐 147879.doc -38 201101303 電之—#試’則可能難以提供適當之 :€字線。舉例而言，當程式化—區塊中之相同字 =上：多個記憶體胞時’可同時程式化多個近_近記憶體 _ L 3另"'選擇為同時程式化多個遠·遠記憶體胞。缺 • 2、’可期望同時程式化同—區塊中之-遠.遠記憶體㈣ '近:近§己憶體胞。在某些實施例中，使用-頁映射方案 i ^仔同時程式化—個區塊中之—個或多個記憶體胞與另 〇 區塊中之-個或多個遠遠記憶體胞。當平行地程式化 不同區塊中之記憶體胞時，此頁映射方案可減少最壞情況 功率消耗。在某些實施例中，不同區塊處於不同隔艙中。 接下來，將論述在程式化時涉及電流（以及功率）消耗之 - Μ題。應注意，由於對由記憶體裝置（或至少由該記憶體 裝置之涉及程式化之部分）在任一次可汲取多少電流進行 了限制’因此可期望保持最壞情況電流消耗低於—目標位 準。亦可存在對功率消耗之最壞情況限制。對於未選記憶 Ο 體胞（例如，圖12Α中之元件500)，可存在由於未選字線與 未選位元線之間的電壓差所致之某一反向偏壓電流。然 而，此反向偏壓電流將不致使記憶體胞500設定或重設。 - 無論如何，可存在由於二極體之反向偏壓所致之某一電流 及功率消耗。舉例而言，在圖12Α中，由於施加至未選字 線之3.4 V與施加至未選位元線之0.7 乂之間的差，記憶體 胞500、5〇2、506及508之二極體中可存在一反向偏壓電 "U·。應注意，沿未選字線可存在向右移動之某一電壓降。 因此，對於距右側較遠之位元線上之未選記憶體胞（圖12八 147879.doc •39- 201101303 中未繪示），反向偏壓電流可係較小。 在程式化圖12B中之一遠-遠記憶體胞554之實例中，施 加顯著較高之電壓至未選字線。因此，未選記憶體胞中總 共將存在更多反向偏壓電流。此外，由於程式化電流穿過 位元線及子線之一較長區段，因此為達成相同程式化電 流，程式化一遠-遠胞時將比一近_近胞沿選定位元線/字線 消耗更多功率。 鑒於以上考量，可藉由同時程式化一個區塊中之一近_ 近記憶體胞與另一區塊中之—遠_遠記憶體胞來減少同時 程式化不同區塊中之記憶體胞時之最壞情況電流及/或功 率消耗。如先前所論述，不同區塊可位於不同隔艙中。出 於响述之目的，將淪述其中區塊係位於不同隔艙中之一實 例I1生頁映射方案。然而’不需要不同區塊位於不同隔艙 中。 本文中揭示一頁映射方垒 ^ 只、耵万案，其中以最小化可在程式化記 憶體陣列時發生之最壞 狄u，兄電流及/或功率消耗之一方式 將一給疋頁映射至字線。如先前所論述，每一區塊具有若 干子線’可基於位置給該等字線指派編號。在某些實施例 中’映射一頁以使得蔣兮* i & — 、μ頁寫入至不同隔艙中之不同編號 之子線。舉例而言’若將綠石去，x丄 將該頁劃分成四片’則可將該等片 寫入至四個隔艙，如表1所顯示。 147879.doc •40- 201101303 ο ο 表1 隔搶 ο 區塊 ο WL 〇 BL 〇 位置 近-近 功率 低 電流 低 在此貫例中，奇數位元線具有位於位元線之一個端上之 驅動态且偶數位元線具有位於位元線之另一端上之驅動 态。同樣地，奇數字線具有位於字線之一個端上之驅動器 且偶數字線具有位於另一端上之驅動器。WL0與BL0之組 &係 近近」組合（靠近選定位元線之位元線驅動器且 靠近選定字線之字線驅動器）。WL1與BL1之組合係一 「遠-遠」組合（遠離選定位元線之位元線驅動器且遠離選 疋子線之字線驅動器）。應注意，程式化一遠-遠記憶體胞 可比程式化—近-近記憶體胞消耗更多功率（對於整個區 塊）。程式化一遠_遠記憶體胞亦可比程式化一近-近記憶體 胞消耗更多電流（對於整個區塊）。在某些實施例中，就電 流/功率要求而言，程式化一遠_遠胞係最壞情況且程式化 一近-近胞可係最佳情況。因此，在該等區塊中之兩者中 功率消耗係最壞情況且在該等區塊中之兩者上功率消耗係 最佳情況。此頁映射方案減少總最壞情況電流/功率消 耗舉例而5 ’若在所有四個區塊中同時程式化一遠_遠 §己憶體胞’則程式化此等記憶體胞時之功率消耗將高得多 1 0 0 0近-近低 2 0 1 1退-遠高 0 1 1遠-遠 147879.doc -41 - 201101303 以達成彼特定程式化效應。 在以上實例中，程式化每一區塊中之一單個記憶體胞。 然而’可平行地寫入每一區塊中之多個記憶體胞。作為一 特定實例’可在隔艙〇及隔艙1中平行地程式化WL0上之數 個近-近記憶體胞，而在隔艙2及隔艙3中平行地程式化 WL1上之數個遠-遠記憶體胞。舉例而言，可在隔艙〇及1 之區塊0中之WL0上對BL0、BL2、BL4及BL6上之記憶體 胞進行寫入，而可在隔艙2及3之區塊〇中之WL1上對BL1、 BL3、BL5及BL7上之記憶體胞進行寫入。 應注意，可針對並非近_近及遠_遠之記憶體胞以減少最 壞情況電流/功率消耗之一方式擴展該頁映射方案。準確 映射方案可相依於例如總位元線長度（或電阻）及總字線長 度（或電阻）之因素。此外，儘管以上實例涵蓋選定記憶體 胞與位元線驅動器及字線驅動器兩者之間的距離之因素， 但不需要將至兩個驅動器之距離作為考量因素。在某些實 施例中，考量至位元線驅動器之距離但不考量至字線驅動 器之距離。在其中位元線大致長於字線（或具有較高電阻） 之情形中’此實施例可係有用。在某些實施例中，考量至 字線驅動器之距離但不考量至位元線驅動器之距離。 圖13係用於同時程式化不同區塊中之記憶體胞之一過程 BOO之-個實施例之—流程圖。過程⑽使用減少最壞情 況功率及/或電流消耗之一映射方案。在步驟13〇2中，接 收用於程式化之-資料單元。在—個實施例中，該資料單 元係-頁。-頁資料可係任—大小。當論述過程謂時， 147879.doc -42- 201101303 提供其中針對該資料單元係_頁之情形將映射方案稱作— 頁映射」方案之_實例。然而’將理解該映射方案並 限於資料頁。 在步驟削中，假定平行地程式化不同區塊中之儲存元 件，則以減少最壞情況功率消耗之―方式將該資料單元映 ，至不同區塊中之非揮發性儲存元件。以下係可用於減少 最壞情況電流/功率消耗之頁映射方案之各種實例。然
L里解映射以減少最壞情;兄電流/功率祕並不限於 此等實例。在此等實例中’該等區塊位於不同隔艘中，但 此並非一要求。 表2 功率/電流 隔艙0至1 隔艙2至3 隔艙 0 1 2 3 區塊 0 0 0 0 BL 0 0 0 0 WL 0 0 1023 1023 低 WL 1 1 1022 1022 低 高 WL 2 2 1021 1021 低 WL 1023 1023 0 0 高 低 在表2中4實例中，每一區塊存在丨024個字線。此實例 係關於程式化隔艙0及1中之區塊〇之BL0，同時程式化隔擒 2及3中之區塊〇之BL0。在此實例中’所有位元線驅動器係 靠近WL0定位（亦即’其並非在位元線之相對端處交錯）。 此外’在頁映射方案中僅將自記憶體胞至選定位元線驅動 147879.doc -43- 201101303 器之距離作為考量因素。 °亥映射方案識別將平行地程式化之記憶體胞。在此實例 中’識別字線之表列用於識別將平行地程式化之記憶體 胞。舉例而言，當在隔艙〇及1中之WL0上程式化時，在隔 艙2及3中程式化WL1023(針對BL0)。如自表2可見，當程 式化相對靠近隔艙〇及1中之位元線驅動器之記憶體胞時， 正程式化之記憶體胞相對遠離隔艙2及3中之位元線驅動 器。在此情形中，隔艙〇至1之電流/功率消耗相對低，而 隔搶2至3之電流/功率消耗相對高。相反，當程式化相對 逖離隔艙0及1中之位元線驅動器之記憶體胞時，該等記憶 體胞相對靠近隔艙2及3中之位元線驅動器。在此情形中， 隔艙0至1之電流/功率消耗相對高，而隔艙2至3之電流/功 率消耗相對低。因&，頁映射方案避免程式化其中所有區 =皆使用高電流/功率之不同區塊中之記憶體胞。亦應注 意’與媒ϋ功率消耗相關聯之字線可同與媒體功率消耗相 關聯之其他字線配對。因此，減少最壞情況電流/功率消 耗。 該頁映射方案亦可係基於選定記憶體胞與字線驅動器之 間的距離在此情形中，可在隔艙〇及i中程式化與隔艙2 及3中不同之位元4卜以下表僅將選定記憶體胞與字線驅 動器之間的距離作為考量因素。 147879.doc -44 - 201101303 表3 功率/電流 隔艙0至1 隔艙2至3 隔艙 0 1 2 3 區塊 0 0 0 0 WL 0 0 0 0 BL 0 0 8191 8191 低 BL 1 1 8190 8190 低 BL 2 2 8189 8189 低 BL 8191 9191 • · · 0 0 高 低 在表3之實例中’如先前實例程式化相同區塊及隔艙。 Ο ❹ 在該實例中，每區塊存在8192個位元線。在此實例中，所 有字線驅動器最靠近BL0且在頁映射方案中僅將距選定字 線驅動器之距離作為考量因素。如自表3可見，當程式化 相對靠近隔艙0及1中之字線驅動器之記憶體胞時，正程式 化之記憶體胞相對遠離隔艙2及3中之位元線驅動器。在此 情形中，隔艙〇至1之電流/功率消耗相對低，而隔艙2至3 之電流/功率消耗相對高。相反，#程式化相對遠離隔擒〇 及1中：字線驅動器之記憶體胞時，正程式化之記憶體胞 相對靠近隔艙2及3中之字線驅動器。在此情形中，隔艙〇 至1之電流/功率消耗相對高，而隔艙2至3之電流/功率消耗 相對低。因此，頁映射方案避免程式化其中所有區塊皆使 用高電流/功率之不同區塊中之記μ胞m 壞情況電流/功率消耗β 士先則已，述，可使位元線驅動器與字線驅動器兩者交 錯以使得其中—半位於位元線或字線之每-端處。作為一 147879.doc -45- 201101303 可更改該頁映射方案以涵 實例’可使用奇數/偶數交錯。 蓋此一組態。 * ’由於將選；^記憶體胞與選定字線驅動器及選定位 讀驅動n兩者相距之距離作為考量因素1此可使得咳 頁映射方案更複雜。已論述此方案之一實例，纟中一個‘ 憶體胞最遠離其位元線驅動器及字線驅動器兩者且另一記 憶體胞最靠近其位元線驅動器及字線驅動器兩者。可藉由 分析程式化該等位置中之每-者處之記憶體胞時之電 功率消耗且達成減少最壞情況功率及/或電流消耗之—解 =方案來確定針對其他記憶體胞之準確頁映射方案之細 節0 在-個實施例中，步驟1304涉及在兩個不同區塊中選擇 一第一及第一第二記憶體胞以使得滿足以下條件。第—記 憶體胞距其位元線驅動器比第二記憶體胞距其位元線驅動 器遠或第-記憶體胞距其字線驅動器比第二記憶體胞距其 字線驅動器遠。在一個實施例中，滿足兩個條件。 一 在步驟1306中，基於映射方案程式化至少兩個不同區塊 中之每一者中之至少一個記憶體胞。在一個實施例中，兩 個不同區塊處於兩個不同隔艙中。如先前已論述，程式化 一記憶體胞之過程可涉及多於一個反覆。平 著，對於至少—個反覆(例如，第一反覆)，施加二= 件至不同區塊中之位元線及字線以嘗試程式化不同記憶體 胞。應注思，该程式化可係一設定或一重設操作。 圖14繪示用於基於一頁映射方案程式化記憶體胞之—過 147879.doc •46- 201101303 程_之一個實施例。過程购係過程1300之步驟1306之 一個實施方案°出於圖解說明之目的，將制其中程式化 區塊A十之^近元件同時程式化區塊b中之一遠-遠元件 之-實例論述過幻彻。應注意，可存在多於兩個正被程 式化之區塊。舉例而言’可存在使用針對區塊A之條件程 式化之兩個或更多純塊1樣地’可存在使用針對區塊
B之條件程式化之兩個或更多個區塊。該等區塊可處於不 同隔艙中，但對此並不做要求。 在步驟1402中，針對該等區塊中之每—者確定位址相依 之程式化條件。在某些實施例中，不同之位址相依之條件 用於區塊A及區塊B ^舉例而言，一組條件用於其中選定 記憶體胞係一近-近元件之區塊A且第二組條件用於其中選 定記憶體胞係一遠-遠元件之區塊B。參照作為一實例之圖 12A及圖12B，可使用表4中之程式化條件。 區塊 A(近-近) B(遠-遠) __表4_ 選擇WL 0 0
i 選 BL i 擇 BL i^WL
0.7 V 4.1 V 3.4 V
0.7 V_5.0 V 4.3 V 在步驟1404中，施加位址相依之程式化條件至不同區塊 中之位元線及字線。 在步驟1406中，測試選定記憶體胞中之每—者以確定該 記憶體胞是否已經程式化（例如，設定或重設）。圖6之電路 可用於確定記憶體胞是否已經程式化。在一個實施例中， Iref係基於記憶體胞位址。 若所有記憶體胞係程式化至所需狀態（步驟14〇8)，則過 147879.doc -47- 201101303 程1400結束。否則，該過程在步驟141〇處繼續，其中遞增 一程式化迴圈計數。若該迴圈計數太高，則中止程式化 (步驟1412)且過程14〇〇結束。當針對一給定區塊中之一記 憶體胞之程式化失敗時，可將彼區塊標記為一壞區塊。 若該程式化迴圈计數並非太高，則過程丨在步驟144 處繼續’其中可針對程式化失敗之彼等記憶體胞視情況更 改程式化條件。舉例而言，若一記憶體胞程式化失敗，則 可期望增加程式化電壓。然而，程式化電壓可保持相同甚 或減少。在於步驟1414中視情況改變程式化條件之後，過 程1400然後繼續前進至步驟14〇4，其中針對仍具有將程式 化之一記憶體胞之彼等區塊施加程式化條件。該過程在所 有§己憶體胞經程式化或程式化由於太多反覆而失敗時結 束。 .應/主忍’當使用頁映射方案程式化時，可確定阻抗條件 以確疋適合之程式化電壓。然而，不需要確定阻抗條件。 在上文所闡述之電路圖中之諸多電路圖中，所繪示之電 路可由其中NMOS與PMOS裝置類型互換且正電壓與負電 ®互換之此等電路對偶替換。 出於圖解說明及闡述之目的，上文已呈現對本發明之詳 細說明。本文不意欲包羅無遺或將本發明限制於所揭示之 精確形式。根據上文之教示亦可能做出諸多修改及變化。 選擇所闡述之實施例旨在最好地解釋本發明之原理及其實 際應用’藉以使其他熟習此項技術者能夠以適合於所涵蓋 之特定使用之各種實施例及使用各種修改來最好地利用本 i47879.doc -48· 201101303 發明。本發明之範疇意欲由隨附申請專利範圍界定。 【圖式簡單說明】 圖1係具有一可逆電阻切換元件之一記憶體胞之一個實 施例之一簡化透視圖。 圖2係由複數個圖1之記憶體胞形成之一第一記憶體層級 之一部分之一簡化透視圖。 圖3係一三維記憶體陣列之一部分之一簡化透視圖。 圖4係一三維記憶體陣列之一部分之一簡化透視圖。 圖5 A係一記憶體系統之一個實施例之一方塊圖。 圖5 B繪示具有隔搶之一個實施例之一示意圖。 圖6繪示可讀取一記憶體胞之狀態之一電路。 圖7繪示記憶體胞之實例性設定及重設電阻分佈。 圖8係在程式化一記憶體胞時所使用之—電路之—部八 之一示意性表示。 圖9係圖解說明程式化一記憶體胞之一過程之一個實施 例之一流程圖。 圖1 〇係圖解說明確定一可逆電阻切換元件之一阻抗特性 之一過程之一個實施例之一流程圖。 圖11係圖解說明使用根據一阻抗特性確定之程式化條件 程式化一記憶體胞之一過程之一個實施例之一流程圖。 圖12A繪示在程式化接近位元線驅動器及字線驅動器兩 者之一非揮發性儲存元件時施加至字線及位元線之信號之 一個實施例之一示意圖。 圖12B繪示在程式化遠離位元線驅動器及字線驅動器兩 147879.doc -49- 201101303 者之一非揮發性儲存元件時施加至字線及位元線之信號之 一個實施例之一示意圖。 圖13係圖解說明用以最小化一最壞情況功率或電流消耗 之程式化記憶體胞之一過程之一個實施例之一流程圖。 圖14繪示用於基於一頁映射方案程式化記憶體胞之一過 程之一個實施例。 【主要元件符號說明】 200 記憶體胞 202 可逆電阻切換元件 204 引導元件 206 導體 208 導體 213 障壁層 214 第一記憶體層級 216 單片三維陣列 218 第一記憶體層級 220 第二記憶體層級 230 可逆電阻切換材料 232 電極 234 電極 242 重摻雜n+多晶矽區域 244 本徵區域 246 重摻雜p+多晶矽區域 300 記憶體系統 147879.doc -50· 201101303 Ο Ο 302 記憶體陣列 306 行控制電路 308 輸出 310 輸入/輸出 312 行解碼器 314 陣列端子接收器或驅動器 316 區塊選擇電路 320 列控制電路 322 列解碼器 324 陣列端子驅動器 326 區塊選擇電路 330 系統控制邏輯電路 450 記憶體胞 452 記憶體胞 454 記憶體胞 456 記憶體胞 458 電晶體 460 寫入電路 462 電晶體 464 箝位控制電路 465 產生器 466 比較器 468 資料鎖存器 500 記憶體胞 147879.doc -51 - 201101303 501 記憶體胞 502 記憶體胞 503 記憶體胞 504 記憶體胞 505 記憶體胞 506 記憶體胞 507 記憶體胞 550 記憶體胞 551 記憶體胞 552 記憶體胞 553 記憶體胞 554 記憶體胞 555 記憶體胞 556 記憶體胞 557 記憶體胞 558 記憶體胞 147879.doc -52-

Claims (1)

  1. 201101303 七、申請專利範圍： 器之方法，該方法包括 1 · 一種操作非揮發性儲存 確疋心不一可逆電阻切換元件之一阻抗特性之資訊； —至少部分地基於該阻抗特性確定用於該可逆電阻切換 凡件之~程式化電壓；及 Ο 使用該程式化電壓程式化該可逆電阻切換元件。 2.如請求们之方法，其中將該可逆電阻切換元件輕合 至 =疋位兀線及一選定字線，且該確定指示一阻抗特性 之資訊基於該選定位元線或該選定字線中之一者或 之一阻抗特性。 兩者 3·如請求項2之方法，其中將該選m隸合至—位元 ，驅動器並將該選定字線耦合至一字線驅動器且該確定 指不一阻抗特性之資訊進—步基於該可逆電阻切換元件 /、X位元線驅動器或該字線驅動器中之一者或兩者之間 的一距離。 a ο 4.如請求項3之方法，#中該可逆電阻切換元件係包含— 引導元件之一非揮發性儲存元件之部分，且該確定指示 一阻抗特性之資訊進一步基於該引導元件之一電流-電壓 關係。 5.如凊求項4之方法，其中該確定指示一阻抗特性之資訊 進一步基於該字線驅動器及該位元線驅動器中之—者或 兩者之電阻。 6_如請求項1之方法，其進一步包括： 在確定指示該可逆電阻切換元件之一阻抗特性之該資 147879.doc 201101303 訊之前將該可逆電阻切換元件程式化至一低電阻狀態；且 其中該使用該程式化電壓程式化該可逆電阻切換元件 包含將該可逆電阻切換元件程式化至一高電阻狀態。 7·如請求項6之方法，其中該資訊係第一資訊，該阻抗特 性係一第一阻抗特性，該程式化電壓係一第一程式化電 壓且該使用該第一程式化電壓程式化該可逆電阻切換元 件包含： 施加該第一程式化電壓至耦合至該可逆電阻切換元件 之一選定位元線； 確疋该可逆電阻切換元件是否回應於施加該第一程式 化電壓而處於該高電阻狀態中； 若該可逆電阻切換元件並未回應於施加該第一程式化 電壓而處於該高電阻狀態中，則確定指示該可逆電阻切 換元件之一第二阻抗特性之第二資訊； 至少部分地基於該第二阻抗特性確定用於該可逆電阻 切換元件之一第二程式化電壓；及 施加該第二程式化電壓至該選定位元線。 8.如請求項1之方法，其中該可逆電阻切換元件係一第一 可逆電阻切換元件，該資訊係第一資訊該阻抗特性係 一第一阻抗特性，且該程式化電壓係一第一程式化電 壓’且該方法進一步包括： 確定指示-第二可逆電阻切換元件之一第二阻抗特性 之第二資訊，該第二阻抗特性與該第_阻抗特性不同； 基於該第二阻抗特性確定用於該第二可逆電阻切換元 147879.doc 201101303 件之一第二程式化電壓，該第二程式化電壓與該第一程 式化電壓不同；及 使用該第二程式化電壓程式化該第二可逆電阻切換元 件。 如吻求項8之方法，其中該第一可逆電阻切換元件具有 在一第一區塊中之一第一位址，該第二可逆電阻切換元 件具有在一第二區塊中之一第二位址，該第一位址與該 第二位址相同。 〇 1〇如請求項8之方法，其中該確定該第一程式化電壓包含 確定將跨越該第一可逆電阻切換元件達成一目標電壓之 一程式化電壓，且該確定該第二程式化電壓包含確定將 跨越該第二可逆電阻切換元件達成該目標電壓之一程式 化電壓。 Π.如請求項8之方法，其中該確定該第一程式化電壓包含 確定將達成提供至該第一可逆電阻切換元件之—目標功 〇 率之一程式化電壓，且該確定該第二程式化電壓包含確 疋將達成提供至該第二可逆電阻切換元件之該目標功率 之一程式化電壓。 12·如請求項8之方法，其中該確定該第一程式化電壓包含 確定將針對該第-可逆電阻切換元件達成一目標溫度之 -程式化電壓’且該較該第二程式化電壓包含確:將 針對該第二可逆電阻切換元件達成該目標溫度之—程式 化電壓。 13.—種設備，其包括： 147879.doc -3- 201101303 一可逆電阻切換元件；及 …亥可逆電阻切換元件通信之一個或多個管理電路， 該-個或多個管理電路確定指示該可逆電阻切換元件之 -阻抗特性之資訊，該—個或多個管理電路至少部分地 基於該阻抗特性確定用於該可逆電_換元件之一程式 化電Μ ϋ或多個管理電路使用該程式化電壓程式 化該可逆電阻切換元件。 14.如請求項13之設備，其進一步包括： 一選定位元線，其耦合至該可逆電阻切換元件；及 選定子線，其耦合至該可逆電阻切換元件，該一個 或多個官理電路基於該選定位元線或該選定字線中之一 者或兩者之一阻抗特性確定指示一阻抗特性之該資訊。 1 5 ·如凊求項14之設備，其進一步包括： 一位元線驅動器，其耦合至該選定位元線；及 一字線驅動器，其耦合至該選定字線，其中該一個或 多個官理電路基於該可逆電阻切換元件與該位元線驅動 器或該字線驅動器中之一者或兩者之間的一距離確定指 示一阻抗特性之該資訊。 16.如請求項13之設備，其中該一個或多個管理電路在確定 指不該阻抗特性之該資訊之前將該可逆電阻切換元件程 式化至一低電阻狀態，該一個或多個管理電路使用該程 式化電壓程式化該可逆電阻切換元件包含將該可逆電阻 切換元件程式化至一高電阻狀態。 17·如請求項16之設備，其中該資訊係第一資訊，該阻抗特 147879.doc 201101303 性係一第一阻抗特性’該程式化電壓係一第一程式化電 壓，且該一個或多個管理電路使用該第一程式化電壓程 式化該可逆電阻切換元件包含該一個或多個管理電路施 . 加該第一程式化電壓至耦合至該可逆電阻切換元件之一 選定位元線’該一個或多個管理電路確定該可逆電阻切 換元件是否回應於施加該第一程式化電壓而處於該高電 阻狀態中，若該可逆電阻切換元件並未回應於施加該第 一程式化電壓而處於該高電阻狀態中，則該一個或多個 〇 管理電路確定指示該可逆電阻切換元件之一第二阻抗特 性之第一負訊，該一個或多個管理電路至少部分地基於 該第二阻抗特性確定用於該可逆電阻切換元件之一第二 - 程式化電壓’該一個或多個管理電路施加該第二程式化 . 電壓至該選定位元線。 18,如請求項13之設備’其中該可逆電阻切換元件係一第一 可逆電阻切換元件，該資訊係第一資訊，該阻抗特性係 Q 一第—阻抗特性，且該程式化電壓係一第一程式化電 壓’该設備進—步包括一第二可逆電阻切換元件，該一 個或多個管理電路與該第二可逆電阻切換元件通信，該 • 一個或多個管理電路確定指示該第二可逆電阻切換元件 之一第二阻抗特性之第二資訊，該第二阻抗特性與該第 阻抗特性不同，該一個或多個管理電路基於該第二阻 抗特性確定用於該第二可逆電阻切換元件之一第二程式 化電壓’該第二程式化電壓與該第一程式化電壓不同， 該一個或多個管理電路使用該第二程式化電壓程式化該 147879.doc 201101303 第二可逆電阻切換元件。 19.如凊求項18之設備，其中兮· 一 ,, 個或多個管理電路確定該 第-程式化電壓包含該—個或多個管理電路確定將跨越 該第一可逆電阻切換^件達成—目標電壓之-程式化電 壓，且該一個或多個管理電 电格’弋叇弟二程式化電壓包 含該一個或多個管理電路# 雏疋將跨越該第二可逆電阻切 換元件達成該目標電壓之—程式化電壓。 2 0.如凊求項1 8之設備’其中該一個弋夕加… 個或多個管理電路確定該 第一程式化電壓包含該—個或多㈣理電路衫將達成 提供至該第-可逆電阻切換元件之—目標功率之-程式 化電壓，且該-個或多個管理電路確定該第二程式化電 壓包含該-個或多個管理電路確^將達成提供至該第二 可逆電阻切換元件之該目標功率之一程式化電壓。 21_如》月求項18之设備，其中該一個或多個管理電路確定該 第耘式化電壓包含该一個或多個管理電路確定將針對 該第一可逆電阻切換元件達成一目標溫度之一程式化電 壓，且該一個或多個管理電路確定該第二程式化電壓包 含該一個或多個管理電路確定將針對該第二可逆電阻切 換元件達成該目標溫度之一程式化電壓。 22. —種非揮發性儲存裝置，其包含： 複數個區塊，每一區塊包含複數個可逆電阻切換元 牛母區塊包含複數個字線，每一區塊包含複數個字 線驅動器，每一區塊包含複數個位元線，且每一區塊包 含複數個位元線驅動器，每一可逆電阻切換元件耦合至 147879.doc 201101303 該等字綠Φ + , 冰甲之一者及該等位元線中之—者，每一可逆電 I5刀換元件與該等位元線驅動器中之一者及該等字線驅 動器中之-者相關聯；及 /、及等可逆電阻切換元件通信之一個或多個管理電 路°亥一個或多個管理電路同時程式化在該等區塊中之 Ο 23. Q 24. 第者中之一第一可逆電阻切換元件及在該等區塊中 者中之一第一可逆電阻切換元件，該第一可逆 電阻切換元件距與該第一可逆電阻切換元件相關聯之該 位7L線驅動器或該字線驅動器中之一者或兩者遠於該第 一可逆電阻切換元件距與該第二可逆電阻切換元件相關 聯之S亥位線驅動器或該字線驅動器中之一者或兩者。 如請求項22之非揮發性儲存裝置，其中該一個或多個管 理電路接收欲儲存於該非揮發性儲存器中之—頁資料， 该一個或多個管理電路將該頁資料劃分成多個部分，該 等部分中之一第一者包含一第一位元且該等部分中之一 第一者包含一第二位元，該—個或多個管理電路平行地 程式化該第一可逆電阻切換元件及該第二可逆電阻切換 兀件包含該一個或多個管理電路將該第一位元儲存於該 第一可逆電阻切換元件中且將該第二位元儲存於該第二 可逆電阻切換元件中。 如請求項22之非揮發性儲存裝置，其中該一個或多個管 理電路選擇該等區塊中之至少兩者中之一可逆電阻切換 元件包含該一個或多個管理電路基於該第一可逆電阻切 換元件距與該第一可逆電阻切換元件相關聯之該位元線 147879.doc 201101303 25. 驅動器之距離及該第二可逆電阻切換元件距與該第二可 逆電阻切換元件相關聯之該位元線驅動器之距離選擇該 第一可逆電阻切換元件及該第二可逆電阻切換元件。 如請求項24之非揮發性儲存裝置，其中該—個或多個管 理電路選擇該等區塊中之至少兩者中之—可逆電阻切換 元件包含該一個或多個管理電路進一步基於該第一可逆 電阻切換元件距與該第一可逆電阻切換元件相關聯之該 26 字線驅動器之距離及該第二可逆電阻切換元件距與該第 二可逆電阻切換元件相關聯之該字線驅動器之距離選擇 該第一可逆電阻切換元件及該第二可逆電阻切換元件。 •如請求項22之非揮發性儲存裝置，其中該—個或多個管 理電路選擇該等區塊中之至少兩者中之一可逆電阻切換 凡件包含該一個或多個管理電路基於該第一可逆電阻切 換το件距與該第-可逆電阻切換元件相關聯之該字線驅 動器之該距離及該第二可逆電阻切換元件距與該第二可 逆電阻切換7G件相關聯之該字線驅動器之該距離選擇該 第一可逆電阻切換元件及該第二可逆電阻切換元件。 27 28. 如請求項22之非揮發性儲存裝置，其中該—個或多個管 理電路平行地程式化該第—可逆電阻切換元件及該第二 可逆電阻切換元件包含該一個或多個管理電路施加一第 電壓至第一隔艙中之未選字線及施加一第二電壓至第 -隔艙中之未選字線，該第__電壓大於該第H 如印求項27之非揮發性儲存裝置，其中該—個或多個管 理电路平行地程式化該第—可逆電阻切換元件及該第二 147879.doc 201101303 τ;:阻切換元件包含該-個或多個管理電路施加一第 wB U留 弟選疋位凡線及施加一第四 :壓至該第二隔艘中之第二選定位元線，該 於該第四電壓。 壓大 29 ο 30. 31. 2操作非揮發性儲存器之方法，該儲存器包含複數個 1阻切換元件群組’ t程式化—選定可逆電 組使用之電流或功率中之至少-者係隨該 …逆電阻切換元件在該群組中之位置而變，該方法 包括. 接收欲儲存於該非揮發性儲存器中之一資料單元； 基於該等可逆電阻切換元件隨著該等群組之位置將該 資料單元映射至該等群組中之不同者中之可逆電阻切換 兀件以最小化將該資料單元平行地程式化至該等群組中 之不同者中之可逆電阻㈣元件中時之最壞情況電流或 最壞情況功率消耗中之至少一者；及 基於該映射平行地程式化該等群組中之不同者中之可 逆電阻切換元件。 ，睛求項29之方法，其中該映射該資料單元包含選擇一 第一區塊令之一第一可逆電阻切換元件&選擇一第二區 塊中之一第二可逆電阻切換元件，程式化該第一可逆電 阻切換元件由該第一區塊消耗相對高的功率量，程式化 該第二可逆電阻切換元件由該第二區塊消耗相對低的功 率量。 如印求項29之方法，其中該映射該資料單元包含選擇一 147879.doc -9- 201101303 第一區塊中之一第一可逆電阻切換元件及選擇一第二區 塊令之一第二可逆電阻切換元件，程式化該第一可逆; 阻切換元件由該第一區塊消耗相對高的電流量程式化 該第二可逆電阻切換元件由該第二區塊消耗相對低=電 流量。 32.如請求項29之方法，其中該複數個可逆電阻切換元件群 組中之每一者與複數個位元線驅動器相關聯，該將該資 料單元映射至該等可逆電阻切換元件以最小化該最壞情 況電流或功率消耗包含選擇該等區塊中之一第一者中之 一第一可逆電阻切換元件及該等區塊中之一第二者中之 一第二可逆電阻切換元件，該第一可逆電阻切換元件相 對遠離其位兀線驅動器，該第二可逆電阻切換元件相對 靠近其位元線驅動器。 33. 如喷求項32之方法’其中該複數個可逆電阻切換元件群 組中之每一者進—步與複數個字線驅動器相關聯，該將 «亥貝料單疋映射至該等可逆電阻切換元件以最小化該最 壞隋况電流或功率消耗進一步包含基於該第一可逆電阻 切換元件相對遠離其字線驅動器且該第二可逆電阻切換 几件相對靠近其字線驅動器來選擇該第一區塊中之該第 可逆電阻切換元件及該第二區塊中之該第二可逆電阻 切換元件。 如叫求項29之方法，其中該複數個可逆電阻切換元件群 、中之每一者與複數個字線驅動器相關聯，該將該資料 單及*映射至該等可逆電阻切換元件以最小化該最壞情況 147879.doc -10· 201101303 =功：耗包含選擇該等區塊t之-第一者中之一 :-可逆電阻切換元件及該等區塊中之一第二者中之一 、土“ 干°亥第可逆電阻切換元件相對 返離其字線驅動器，兮篦-7、" °乂弟—可您屯阻切換元件相對靠近 其字線驅動器。 Ο 35.如請求項29之方法，其中該複數個可逆電阻切換元件群 組中之每一者與複數個字線及複數個位元線相關聯，每 一可逆電阻切換元件耦合至該等字線中之一者及該等位 元線中之一者，每一可逆電阻切換元件之位址係基於其 沿其各別位元線及其各別字線之位置，程式化一給定可 逆電阻切換元件所需之該電流或該功率中之至少一者係 基於其位址。
    147879.doc • 11-
TW099113933A 2009-06-19 2010-04-30 Programming reversible resistance switching elements TW201101303A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/488,159 US8154904B2 (en) 2009-06-19 2009-06-19 Programming reversible resistance switching elements

Publications (1)

Publication Number Publication Date
TW201101303A true TW201101303A (en) 2011-01-01

Family

ID=42537518

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113933A TW201101303A (en) 2009-06-19 2010-04-30 Programming reversible resistance switching elements

Country Status (7)

Country Link
US (2) US8154904B2 (zh)
EP (1) EP2443630A2 (zh)
JP (1) JP2012531004A (zh)
KR (1) KR20120039528A (zh)
CN (1) CN102804277B (zh)
TW (1) TW201101303A (zh)
WO (1) WO2010147809A2 (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214560B2 (ja) * 2009-08-19 2013-06-19 株式会社東芝 不揮発性半導体記憶装置
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8934293B1 (en) * 2010-06-29 2015-01-13 Contour Semiconductor, Inc. Means and method for operating a resistive array
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US8576602B2 (en) 2010-08-20 2013-11-05 Shine C. Chung One-time programmable memories using polysilicon diodes as program selectors
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8462580B2 (en) 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
US8355271B2 (en) * 2010-11-17 2013-01-15 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternate polarity
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8607019B2 (en) 2011-02-15 2013-12-10 Shine C. Chung Circuit and method of a memory compiler based on subtractive approach
US8462577B2 (en) * 2011-03-18 2013-06-11 Intel Corporation Single transistor driver for address lines in a phase change memory and switch (PCMS) array
US8665630B2 (en) * 2011-05-27 2014-03-04 Micron Technology, Inc. Memory cell operation including capacitance
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) * 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9058857B2 (en) * 2011-10-10 2015-06-16 Micron Technology, Inc. Cross-point memory compensation
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9058880B2 (en) * 2013-02-04 2015-06-16 National Tsing Hua University Unequal bit reliability information storage method for communication and storage systems
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US9202566B2 (en) * 2013-04-05 2015-12-01 Sandisk 3D Llc Vertical cross point reram forming method
US9224469B2 (en) * 2013-10-30 2015-12-29 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
US9123414B2 (en) * 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US9269432B2 (en) 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9224465B2 (en) * 2014-03-21 2015-12-29 Intel Corporation Cross-point memory bias scheme
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
KR102230195B1 (ko) 2014-07-28 2021-03-19 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
US10175906B2 (en) * 2014-07-31 2019-01-08 Hewlett Packard Enterprise Development Lp Encoding data within a crossbar memory array
US9715925B2 (en) * 2014-09-30 2017-07-25 Sandisk Technologies Llc Methods and apparatus for vertical cross point re-RAM array bias calibration
CN105988078B (zh) * 2015-02-28 2020-03-24 智恒（厦门）微电子有限公司 一种实现单线可编程电路的方法和系统
US9589634B1 (en) 2016-03-31 2017-03-07 Intel Corporation Techniques to mitigate bias drift for a memory device
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10529435B2 (en) * 2018-01-05 2020-01-07 Sandisk Technologies Llc Fast detection of defective memory block to prevent neighbor plane disturb
KR102619667B1 (ko) * 2018-09-21 2023-12-29 삼성전자주식회사 저항성 메모리 장치
US10910064B2 (en) * 2018-11-06 2021-02-02 Sandisk Technologies Llc Location dependent impedance mitigation in non-volatile memory
US11609478B2 (en) * 2020-06-11 2023-03-21 Hirose Electric Co., Ltd. Systems and methods for alignment of photonic integrated circuits and printed optical boards
WO2023103358A1 (zh) * 2021-12-08 2023-06-15 上海集成电路装备材料产业创新中心有限公司 编程装置、方法及新型存储器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US5917773A (en) 1998-01-14 1999-06-29 Advanced Array Corporation Apparatus and method for writing to multiple addresses
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6567287B2 (en) 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6618295B2 (en) 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6724665B2 (en) 2001-08-31 2004-04-20 Matrix Semiconductor, Inc. Memory device and method for selectable sub-array activation
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
WO2004061851A2 (en) 2002-12-19 2004-07-22 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US6930909B2 (en) 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6951780B1 (en) 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
US7405465B2 (en) 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
TWI254443B (en) 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
JP2008033379A (ja) 2004-11-10 2008-02-14 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
JP4524455B2 (ja) 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7218570B2 (en) 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
KR100674992B1 (ko) * 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
JP4398945B2 (ja) * 2006-02-23 2010-01-13 シャープ株式会社 不揮発性半導体記憶装置及びデータ書き換え方法
KR100827706B1 (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 반도체 메모리 장치 및 이의 더미라인 바이어싱 방법
KR100801082B1 (ko) * 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
JP5060191B2 (ja) 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
KR101437397B1 (ko) * 2007-10-31 2014-09-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 관리 방법 및 맵핑 테이블업데이트 방법
US8250293B2 (en) * 2009-01-19 2012-08-21 Qimonda Ag Data exchange in resistance changing memory for improved endurance

Also Published As

Publication number Publication date
EP2443630A2 (en) 2012-04-25
CN102804277B (zh) 2015-09-16
US20120147657A1 (en) 2012-06-14
JP2012531004A (ja) 2012-12-06
US8498146B2 (en) 2013-07-30
US8154904B2 (en) 2012-04-10
KR20120039528A (ko) 2012-04-25
WO2010147809A2 (en) 2010-12-23
US20100321977A1 (en) 2010-12-23
WO2010147809A3 (en) 2011-04-14
CN102804277A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
TW201101303A (en) Programming reversible resistance switching elements
US11101326B2 (en) Methods of forming a phase change memory with vertical cross-point structure
US8139396B2 (en) Resistance change memory and control method thereof
US9424915B2 (en) Non-volatile semiconductor memory device
JP5297525B2 (ja) 不揮発性記憶における同時書込みと検証
JP5377633B2 (ja) 不揮発性記憶を書込むための容量性放電方法
US7978507B2 (en) Pulse reset for non-volatile storage
US8947972B2 (en) Dynamic address grouping for parallel programming in non-volatile memory
US8947944B2 (en) Program cycle skip evaluation before write operations in non-volatile memory
US9564215B2 (en) Independent sense amplifier addressing and quota sharing in non-volatile memory
KR102015637B1 (ko) 가변 저항 메모리 장치 및 그 소거 검증 방법
US20130088910A1 (en) Non-volatile semiconductor memory device