CN101908373A - 一种带读电压偏置nmos晶体管的电阻转换存储器 - Google Patents

Abstract

本发明属于不挥发存储器技术领域，具体为一种带读电压偏置NMOS晶体管的电阻转换存储器。本发明通过在读电路模块和位线之间增加用于偏置存储阵列的预定读操作电压的NMOS晶体管，消除电路在读电路模块中由于工艺波动性等因素带来的读操作电压漂移，稳定读过程中位线上电压，结构相对简单，同时不需要明显增加芯片面积。

Description

一种带读电压偏置NMOS晶体管的电阻转换存储器

技术领域

本发明属于不挥发存储器技术领域，具体涉及一种电阻转换存储器，尤其涉及一种带读电压偏置NMOS晶体管来稳定读操作电压的电阻转换存储器。

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大，其中90％以上的份额被FLASH占据。但是由于存储电荷的要求，FLASH不能随技术代发展无限制拓展，有报道预测FLASH技术的极限在32nm左右，这就迫使人们寻找性能更为优越的下一代不挥发存储器。最近，一种以电阻的阻止变化来定义存储状态的电阻转换存储器(Resistive Switching Memory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注。电阻转换存储器所使用的材料包括有相变材料、掺杂的SrZrO₃、铁电材料PbZrTiO₃、铁磁材料Pr_1-xCa_xMnO₃、二元金属氧化物材料、有机材料等，其中，以二元金属氧化物(如Nb₂O₅，A1₂O₃，Ta₂O₅，Ti_xO，Ni_xO，Cu_xO等)作为存储电阻的电阻随机存储器(Resisitive Random Access Memory，RRAM)、以及由硫系化合物相变材料作为存储电阻的相变存储器(Phase Change Memory)由于其优越的存储性能以及成本特性成为备受专注的两种电阻转换存储器。

同时，任何存储器在应用中都包括读操作过程和写操作过程，其中，写操作包括置位操作(Set)过程和复位操作过程(Reset)。读操作是将存储单元中存储的“0”或“1”用电信号输出。对于电阻随机存储器和相变存储器，其存储单元一般是1T1R结构，T即MOS选通管，R即存储电阻，读操作时偏置于存储电阻的读电压信号远小于复位操作或者置位操作的读电压信号。这是为了降低电阻转换存储器的读功耗、并减小读操作导致误操作的可能(读操作电压过大的话可能导致Reset或Set操作)。

图1所示为现有技术的电阻随机存储器的结构示意图。在图1中，只是示意性地给出了1条位线、一条字线，实际上每个电阻随机存储器是包括多条位线和多条字线、以及与位线和字线相连接的存储阵列。如图1所示，其中存储单元101由一个行选通管103和一个存储电阻102组成，我们称之为1T1R结构。行选通管103的控制端与字线104相连，受行译码器105的输出信号控制。存储电阻102在不同极性、不同幅度的电压信号的驱动下会在不同的电阻值之间切换，由此来存储不同的状态。存储电阻102的一端与行选通管103串联连接，另一端与位线108相连，位线108受列选通管106控制。当要对某个存储单元进行读写操作时，列选通管106在列译码器107的控制下选中相应的位线108，行译码器控制105开启相应的行选通管103后，通过写电路110进行数据的写入或者通过度电路109进行数据的读出。然而以上所述的现有技术的电阻随机存储器存在一个缺点：即由子电路的工艺波动带来的影响，实际上读写过程中对位线所施加的电压(即A点的电压)可能与我们预期的值有所差别，而且另一方面在读写的关键路径上，列选通管的存在也会对电压进行分压，造成实际加在1T1R上的电压(即B点电压)有偏差。尤其是在读过程的时候，由于读的电压非常小，如果与设计值有较大的绝对误差的话，将会导致出的电流与预计值有较大的相对误差，甚至有可能得到错误的读出结果、或者导致误操作的可能。

图2所示为意法半导体公司提出的稳定读操作电压的电阻随机存储器结构示意图。同样，在图2中，只是示意性地给出了1条位线、一条字线，实际上每个电阻随机存储器是包括多条位线和多条字线、以及与位线和字线相连接的存储阵列。如图2所示，美国专利US6754107提出了提出了利用一个NMOS晶体管作偏置来稳定电阻存储器的读写过程中1T1R上电压的方案，与图1所示电阻随机存储器结构相比，意法的专利主要增加了一个NMOS管111、以及给NMOS管111的栅极提供电压偏置的驱动电路，其驱动电路包括逻辑模块112、反相器115，其中反相器的供电电压可以在开关113和114的控制下在读电压Vread和写电压Vprog之间切换。NMOS管111在这里相当于一个源极跟随器的结构，当它的漏端(108，与字线选通管连接的一端)电压大于或等于栅端电压(反相器115的输出电平)时，它的源端电压(B点)只由栅端的电压来决定，因而加在1T1R存储单元的电压不会随着漏端电压变化而变化，意法半导体公司的专利就是利用这一点来消除传统结构电阻随机存储器的工艺波动和列选通管的存在带来的影响，稳定存储单元(1T1R)上的电压的，即图中B点的电压。

如图2所示的电阻随机存储器的具体工作过程如下：首先逻辑模块根据输入的读/写工作状态信号来控制开关113和114，同时逻辑模块112始终输出低电平给反相器115。如果当前状态为读，则开关113导通、114关断，使得反相器的电源电压为读电压Vread，这样反相器就输出Vread给偏置NMOS111的栅端；同样的，如果当前状态为写，则开关113关断、114导通，使得反相器的电源电压为写电压Vprog，这样反相器就输出Vprog给偏置NMOS111的栅端。这样，无论是读还是写，都能通过NMOS111的栅电压来钳位其源端的电压，使得存储单元上的分压不受工艺波动性和列选通管分压的影响。

然而，图2所示结构电阻随机存储器的最大的缺点就是：由于每条位线都需要一个偏置NMOS管111，存储阵列有多少列就需要多少个偏置管，因而会大大增加电阻随机存储器的芯片面积和成本。

同样，对于现有技术的相变存储器，其基本电路结构也与图1所示的电阻随机存储器相似，同样也存在这个缺点：即由于电路的工艺波动带来的影响，实际上读写过程中对位线所施加的电压(即A点的电压)可能与我们预期的值有所差别，而且另一方面在读写的关键路径上，列选通管的存在也会对电压进行分压，造成实际加在1T1R上的电压(即B点电压)有偏差。

发明内容

本发明的目的在于提供一种能够消除在读电路过程中由于工艺波动性等因素带来的读电压漂移、又不明显增加芯片面积的电阻转换存储器。

本发明提供的电阻转换存储器，包括存储器阵列、行译码器、列选通管、用于控制所述列选通管的第一端和第二端之间是否导通的列译码器、读电路模块和写电路模块，所述列选通管的第一端连接于存储器阵列，写电路模块的输出信号输入至所述列选通管的第二端；其中，所述电阻转换存储器还包括用于偏置存储阵列的预定读操作电压的NMOS晶体管，该NMOS晶体管的漏端连接于列选通管的第二端，读电路模块的输出信号输入至NMOS晶体管的源端。

根据本发明提供的电阻转换存储器，其中，当所述电阻转换存储器工作在读操作模式时，所述NMOS晶体管的栅极的偏置电压值等于NMOS晶体管的阈值电压与预定读操作电压之和；当所述电阻转换存储器工作在写操作模式时，所述NMOS晶体管的栅极的偏置使NMOS晶体管关断的电压。在一较佳实施例中，所述NMOS晶体管的阈值电压等于0。

作为较佳实施例，本发明提供的电阻转换存储器为电阻随机存储器，其中，所述存储器阵列包括多个存储单元，每个存储单元包括存储电阻和MOS选通管，所述行译码器连接所述MOS选通管的栅极。其中，所述存储电阻是二元或者二元以上的多元金属氧化物，所述二元或者二元以上的多元金属氧化物是Cu_xO、WO_x、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃、PbZrTiO₃、Pr_1-xCa_xMnO₃之一；所述存储电阻的低阻态电阻值范围为10⁴欧姆至10⁵欧姆，所述列选通管的导通电阻值小于10³欧姆。

作为又一较佳实施例，本发明提供的电阻转换存储器为相变存储器，所述存储器阵列包括多个存储单元，每个存储单元包括存储电阻和MOS选通管，所述行译码器连接所述MOS选通管的栅极；所述存储电阻是硫系化合物相变材料，所述硫系化合物相变材料是GeSbTe、SiSbTe、GeSb之一。

根据本发明提供的电阻转换存储器，其中，所述存储单元可以为1T1R结构；也可以为1TXR结构，其中X为大于或者等于2的常数。

本发明的技术效果是，通过在读电路模块和位线之间增加用于偏置存储阵列的预定读操作电压的NMOS晶体管，消除电路在读电路模块中由于工艺波动性等因素带来的读操作电压漂移，稳定读过程中位线上电压，结构相对简单，同时不需要明显增加芯片面积。

附图说明

图1是现有技术的电阻随机存储器的结构示意图。

图2是意法半导体公司提出的稳定读操作电压的电阻随机存储器结构示意图。

图3是本发明提供的具有电压偏置NMOS晶体管的电阻转换存储器示意图。

图4是本发明提供的带电压偏置NMOS晶体管的相变存储器示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

该具体实施例方式中，由于电阻转换存储器都存在由于工艺波动性等因素带来的读电压漂移技术问题，其解决该技术问题的具体思路基本相同，与具体电阻转换存储器的类型关系不大，因此，该实施方式中，所述电阻转换存储器包括电阻随机存储器、相变存储器、磁阻存储器等。在该实施方式中，具体给出电阻随机存储器和相变存储器两个实施例。

图3所示为本发明提供的带电压偏置NMOS晶体管的电阻随机存储器示意图。如图3所示，该实施例电阻随机存储器10包括存储器阵列、行译码器105、列选通管106、列译码器107、读电路模块109和写电路模块110和用于偏置存储阵列的预定操作电压的NMOS晶体管116，其中存储器阵列未完全示意给出，只是示意性地给出了其中一个存储单元101，在该实施例中，存储单元101为1T1R结构，其包括一个存储电阻102和一个MOS选通管103，行译码器105输出信号至MOS选通管103的栅极，从而控制MOS选通管103的导通与关断。具体存储单元的结构不受本发明限制，其也可以是1TXR结构(X大于或等于2)。存储电阻102是二元或者二元以上的多元金属氧化物，可以是CU_xO、WO_x、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃、PbZrTiO₃、Pr_1-xCa_xMnO₃之一。同时图中只是示意性地给出了一条位线，实际上在图示A点和B点之间有多条位线，存储器阵列有多少列就有多少条位线。对比图2所示的现有技术，在该技术中由于每条位线上都要加一个NMOS晶体管111来实现读操作电压或写操作电压的稳定。考虑到电阻随机存储器的读操作电压的远小于写操作电压，偏置于存储单元的读操作电压的精确性要求比较高，因此在该发明中，只选择性考虑防止偏置于存储单元的读操作电压漂移。因此，将NMOS晶体管116置于图示的A点和读电路模块之间，因此能稳定与A点连接的多条位线的读操作电压，而不需要每条位线都增加一个NMOS晶体管，电阻随机存储器的外围电路相对简单，不明显增加电阻随机存储器的芯片面积。

继续如图3所示，列选通管106的第一端为B点、第二端为A点，列译码器控制列选通管106的导通与关断。写电路模块110的输出信号输入至A点，在读电路模块109和A点之间加入一个NMOS晶体管116，NMOS晶体管116的栅端受一个Vcontrol信号的控制，漏端连接于A点，源端与读电路模块109相连接。读电路模块的输出信号可以依次经NMOS晶体管116输入至位线。

图3所示电阻随机存储器的工作模式如下：当电阻随机存储阵列的存储单元101需要操作时，列地址信号输入至列译码器107，从而使与存储单元101的列选通管106导通，行地址信号输入至行译码器105，从而使存储单元101中的选通管103导通；因此可以施加读操作信号或者写操作信号于存储单元101之上。当电阻随机存储器电路工作在写状态或者待机状态的时候，Vcontrol信号关断，切断读电路模块109与列选通管106的连接；而当电路工作在读状态的时候，Vcontrol输入一个合适电压幅度的高电平到电压偏置NMOS116的栅端，使得NMOS116导通。这样，在读状态的时候，读电路模块109与存储阵列的位线连通，通过读电路模块可以读出存储单元101存储的状态。

值得注意的是，读操作时，如果预定施加于存储单元101的电压为Vread、NMOS晶体管的阈值电压为Vth，Vcontrol输入的合适电压幅度为Vread与Vth之和，即Vcontrol＝Vread+Vth，不管读电路模块输出的读电压信号如何漂移，NMOS晶体管116的漏端(A点)的电压大小会被钳位在(Vcontrol-Vth)，从而使A点的读信号的电压大小为预想施加于存储单元101的电压Vread，这样可以达到稳定读过程中读电路模块输出给位线的电压的目的。相比于先前技术，虽然本发明电阻随机存储中不能消除读过程中列选通管106的分压带来的影响，然而由于列选通管的导通电阻的典型值在千欧左右，而随着电阻随机存储器工艺的发展，存储电阻102的低阻态电阻典型值已经达到了几十千欧甚至上百千欧。因此实际上列选通管的分压可以忽略。从而施加于存储单元101的电压(B点的电压)也是稳定的。

由上所述可知，NMOS晶体管116在传输高电平时会造成阈值电压Vth损失，即A点电位为(Vcontrol-Vth)，如果NMOS晶体管116的阈值电压选择为0的NMOS晶体管，则NMOS晶体管116的输出信号电压(A点电压)就等于其栅端的信号Vcontrol电压。这样在考虑预定的读电压(Vread)的时候就不需要考虑到NMOS晶体管116的阈值电压。

图4所示为本发明提供的带电压偏置NMOS晶体管的相变存储器示意图。如图4所示，该实施例电阻随机存储器20包括存储器阵列、行译码器205、列选通管206、列译码器207、读电路模块209和写电路模块210和用于偏置存储阵列的预定操作电压的NMOS晶体管216，其中存储器阵列未完全示意给出，只是示意性地给出了其中一个存储单元201，在该实施例中，存储单元201为1T1R结构，其包括一个存储电阻202和一个MOS选通管203，行译码器205输出信号至MOS选通管203的栅极，从而控制MOS选通管203的导通与关断。具体存储单元的结构不受本发明限制，其也可以是1TXR结构(X大于或等于2)。存储电阻202是硫系化合物相变材料，可以是GeSbTe、SiSbTe、GeSb等，以上材料的具体组份不受本发明限制。同时图中只是示意性地给出了一条位线，实际上在图示A点和B点之间有多条位线，存储器阵列有多少列就有多少条位线。对比图2所示的现有技术，在该技术中由于每条位线上都要加一个NMOS晶体管211来实现读操作电压或写操作电压的稳定。考虑到电阻随机存储器的读操作电压的远小于写操作电压，偏置于存储单元的读操作电压的精确性要求比较高，因此在该发明中，只选择性考虑防止偏置于存储单元的读操作电压漂移。因此，将NMOS晶体管216置于图示的A点和读电路模块之间，因此能稳定与A点连接的多条位线的读操作电压，而不需要每条位线都增加一个NMOS晶体管，电阻随机存储器的外围电路相对简单，不明显增加电阻随机存储器的芯片面积。

继续如图4所示，列选通管206的第一端为B点、第二端为A点，列译码器控制列选通管206的导通与关断。写电路模块210的输出信号输入至A点，在读电路模块209和A点之间加入一个NMOS晶体管216，NMOS晶体管216的栅端受一个Vcontrol信号的控制，漏端连接于A点，源端与读电路模块209相连接。读电路模块的输出信号可以依次经NMOS晶体管216输入至位线。

图4所示相变存储器与图3所示电阻随机存储器的工作模式过程基本相同，只是相变存储器的Reset和Set操作脉冲信号、读操作脉冲信号不同于电阻随机存储器的操作信号。

在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (12)

1.一种电阻转换存储器，包括存储器阵列、行译码器、列选通管、用于控制所述列选通管的第一端和第二端之间是否导通的列译码器、读电路模块和写电路模块，所述列选通管的第一端连接于存储器阵列，写电路模块的输出信号输入至所述列选通管的第二端，其特征在于，所述电阻转换存储器还包括用于偏置存储阵列的预定读操作电压的NMOS晶体管，该NMOS晶体管的漏端连接于所述列选通管的第二端，该NMOS晶体管的源端连接于所述读电路模块的输出信号端。

2.根据权利要求1所述的电阻转换存储器，其特征在于，当所述电阻转换存储器工作在读操作模式时，所述NMOS晶体管的栅极的偏置电压值等于NMOS晶体管的阈值电压与预定读操作电压之和。

3.根据权利要求1所述的电阻转换存储器，其特征在于，当所述电阻转换存储器工作在写操作模式时，所述NMOS晶体管的栅极的偏置使NMOS晶体管关断的电压。

4.根据权利要求2所述的电阻转换存储器，其特征在于，所述NMOS晶体管的阈值电压等于0。

5.根据权利要求1所述的电阻转换存储器，其特征在于，所述电阻转换存储器是电阻随机存储器。

6.根据权利要求5所述的电阻转换存储器，其特征在于，所述存储器阵列包括多个存储单元，每个存储单元包括存储电阻和MOS选通管，所述行译码器连接所述MOS选通管的栅极。

7.根据权利要求6所述的电阻转换存储器，其特征在于，所述存储电阻是二元或者二元以上的多元金属氧化物，所述二元或者二元以上的多元金属氧化物是Cu_xO、WO_x、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO₃、PbZrTiO₃、Pr_1-xCa_xMnO₃中的一种。

8.根据权利要求5所述的电阻转换存储器，其特征在于，所述存储电阻的低阻态电阻值范围为10⁴欧姆至10⁵欧姆，所述列选通管的导通电阻值小于10³欧姆。

9.根据权利要求1所述的电阻转换存储器，其特征在于，所述电阻转换存储器是相变存储器。

10.根据权利要求9所述的电阻转换存储器，其特征在于，所述存储器阵列包括多个存储单元，每个存储单元包括存储电阻和MOS选通管，所述行译码器连接所述MOS选通管的栅极。

11.根据权利要求10所述的电阻转换存储器，其特征在于，所述存储电阻是硫系化合物相变材料，所述硫系化合物相变材料是GeSbTe、SiSbTe、GeSb中的一种。

12.根据权利要求1所述的电阻转换存储器，其特征在于，所述存储单元为1T1R结构；或者为1TXR结构，其中X为大于或者等于2的常数。

Images