CN102709306B - 基于忆阻器和晶体管的存储器及实现多阻态的方法 - Google Patents

基于忆阻器和晶体管的存储器及实现多阻态的方法 Download PDF

Info

Publication number
CN102709306B
CN102709306B CN201210195545.3A CN201210195545A CN102709306B CN 102709306 B CN102709306 B CN 102709306B CN 201210195545 A CN201210195545 A CN 201210195545A CN 102709306 B CN102709306 B CN 102709306B
Authority
CN
China
Prior art keywords
memristor
transistor
high mobility
resistance
mobility transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210195545.3A
Other languages
English (en)
Other versions
CN102709306A (zh
Inventor
刘力锋
于迪
李悦
陈冰
张飞飞
韩德栋
王漪
康晋锋
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201210195545.3A priority Critical patent/CN102709306B/zh
Publication of CN102709306A publication Critical patent/CN102709306A/zh
Application granted granted Critical
Publication of CN102709306B publication Critical patent/CN102709306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明涉及半导体制造技术领域，公开了一种基于忆阻器和晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道材料的MOS晶体管。本发明还提供了一种利用该存储器实现多阻态的方法。本发明通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。

Description

基于忆阻器和晶体管的存储器及实现多阻态的方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种基于忆阻器和晶体管的存储器及实现多阻态的方法。
背景技术
忆阻器(Memristor)是独立于电阻、电容和电感之外的第四种基本电路元素，利用其独特的电阻记忆功能，可以在单个器件单元内同时实现多进制运算和多位存储功能。1971年，伯克利的蔡少棠教授通过观察电路中四个基本变量电流、电压、电荷和磁通量的关系，预测除了电阻、电容和电感之外，还存在一种由磁通量与电荷决定的电路的基本元件，即忆阻器。2008年，由惠普实验室研究人员利用TiO2阻变材料制备了忆阻器原型器件。由于忆阻器件具有的电阻记忆功能，在高密度存储、可重构逻辑电路和神经元器件等方面具有很大的应用潜力。利用忆阻器制备的非挥发存储器件具有功耗小、工作电压低、读写速度快等优点。典型的忆阻器件都具有两个甚至更多个阻态，不同阻态之间的转换可以通过对器件施加外部偏压实现。对于具有两个阻态的忆阻器件来说，低阻态向高阻态转变的过程称为SET，相反，由高阻态向低阻态转变的过程称为RESET，根据SET和RESET中施加偏压极性的异同，阻变存储器可以分为单极阻变器件和双极阻变器件，前者SET和RESET电压极性相同，后者相反。
多值存储技术是目前存储领域的研究热点，对于某些阻变单元，通过在阻变过程中施加合适的偏压可以获得多个器件阻态，即一个存储单元可以实现多个信息的存储。利用多值存储技术可以大幅提高存储器的存储密度，改善集成电路的集成密度。常规MOS晶体管由于驱动电流小，经常会出现常规MOS晶体管驱动电流与多阻态存储器开态电流不匹配的技术问题，难以满足多值存储应用的需要。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何解决常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题。
(二)技术方案
为了解决上述技术问题，本发明提供一种基于忆阻器和高迁移率晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道的MOS晶体管。
优选地，所述III-V族材料为砷化镓。
优选地，所述忆阻器自下而上包括底电极、阻变层和顶电极。
优选地，若所述忆阻器的底电极、阻变层和顶电极分别为Pt(BE)、HfO2和TiN(TE)时，则在所述底电极和高迁移率晶体管之间设有粘附层。
优选地，所述粘附层设于所述底电极与所述高迁移率晶体管的漏极之间。
本发明还提供了一种利用所述的存储器实现多阻态的方法，包括以下步骤：
在所述忆阻器件的RESET过程中，对所述忆阻器件施加栅压V4，同时在所述高迁移率晶体管的源端施加足够大的正偏压，并将忆阻器件的顶电极接地，使所述忆阻器件反偏进入最高阻态；
将所述栅压依次减小到V3、V2、V1，减小栅压的过程中始终将所述高迁移率晶体管的源端接地，使得忆阻器件的顶电极正偏，进入所述忆阻器件的SET过程，所述SET过程中采用V1、V2、V3的栅压获得所述忆阻器件的低阻态时的阻值分别为LRS1、LRS2、LRS3，其中，V4＞V3＞V2＞V1，LRS1＞LRS2＞LRS3。
优选地，阻值LRS1与LRS2，以及LRS2与LRS3之间的阻值比大于5。
(三)有益效果
上述技术方案具有如下优点：通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。
附图说明
图1是忆阻器的结构示意图；
图2是本发明实施例的存储器结构示意图；
图3是本发明实施例的存储器详细结构图。
其中，1：高迁移率MOS晶体管；201：源端；202：漏端；203：栅端；204：氧化层；205：金属互联层；206：忆阻器；207：衬底。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明提出了一种基于忆阻器件和高迁移率MOS晶体管的存储器，其为1T1R(1个晶体管1个忆阻器)串联结构。通过调节晶体管的栅压来控制流过晶体管和阻变器件的最大电流，高迁移率MOS晶体管具有驱动电流大的优点，可以带来器件工作速度方面的收益，同时更便于实现多个阻态。
图1为忆阻器的结构示意图，为MIM(金属-绝缘体-金属)结构，中间为阻变层，两侧为电极。电极分为顶电极(TE)和底电极(BE)，在测试过程中外加偏压即施加在顶电极和底电极之间。
图2为忆阻器和高迁移率MOS晶体管组成的1T1R结构的非挥发存储器示意图。图3为高迁移率MOS晶体管和忆阻器1T1R的结构示意图，该结构在高迁移率MOS晶体管上串联了一个忆阻器件。高迁移率MOS晶体管可以采用锗作为衬底和沟道的材料，也可以采用III-V族(表示第III族和第V族)材料作为衬底和沟道的材料，如砷化镓等。图3中201～205给出晶体管的主要结构，分别为源端201、漏端202、栅端203、氧化层204(包括场氧和栅氧化层)、金属互联层205及衬底207，其中衬底材料采用锗或者砷化镓。206是忆阻器，自下而上为底电极、阻变层和顶电极，视电极材料在底电极和晶体管之间可插入粘附层，具体结构自上而下可以为TiN(TE)/HfO2/Pt(BE)/Ti，其中Ti即为粘附层，设置该粘附层可以提高器件结构和性能的稳定性。
目前忆阻器件的阻变现象被普遍认为是阻变层中导电通道(CF)的通断引起的，该导电通道的组成可以是氧空位，也可以是金属原子，视具体结构和材料而定。对于前者而言导电通道的通断是由氧空位和氧离子的电离和复合引起的，对于后者则是由金属原子在两电极之间发生氧化还原反应引起的，相同的是，这两种过程都需要在电场辅助下实现，因此在阻变过程中需要在顶电极和底电极之间施加偏压。
忆阻器件多阻态的实现可以通过在SET过程中施加不同的限流来实现，当然在这之前器件已通过RESET进入高阻态。SET过程中的限流可能会影响导电通道的尺寸或者断裂区的大小，进而出现不同的器件阻态。而在1T1R结构中，通过调整晶体管的栅压可以灵活控制限流大小，进而方便地获得多个器件阻态。
本发明中采用的忆阻器件为双极型忆阻器件，设定SET过程需要器件正偏(顶电极电压大于底电极)，RESET过程需要器件反偏(顶电极偏压小于底电极)。
在忆阻器件RESET过程中，施加较大栅压，此时不存在限流，同时在晶体管的源端施加足够大的正偏压，忆阻器件顶电极接地，使阻变器件反偏进入最高阻态(也可以在晶体管漏端做电极引出，方便器件RESET)。然后减小栅压，将晶体管源端接地，忆阻器件顶电极正偏，完成器件的SET过程，小栅压可以为器件SET提供限流，防止器件击穿。
忆阻器多阻态的实现是通过调整晶体管栅压来实现的。以四阻态器件为例，需要四个不同的栅压且有如下关系：V1＜V2＜V3＜V4。在RESET过程中采用V4，此时不存在限流，器件进入最高阻态，设在SET过程中采用V1、V2、V3获得的低阻态分别为LRS1、LRS2、LRS3，则根据阻值关系有：LRS1＞LRS2＞LRS3。考虑RESET过程获得的最高阻态，忆阻器件便具有了四个阻态。
忆阻器件多阻态不同阻值之间需要有一定的窗口(电阻比大于5)以便于读取，高迁移率晶体管驱动电流大的优点可以保证不同阻态之间有较大的窗口，或者在相同阻值窗口的情况下产生更多的阻态。
由以上实施例可以看出，本发明通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (4)

1.一种基于忆阻器和晶体管的存储器，其特征在于，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道材料的MOS晶体管；
所述忆阻器自下而上包括底电极、阻变层和顶电极；
所述忆阻器的底电极、阻变层和顶电极分别为Pt(BE)、HfO2和TiN(TE)，在所述底电极和高迁移率晶体管之间设有粘附层；
所述粘附层设于所述底电极与所述高迁移率晶体管的漏极之间。
2.如权利要求1所述的存储器，其特征在于，所述III-V族材料为砷化镓。
3.一种利用权利要求1～2中任一项所述的存储器实现多阻态的方法，其特征在于，包括以下步骤：
所述忆阻器为双极型忆阻器，且忆阻器的底电极与所述高迁移率晶体管的漏端相连接实现串联，在所述忆阻器的RESET过程中，对所述高迁移率晶体管施加栅压V4，同时在所述高迁移率晶体管的源端施加足够大的正偏压，并将忆阻器的顶电极接地，使所述忆阻器反偏进入最高阻态；
将所述栅压依次减小到V3、V2、V1，减小栅压的过程中始终将所述高迁移率晶体管的源端接地，使得忆阻器的顶电极正偏，进入所述忆阻器的SET过程，所述SET过程中采用V1、V2、V3的栅压获得所述忆阻器的低阻态时的阻值分别为LRS1、LRS2、LRS3，其中，V4>V3>V2>V1，LRS1>LRS2>LRS3。
4.如权利要求3所述的方法，其特征在于，阻值LRS1与LRS2，以及LRS2与LRS3之间的阻值比为大于5。
CN201210195545.3A 2012-06-13 2012-06-13 基于忆阻器和晶体管的存储器及实现多阻态的方法 Active CN102709306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210195545.3A CN102709306B (zh) 2012-06-13 2012-06-13 基于忆阻器和晶体管的存储器及实现多阻态的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210195545.3A CN102709306B (zh) 2012-06-13 2012-06-13 基于忆阻器和晶体管的存储器及实现多阻态的方法

Publications (2)

Publication Number Publication Date
CN102709306A CN102709306A (zh) 2012-10-03
CN102709306B true CN102709306B (zh) 2015-02-11

Family

ID=46901957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210195545.3A Active CN102709306B (zh) 2012-06-13 2012-06-13 基于忆阻器和晶体管的存储器及实现多阻态的方法

Country Status (1)

Country Link
CN (1) CN102709306B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051307B (zh) * 2012-12-26 2015-03-04 华中科技大学 一种基于忆阻器的非挥发d触发器
CN103022351A (zh) * 2012-12-28 2013-04-03 北京大学 基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现
CN103257848A (zh) * 2013-05-29 2013-08-21 北京大学 基于阻变存储器的编码方法及编码器
CN104979471B (zh) * 2015-05-20 2018-06-08 华南师范大学 具有多种存储效应的电学元件及其制备方法
CN107194462B (zh) * 2016-03-15 2020-05-19 清华大学 三值神经网络突触阵列及利用其的神经形态计算网络系统
CN108878646A (zh) * 2018-06-28 2018-11-23 北京大学 一种阻变器件多级稳定阻态实现方法及电子设备
CN108712621B (zh) * 2018-06-29 2020-02-14 华中科技大学 一种基于忆阻和cmos的运动目标检测电路
CN110415749B (zh) * 2019-06-26 2021-06-15 宁波大学 基于单阻变器件的27种三值单变量函数实现方法
CN115148845B (zh) * 2022-09-05 2023-06-27 浙江大学杭州国际科创中心 一种感光神经元晶体管及其制备方法、使用方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0436089A2 (en) * 1989-12-19 1991-07-10 International Business Machines Corporation Superlattice multistate circuits
CN1697081A (zh) * 2004-01-29 2005-11-16 索尼株式会社 存储器件
CN101425539A (zh) * 2007-11-01 2009-05-06 万国半导体股份有限公司 高迁移率沟槽金属氧化物半导体场效应晶体管
CN101872645A (zh) * 2009-04-27 2010-10-27 复旦大学 选通管复用结构的电阻存储器、阵列及其读操作方法
CN101997029A (zh) * 2009-08-26 2011-03-30 中国科学院半导体研究所 高迁移率量子点场效应晶体管及其制作方法
CN102208531A (zh) * 2011-03-29 2011-10-05 清华大学 一种高密度电阻型随机存储单元
CN102368536A (zh) * 2011-11-25 2012-03-07 北京大学 一种阻变式存储器单元

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005012047A1 (de) * 2005-03-16 2006-09-28 Infineon Technologies Ag Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
WO2011011007A1 (en) * 2009-07-23 2011-01-27 Hewlett-Packard Development, Company, L.P. Non-volatile data-storage latch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0436089A2 (en) * 1989-12-19 1991-07-10 International Business Machines Corporation Superlattice multistate circuits
CN1697081A (zh) * 2004-01-29 2005-11-16 索尼株式会社 存储器件
CN101425539A (zh) * 2007-11-01 2009-05-06 万国半导体股份有限公司 高迁移率沟槽金属氧化物半导体场效应晶体管
CN101872645A (zh) * 2009-04-27 2010-10-27 复旦大学 选通管复用结构的电阻存储器、阵列及其读操作方法
CN101997029A (zh) * 2009-08-26 2011-03-30 中国科学院半导体研究所 高迁移率量子点场效应晶体管及其制作方法
CN102208531A (zh) * 2011-03-29 2011-10-05 清华大学 一种高密度电阻型随机存储单元
CN102368536A (zh) * 2011-11-25 2012-03-07 北京大学 一种阻变式存储器单元

Also Published As

Publication number Publication date
CN102709306A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102709306B (zh) 基于忆阻器和晶体管的存储器及实现多阻态的方法
CN101868855B (zh) 存储器单元
US9336869B2 (en) Nonvoltile resistance memory and its operation thereof
TWI261838B (en) Storage device
US10090462B2 (en) Resistive memory devices
TW201610991A (zh) 利用揮發性切換兩端點裝置和ｍｏｓ電晶體的非揮發性記憶體單元
EP2769413B1 (en) Memristive element based on hetero-junction oxide
CN111179991B (zh) 阻变存储阵列及其操作方法、阻变存储器电路
JP2017521854A (ja) 酸化物系三端子抵抗スイッチングロジックデバイス
US20180075904A1 (en) Memristive crossbar array having multi-selector memristor cells
CN111145811B (zh) 阻变存储阵列及其操作方法、阻变存储器电路
CN111091858B (zh) 阻变存储阵列的操作方法
US9627053B2 (en) Memory device and access method
JP2014071934A (ja) 不揮発性抵抗変化型メモリデバイスおよびその抵抗変化型メモリ構造のバイアス方法
JP2021520594A (ja) メモリセルの感知
Xu et al. Degradation of gate voltage controlled multilevel storage in one transistor one resistor electrochemical metallization cell
TWI569419B (zh) 含有金屬硫屬化物之裝置
CN104240757B (zh) 一种阻变存储器存储单元的多值操作方法
US10388346B2 (en) Memory cell and array having device, P-type transistor and N-type transistor
CN102832343B (zh) 一种多阻态忆阻器
Song et al. Off-state operation of a three Terminal Ionic FET for logic-in-memory
TWI816438B (zh) 記憶裝置及其操作方法
CN102855928A (zh) 电阻转变存储器阵列及对其进行存储操作的方法
US11139024B2 (en) Semiconductor device
CN109524042B (zh) 一种基于反型模式阻变场效应晶体管的与非型存储阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant